JP2015090982A - 外部リードピンを含まないチップスケールダイオードパッケージおよびその製造方法 - Google Patents

外部リードピンを含まないチップスケールダイオードパッケージおよびその製造方法 Download PDF

Info

Publication number
JP2015090982A
JP2015090982A JP2014218257A JP2014218257A JP2015090982A JP 2015090982 A JP2015090982 A JP 2015090982A JP 2014218257 A JP2014218257 A JP 2014218257A JP 2014218257 A JP2014218257 A JP 2014218257A JP 2015090982 A JP2015090982 A JP 2015090982A
Authority
JP
Japan
Prior art keywords
diode
chip
diode package
electrode
leadframe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014218257A
Other languages
English (en)
Inventor
連清宏
Ching-Hohn Lien
黄興祥
Xing-Xiang Huang
黄興材
Hsing-Tsai Huang
許鴻宗
hong-zong Xu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LEADER WELL Tech Co Ltd
Original Assignee
LEADER WELL Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LEADER WELL Tech Co Ltd filed Critical LEADER WELL Tech Co Ltd
Publication of JP2015090982A publication Critical patent/JP2015090982A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Die Bonding (AREA)

Abstract

【課題】外部リードピンを含まないダイオードチップパッケージ、およびダイオードパッケージを製造するための方法を提供する。【解決手段】チップスケールダイオードパッケージ１０は、少なくとも、ダイオードチップ２０と、ダイオードチップ２０の上面および下面に電気的に接続された内部電極として形成された１対の鏡映配置リードフレーム電極３３と、鏡映配置リードフレーム電極３３の２つの端部が密封ケーシング５０の関連する側面に露出することを除いて、ダイオードチップ２０と鏡映配置リードフレーム電極３３とを閉じ込めるための密封ケーシング５０と、密封ケーシング５０の関連する側面の一方にそれぞれ塗布され、鏡映配置リードフレーム電極の対応する一端と電気的に接続する２つの対向する外部電極６０とを含む。【選択図】図６

Description

本発明は、ダイオードパッケージに関し、より詳細には、外部リードピンを含まないダイオードチップパッケージ、およびダイオードパッケージを製造するための方法に関する。
図１に示されるように、パッケージングされたＩＣまたは半導体デバイス８０（略して半導体パッケージ８０と呼ぶ）は、３つの重要な主要構成要素、すなわち、リードフレーム８１と、ボンディングワイヤ８２と、封止ハウジング８３とを含む。
パッケージング前、半導体デバイス製造中に、まず、ＩＣまたは半導体ダイ８４（本明細書では以後、半導体チップ８４と呼ぶ）がリードフレーム８１のダイパッド（またはチップホルダ）に結合され、次いで、前記ボンディングワイヤ８２が、前記半導体チップ８４と前記リードフレーム８１との相互接続を可能にし、それにより、半導体チップ８４がリードフレーム８１に電気的に接続される。さらに、封止ハウジング８３が、前記リードフレーム８１と前記半導体チップ８４とをパッケージングして、それらを外部環境から隔離し、また、いくつかの外部リードピン（または接点）８５がリードフレーム８１から半導体パッケージ８０の関連する側面（または下面）に延在し、最終的にはさらに外部環境まで延在して露出できるようにする。
半導体パッケージ８０は、ピンスルーホール（ＰＴＨ）パッケージまたは表面実装技術（ＳＭＴ）パッケージとして形成可能であって、ソケット内に設置または印刷回路板に直接溶接して、半導体パッケージ８０の内部機能を印刷回路板の外面に移行できる。
したがって、半導体デバイス製造中、リードフレーム８１は、半導体パッケージ８０の好ましい品質を決定付ける主要構成要素としての役割を果たし、そのため、様々な半導体チップ８４のパッケージ毎に異なるリードフレームが適切に使用される。
図１に示されるように、ｐ−ｎ接合を有する半導体ダイオードチップ（本明細書では以後、ダイオードチップと呼ぶ）が前記半導体チップ８４の代わりとして選択されるとき、図２に示されるものなど様々な形状の外部リードピン８５を有する様々な種類のリードフレーム８１が存在し、半導体デバイス製造中に半導体ダイオードパッケージ９０（本明細書では以後、ダイオードパッケージ９０と呼ぶ）を製造するために選択できる。
現在、既知のダイオードパッケージ９０はいずれも、基本構造として形成される外部リードピン８５を有する。しかし、前記ダイオードパッケージ９０は、外部リードピン８５を有することにより、寸法の不正確さの問題を引き起こしやすく、この欠点は、ダイオードパッケージ９０のための表面実装技術（ＳＭＴ）パッケージの処理の安定性を脅かして悪影響を及ぼす傾向がある。
従来の既知のダイオードパッケージを実用的な用途でより優れたものに改良するために、本発明の主要な目的は、外部リードピンを含まないより単純な構造構成を備えるチップスケールダイオードパッケージを提供することであり、その基本構成は、少なくとも、ダイオードチップと、ダイオードチップの上面および下面に電気的に接続された内部電極として形成された１対の鏡映配置リードフレーム電極と、鏡映配置リードフレーム電極の２つの端部が密封ケーシングの関連する側面に露出することを除いて、ダイオードチップと鏡映配置リードフレーム電極とを閉じ込めるための密封ケーシングと、密封ケーシングの前記関連する側面の一方にそれぞれ塗布され、鏡映配置リードフレーム電極の対応する一端と電気的に接続する２つの対向する外部電極とを含む。
本発明の別の目的は、チップスケールダイオードパッケージを製造するための方法であって、
ａ）１つまたは複数のリードフレームプレートと、対称位置に形成された複数の位置決め孔とを有する事前打ち抜き構成要素を準備するステップと、
ｂ）ステップａ）の２つの同じ事前打ち抜き構成要素から形成された鏡映配置事前打ち抜き構成要素を、一方の事前打ち抜き構成要素を他方の事前打ち抜き構成要素から１８０度回転させて鏡映向きにし、それらの位置決め孔を通して位置合わせすることによって配置するステップと、
ｃ）１つの関連するダイオードチップを固定するように指定されたステップｂ）の鏡映配置事前打ち抜き構成要素の任意の所定の領域に、無鉛導電性ペーストを塗布するステップと、
ｄ）ステップｃ）の任意の対応する所定の領域に正確に溶接される１つまたは複数のダイオードチップを結合するステップであって、任意のダイオードチップの上面と下面が、鏡映配置事前打ち抜き構成要素からの１つの関連するリードフレームプレートとそれぞれ溶接されるステップと、
ｅ）どのリードフレームプレートも密封ケーシングの１つの側面に露出した一端を有することを除いて、ステップｄ）の全てのダイオードチップおよび全てのリードフレームプレートを閉じ込めるために密封ケーシングをパッケージングするステップと、
ｆ）密封ケーシングの側面におけるステップｅ）のリードフレームプレートの露出している端部の各々に対し、コーティング、浸漬、蒸着、またはスパッタリング加工によって、当該密封ケーシングに封止された鏡映配置リードフレーム電極の各端部と電気的に接続するように各外部電極を被着するステップと、
ｇ）外部リードピンを含まないより単純な構造構成を備えるチップスケールダイオードパッケージを得るステップと
を含む方法を提供することである。
この方法によって製造されたチップスケールダイオードパッケージは、単一のダイオードチップを有するＳＭＴダイオードパッケージ、または複数のダイオードチップを有するアレイタイプＳＭＴダイオードパッケージとして形成できる。
本明細書で開示するダイオードパッケージは、外部リードピンを含まない点で新規であり、以下の利益を有する。
１．このダイオードパッケージは、チップスケールサイズに小型化され、外部リードピンを外部に残さず、ダイオードパッケージの寸法精度を効果的に向上させる。
２．外部リードピンを含まないことにより、本発明の方法によって製造されるダイオードパッケージは、１つまたは複数のダイオードチップを含んで、様々な工業用途での使用に適した多様性および汎用性を向上および改良できる。
３．従来の既知の半導体デバイスに比べて、このダイオードパッケージは、構造がより簡単であるため、自動化機器による自動大量製造に経済的に適している。
４．このダイオードパッケージは、鉛含有材料を用いずに形成されるので、環境保護に関する要件に適合する。
従来のＩＣまたは半導体パッケージを示す概略図である。 様々な形状で形成される外部リードピンを有する従来の既知の半導体ダイオードパッケージを示す図である。 外部リードピンを含まない本発明のチップスケールダイオードパッケージを示す概略図である。 本発明のダイオードパッケージの製造中に、２つの同じのリードフレームがダイオードチップを保持するために使用される様子を示す概略図である。 外部電極がまだ形成されていない、本明細書で開示される本発明のダイオードパッケージの半製品を示す部分断面図である。 外部電極が形成された、本明細書で開示される本発明のダイオードパッケージの完成品を示す別の部分断面図である。 複数の外部電極が形成された本発明のダイオードパッケージの別の実施形態を示す概略図である。
図３を参照する。本明細書では、本発明のチップスケールダイオードパッケージ１０は、全体のパッケージサイズをチップスケールに小型化されたダイオードパッケージであって、外部電極６０を備えて形成された２つの端部を有し、特に、外部に露出した外部リードピンを含まないダイオードパッケージと定義する。
図４〜図６を参照する。本発明のダイオードパッケージ１０は、少なくとも、ダイオードチップ２０と、２つのリードフレーム電極（または内部電極と呼ぶ）３３と、密封ケーシング５０と、２つの外部電極６０とを備える。
本発明の前記ダイオードパッケージ１０の技術的特徴は、ダイオードチップ２０とリードフレーム電極３３とが、ダイオードパッケージ１０の密封ケーシング５０内に閉じ込められ、同一の構造を有する２つのリードフレーム電極３３が、特に両方のリードフレーム電極３３を互いに１８０度回転させて鏡映向きにすることによって、それぞれダイオードチップ２０の上面および下面に設置されて接続される。分かりやすくするために、本明細書では、前記２つのリードフレーム電極３３を、鏡映配置リードフレーム電極（または内部電極）３３と定義する。
より詳細に説明すると、各鏡映配置リードフレーム電極３３は、一端が、ダイオードチップ２０の上面または下面のいずれかに接続され、他端は、密封ケーシング５０の一方の側面まで延在するだけでなく、対応する１つの外部電極６０と電気的に接続する。外部電極６０は、密封ケーシング５０の側面に既に塗布されている。
したがって、密封ケーシング５０内に閉じ込められた後の前記鏡映配置リードフレーム電極３３は、内部電極として設計され、ダイオードパッケージ１０の外部電極６０に電気的に接続され、その結果、本明細書で開示されるダイオード特性を有する本発明のダイオードパッケージ１０を半導体ダイオードとして使用できる。
図７を参照する。本発明の別の実施形態は、アレイタイプダイオードパッケージ１５を開示するものである。その構造構成は、２つ以上のダイオードチップ２０を有すること以外は、上述したダイオードパッケージ１０の基本構造と同じ基本構造を有し、少なくとも、ダイオードチップ２０の上面および下面に設置されて接続された対応する鏡映配置リードフレーム電極３３をそれぞれ有する２つ以上のダイオードチップ２０と、アレイタイプチップスケールに小型化されたパッケージサイズで形成されるように、全てのダイオードチップ２０および全ての鏡映配置リードフレーム電極３３を閉じ込める密封ケーシング５０と、対応する鏡映配置リードフレーム電極３３との電気的接続を成すために使用される複数の外部電極とを備える。
本発明のダイオードパッケージ１０またはアレイタイプダイオードパッケージ１５は、既知の半導体ダイボンディング加工によって適切に形成される限り任意の種類の半導体ダイオードでよく、好ましくは、過渡電圧抑制ダイオード（ＴＶＳダイオード）、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、または整流器ダイオードでよく、しかしそれらに限定されない。
鏡映配置リードフレーム電極３３は、限定はしないが、Ａｇ、Ｓｎ、Ｃｕ、Ａｕ、Ｎｉ、Ｐｄ、およびＰｔからなる群から選択される１つまたは複数の無鉛導電性金属またはその合金から形成される。
密封ケーシング５０は、セラミック材料またはプラスチック材料、好ましくはエポキシ樹脂から形成できる。
図４〜図６を参照する。無鉛導電性ペースト４０から形成された導電性接着層４１を使用して、ダイオードチップ２０と対応する鏡映配置リードフレーム電極３３とを結合して一体構造にする。
無鉛導電性ペースト４０は、限定はしないが、Ａｇ、Ｓｎ、Ｃｕ、Ａｕ、Ｎｉ、Ｐｄ、およびＰｔからなる群から選択される１つまたは複数の無鉛導電性金属を含有する。
前記外部電極６０は、コーティング、浸漬、もしくは蒸着用の既知の加工、または既知のスパッタリング加工を適用して形成され、限定はしないが、Ａｇ、Ｓｎ、Ｃｕ、Ａｕ、Ｎｉ、Ｐｄ、およびＰｔからなる群から選択される１つまたは複数の無鉛導電性金属またはその合金から形成される。
様々な工業用途での使用に適するように、図３または図６のダイオードパッケージ１０は、単一のダイオードチップ２０を有するように設計され、ＳＭＴパッケージを備えるチップスケール半導体ダイオード（略してＳＭＴダイオードパッケージと呼ぶ）としてパッケージングされる。あるいは、図７のアレイタイプダイオードパッケージ１５は、複数のダイオードチップ２０を有するように設計され、ＳＭＴパッケージを備えるアレイタイプ半導体ダイオード（略してアレイタイプＳＭＴダイオードパッケージと呼ぶ）としてパッケージングされる。
図４に示されるように、本発明のダイオードパッケージ１０またはアレイタイプダイオードパッケージ１５を製造するための方法は、事前打ち抜き構成要素３０が予め準備され、事前打ち抜き構成要素３０の構造構成が、少なくとも、互いに平行に、間隔を空けて配置された１つまたは複数のリードフレームプレート３１と、事前打ち抜き構成要素３０に、対称位置に形成された複数の位置決め孔３５とを含むことを教示するものである。
本発明のＳＭＴダイオードパッケージまたはアレイタイプＳＭＴダイオードパッケージの製造に関する重要な技術的特徴は、２つの同じの事前打ち抜き構成要素３０が意図的に使用され、互いに１８０度回転され、次いでそれらの対応する位置決め孔３５を通して位置合わせされて、２つの積層可能な鏡映部片として積層されることである。分かりやすくするために、本明細書では、互いに１８０度回転されて鏡映向きにされた前記２つの同一の事前打ち抜き構成要素３０を、鏡映配置事前打ち抜き構成要素３０と定義する。
前記新規の鏡映配置事前打ち抜き構成要素３０は、半導体ダイオードの製造に適しており、その実用は、本発明の前記ダイオードパッケージ１０または前記アレイタイプダイオードパッケージ１５を自動製造するのに使用するための特定の自動パッケージング機器の設計、および本発明のダイオードパッケージ１０またはアレイタイプダイオードパッケージ１５の大量生産の実現に寄与し得る。
本発明のチップスケールダイオードパッケージ１０またはアレイタイプダイオードパッケージ１５を製造するための方法は、上述したＳＭＴダイオードパッケージまたはアレイタイプＳＭＴダイオードパッケージを製造することが可能である。チップスケールダイオードパッケージは、例示的な一例とみなされ、それを製造するための方法は、以下のステップを含む。
１．鏡映配置事前打ち抜き構成要素３０を配置するステップ；
図４に示されるように、それぞれ１つまたは複数のリードフレームプレート３１を有する２つの同一の事前打ち抜き構成要素３０が、互いに１８０度回転されて鏡映向きにされ、それらの位置決め孔３５を使用することによって正確な位置に位置合わせされて積層される。
２．無鉛導電性ペースト４０を塗布するステップ；
図４に示されるように、印刷またはコーティング加工によって、無鉛導電性ペースト４０が、事前打ち抜き構成要素３０の各リードフレームプレート３１上で指定された所定の領域に塗布され、この領域は、ダイオードチップ２０がリードフレームプレート３１に正確に固定されるように設計される。
３．ダイオードチップ２０を結合して溶接するステップ；
図４に示されるように、ダイボンダを使用して、各ダイオードチップ２０をその対応するリードフレームプレート３１に正確に結合させる。リードフレームプレート３１は、ダイオードチップ２０を結合させるために事前打ち抜き構成要素３０から構成される。ダイボンディング技術によって、１つのダイオードチップ２０と、ダイオードチップ２０を結合させるために１組の鏡映配置事前打ち抜き構成要素から構成された２つの対応するリードフレームプレート３１との間に空いた全ての間隙が、無鉛導電性ペースト４０で均一に充填される。
焼成後、前記無鉛導電性ペースト４０を硬化させて導電性接着層４１にし、その結果、ダイオードチップ２０は、上面では、第１のリードフレームプレート３１と結合され、下面では、第１のリードフレームプレート３１から１８０度回転されて鏡映向きにされた第２のリードフレームプレート３１と結合され、溶接時に全ての構成要素が密接に結合される。
４．鏡映配置リードフレーム電極（または内部電極）３３をパッケージングして形成するステップ；
図５に示されるように、ダイオードチップ２０は、上面と下面の両方がその対応するリードフレームプレート３１と溶接された後、パッケージング金型内に配置され、金型内に半溶融樹脂が注入される。
樹脂が硬化された後、ダイオードチップ２０と、ダイオードチップ２０を結合するために構成された２つの対応するリードフレームプレート３１とを閉じ込めるように密封ケーシング５０が形成される。デフラッシュおよびトリミング後、ダイオードチップ２０に溶接された各リードフレームプレート３１は、一端が、密封ケーシング５０の１つの側面に延在し、それにより、ダイオードチップ２０の上面と下面の両方に溶接された２つの対応するリードフレームプレート３１が、密封ケーシング５０の鏡映配置リードフレーム電極（または内部電極）３３として形成される。
５．外部電極６０を被着して、外部リードピンを含まない完成したダイオードパッケージ１０を得るステップ；
図５および図６に示されるように、コーティング、銀浸漬、または薄膜加工によって、密封ケーシング５０の各側面に外部電極６０が塗布されて、外部電極６０が、密封ケーシング５０の内部電極３３と電気的に接続し、本発明のチップスケールダイオードパッケージ１０が完成する。
図３または図７に示されるように、外部リードピンを含まない完成したダイオードパッケージ１０は、物理的特性の測定後に、ダイオード特性を有し、したがって、本発明のダイオードパッケージ１０は、半導体ダイオードとして使用するのに適したものになる。
その結果、鉛含有スズペーストを使用しないことにより、本発明のリップスケールダイオードパッケージ１０またはアレイタイプダイオードパッケージ１５を製造するための方法は、環境保護のための様々な国際的要件に適合する。さらに、外部リードピンを含まないことにより、本明細書で述べた方法によって製造されるチップスケールダイオードパッケージ１０またはアレイタイプダイオードパッケージ１５は、寸法の不正確さの問題がなく、パッケージ安定性を向上させることが可能であり、特に自動大量生産に適している。

Claims (6)

  1. 外部リードピンを含まないチップスケールダイオードパッケージであって、少なくとも、
    ＴＶＳダイオード、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、または整流器ダイオードからそれぞれ形成された１つまたは複数のダイオードチップと、
    １対または複数対の鏡映配置リードフレーム電極と、
    どのリードフレーム電極も密封ケーシングの１つの側面に露出した一端を有することを除いて、全てのダイオードチップおよび全ての鏡映配置リードフレーム電極を閉じ込めるために、セラミック材料またはプラスチック材料から形成された密封ケーシングと、
    １対または複数対の外部電極とを備え、
    各対の鏡映配置リードフレーム電極は、内部電極として前記ダイオードチップの１つに結合され、各対の鏡映配置リードフレーム電極は、２つの同一のリードフレーム電極を備え、一方の電極は、他方の電極から１８０度回転されて鏡映向きにされ、対応するダイオードチップの上面に接続され、前記他方の電極は、同じダイオードチップの下面に接続され、
    各対の外部電極は、２つの対向する外部電極を備え、一方の外部電極は、前記密封ケーシングの１つの側面に塗布され、他方の外部電極は、同じ密封ケーシングの別の側面に塗布され、前記対向する外部電極は、それぞれ対応する鏡映配置リードフレーム電極に電気的に接続されることを特徴とする、
    チップスケールダイオードパッケージ。
  2. 無鉛導電性ペーストから形成された導電性接着層は、あらゆるダイオードチップについて、当該ダイオードチップを結合するための該当の鏡映配置リードフレーム電極との間を結合することを特徴とする請求項１に記載のチップスケールダイオードパッケージ。
  3. 前記鏡映配置リードフレーム電極および前記外部電極は、Ａｇ、Ｓｎ、Ｃｕ、Ａｕ、Ｎｉ、Ｐｄ、およびＰｔからなる群から選択される１つまたは複数の無鉛導電性金属またはその金属合金から形成されることを特徴とする請求項１に記載のチップスケールダイオードパッケージ。
  4. 前記無鉛導電性ペーストは、Ａｇ、Ｓｎ、Ｃｕ、Ａｕ、Ｎｉ、Ｐｄ、およびＰｔからなる群から選択される１つまたは複数の無鉛導電性金属を含有することを特徴とする請求項２に記載のチップスケールダイオードパッケージ。
  5. 請求項１に記載のチップスケールダイオードパッケージを製造するための方法であって、
    ａ）互いに平行に、間隔を空けて配置された１つまたは複数のリードフレームプレートと、対称位置に形成された複数の位置決め孔とを有する事前打ち抜き構成要素を準備するステップと、
    ｂ）ステップａ）の２つの同じの事前打ち抜き構成要素から形成された鏡映配置事前打ち抜き構成要素を、一方の事前打ち抜き構成要素を他方の事前打ち抜き構成要素から１８０度回転させて鏡映向きにし、それらの位置決め孔を通して正確な位置に位置合わせすることによって配置するステップと、
    ｃ）１つの関連するダイオードチップを固定するために指定されたステップｂ）の鏡映配置事前打ち抜き構成要素の任意の所定の領域に、無鉛導電性ペーストを塗布するステップと、
    ｄ）ＴＶＳダイオード、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、または整流器ダイオードから形成され、ステップｃ）の任意の対応する所定の領域に正確に溶接される１つまたは複数のダイオードチップを結合するステップであって、任意のダイオードチップの上面は、鏡映配置事前打ち抜き構成要素からの１つの関連するリードフレームプレートと溶接され、任意のダイオードチップの下面は、同じ鏡映配置事前打ち抜き構成要素からの別の関連するリードフレームプレートと溶接されるステップと、
    ｅ）どのリードフレームプレートも密封ケーシングの１つの側面に露出した一端を有することを除いて、ステップｄ）の全てのダイオードチップおよび全てのリードフレームプレートを閉じ込めるために密封ケーシングをパッケージングするステップと、
    ｆ）ステップｅ）のリードフレームプレートの端部が露出している密封ケーシングの側面における当該端部に対し、当該密封ケーシングに既に封止された鏡映配置リードフレーム電極の各端部と電気的に接続するように外部電極を被着することにより、外部リードピンを含まないチップスケールダイオードパッケージが得られるステップと、を含むことを特徴とする、
    方法。
  6. 得られたダイオードパッケージは、単一のダイオードチップを有するＳＭＴダイオードパッケージ、または複数のダイオードチップを有するアレイタイプＳＭＴダイオードパッケージであることを特徴とする請求項５に記載のチップスケールダイオードパッケージを製造するための方法。
JP2014218257A 2013-11-05 2014-10-27 外部リードピンを含まないチップスケールダイオードパッケージおよびその製造方法 Pending JP2015090982A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102140150A TWI559576B (zh) 2013-11-05 2013-11-05 A chip type diode package element and its manufacturing method
TW102140150 2013-11-05

Publications (1)

Publication Number Publication Date
JP2015090982A true JP2015090982A (ja) 2015-05-11

Family

ID=52374479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014218257A Pending JP2015090982A (ja) 2013-11-05 2014-10-27 外部リードピンを含まないチップスケールダイオードパッケージおよびその製造方法

Country Status (6)

Country Link
US (1) US9165872B2 (ja)
JP (1) JP2015090982A (ja)
KR (1) KR101650895B1 (ja)
CN (1) CN104319268B (ja)
DE (1) DE102014115657A1 (ja)
TW (1) TWI559576B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI651830B (zh) * 2015-02-17 2019-02-21 立昌先進科技股份有限公司 多功能小型化表面黏著型電子元件及其製法
KR20180094345A (ko) * 2017-02-15 2018-08-23 주식회사 모다이노칩 칩 패키지
CN114093836A (zh) * 2020-12-05 2022-02-25 福建福顺半导体制造有限公司 一种新型高压mos贴片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54104787A (en) * 1978-02-03 1979-08-17 Toshiba Corp Lead frame for photo coupling element
JPH06310362A (ja) * 1993-04-24 1994-11-04 Taiyo Yuden Co Ltd リードフレーム及びその製造方法
US5614759A (en) * 1994-07-12 1997-03-25 General Instrument Corp. Automated assembly of semiconductor devices using a pair of lead frames
JPH10503329A (ja) * 1995-05-12 1998-03-24 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 表面取付けに好適な半導体デバイスの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143348A (ja) * 1983-02-07 1984-08-16 Hitachi Ltd 電子部品
US5103289A (en) * 1990-02-06 1992-04-07 Square D Company Dual sip package structures
US20020113301A1 (en) * 2001-02-20 2002-08-22 Tai Pei Ling Leadless semiconductor package
TWI233195B (en) * 2003-12-19 2005-05-21 Concord Semiconductor Corp Method of distributing conducting adhesive to lead frame
JP2005286121A (ja) * 2004-03-30 2005-10-13 Toshiba Corp 半導体装置及びその製造方法
JP4503046B2 (ja) * 2007-05-30 2010-07-14 株式会社東芝 半導体装置の製造方法
JP5341337B2 (ja) * 2007-10-25 2013-11-13 スパンション エルエルシー 半導体装置及びその製造方法
TWI394176B (zh) * 2009-03-06 2013-04-21 Sfi Electronics Technology Inc 一種晶片型熱敏電阻及其製法
US8981539B2 (en) * 2013-06-10 2015-03-17 Alpha & Omega Semiconductor, Inc. Packaged power semiconductor with interconnection of dies and metal clips on lead frame
US8957510B2 (en) * 2013-07-03 2015-02-17 Freescale Semiconductor, Inc. Using an integrated circuit die configuration for package height reduction
US8987881B2 (en) * 2013-07-10 2015-03-24 Freescale Semiconductor, Inc. Hybrid lead frame and ball grid array package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54104787A (en) * 1978-02-03 1979-08-17 Toshiba Corp Lead frame for photo coupling element
JPH06310362A (ja) * 1993-04-24 1994-11-04 Taiyo Yuden Co Ltd リードフレーム及びその製造方法
US5614759A (en) * 1994-07-12 1997-03-25 General Instrument Corp. Automated assembly of semiconductor devices using a pair of lead frames
JPH10503329A (ja) * 1995-05-12 1998-03-24 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 表面取付けに好適な半導体デバイスの製造方法

Also Published As

Publication number Publication date
TWI559576B (zh) 2016-11-21
KR101650895B1 (ko) 2016-08-24
CN104319268A (zh) 2015-01-28
US20150123254A1 (en) 2015-05-07
TW201519475A (zh) 2015-05-16
DE102014115657A1 (de) 2015-05-07
CN104319268B (zh) 2017-12-01
US9165872B2 (en) 2015-10-20
KR20150051884A (ko) 2015-05-13

Similar Documents

Publication Publication Date Title
CN207781575U (zh) 经封装的电子装置
JP6125486B2 (ja) 小型ｓｍｄダイオードパッケージおよびその製造プロセス
TW201644024A (zh) 晶片封裝結構及其製造方法
US10600703B2 (en) Process for packaging circuit component having copper circuits with solid electrical and thermal conductivities and circuit component thereof
JP2015176907A (ja) 半導体装置
US9472528B2 (en) Integrated electronic package and method of fabrication
JP2015090982A (ja) 外部リードピンを含まないチップスケールダイオードパッケージおよびその製造方法
US10529680B2 (en) Encapsulated electronic device mounted on a redistribution layer
EP3319122B1 (en) Semiconductor device with wettable corner leads
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
TWI719517B (zh) 一種貼片式單顆小尺寸及陣列型之晶片半導體元件之封裝方法
US6618269B2 (en) Discrete circuit component and process of fabrication
CN219476684U (zh) 一种含控制元件的smd led
JP2011192817A (ja) 面実装半導体装置及び面実装半導体装置の製造方法
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
CN104112674B (zh) 半导体封装件的制法
JP6387318B2 (ja) 半導体装置の製造方法
JP2021170679A (ja) 半導体装置
CN118263216A (zh) 引线框引脚切割结构、封装结构以及封装结构的制作方法
TW201442159A (zh) 離散式電路元件之微型封裝
JP2007035853A (ja) 半導体装置の製造方法
WO2007056890A1 (en) Surface mounting plastic packaging diode and manufacture method of the same
JP2015135849A (ja) 電子部品モジュール及びその製造方法
JP2011044585A (ja) 半導体装置及びその製造方法、並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170404