CN104112674B - 半导体封装件的制法 - Google Patents
半导体封装件的制法 Download PDFInfo
- Publication number
- CN104112674B CN104112674B CN201310152492.1A CN201310152492A CN104112674B CN 104112674 B CN104112674 B CN 104112674B CN 201310152492 A CN201310152492 A CN 201310152492A CN 104112674 B CN104112674 B CN 104112674B
- Authority
- CN
- China
- Prior art keywords
- metal substrate
- preparation
- semiconductor package
- package part
- part according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 67
- 239000002184 metal Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 239000000084 colloidal system Substances 0.000 claims abstract description 10
- 238000004806 packaging method and process Methods 0.000 claims abstract description 8
- 238000005520 cutting process Methods 0.000 claims abstract description 4
- 238000002360 preparation method Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 11
- 238000012856 packing Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011469 building brick Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- -1 ni au Chemical compound 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
一种半导体封装件的制法，其包括：于一金属基板的顶面上接置半导体芯片，该金属基板的顶面上具有多个突出的导电引脚；电性连接该半导体芯片与导电引脚；于该金属基板顶面上形成封装胶体；于该金属基板的底面的外缘上形成阻挡层；对该金属基板的底面进行蚀刻，以移除未被该阻挡层所覆盖的金属基板的部分厚度，并使得该金属基板的第二表面于外缘定义出突起部；于该金属基板的底面上形成位置对应各该导电引脚的图案化阻层；对该金属基板的底面进行蚀刻，以移除未被该图案化阻层所覆盖的金属基板；移除该图案化阻层；以及进行切割步骤，以移除该突起部。本发明可有效增进封装件的效能。
Description
技术领域
本发明涉及一种半导体封装件的制法，尤指一种四方平面无引脚半导体封装件的制法。
背景技术
四方平面无引脚（Quad Flat No Lead，简称QFN）半导体封装件为一种使接脚底面外露于封装层底部表面的封装单元，一般是采用表面粘着技术（surface mounttechnology，简称SMT）将四方平面无引脚半导体封装件接置于印刷电路板上，由此以形成一具有特定功能的电路模块。
随着电子组件轻薄短小的趋势发展，半导体封装件的厚度已成为现今封装领域发展的重点之一。图1所示者为现有的预蚀刻后的半导体封装件的剖视图，其制法为先提供一个预蚀刻好的导线架（leadframe）10，该导线架10的顶表面具有多个突起的导电引脚101a与置晶垫101b，接着，通过粘着层12将一半导体芯片11设置于该导线架10的置晶垫101b上，并通过多个焊线13将该半导体芯片11的电极垫111电性连接至该导线架10的导电引脚101a，之后，于该导线架10的顶表面上形成封装胶体14以包覆半导体芯片11，对该导线架10的底表面进行预蚀刻（pre-etching）步骤，其目的为薄化基板，以使导线架10达到一预定厚度，最后，再次对该导线架10的底表面进行最终蚀刻（final etching），以使该导线架10的导电引脚101a成为彼此电性独立的接脚，以分别用于不同的电性连接路径。
然而，因为该预蚀刻为全面性蚀刻，也就是对该导线架10的底表面进行全面性蚀刻，所以该预蚀刻完成后并无任何基准点可供参考或量测已蚀刻深度及导线架10的剩余厚度R，即无法得知已蚀刻深度及导线架10的剩余厚度，因而无法得知导电引脚101a及置晶垫101b的高度，进而会影响最终半导体封装件的接脚的站立高度（stand off）与其各导电引脚101a间的共面性（coplanarity），并导致半导体封装件的良率问题，造成制造成本提高。
因此，如何避免上述现有技术中的种种问题，实已成为目前业界所急需解决的课题。
发明内容
有鉴于上述现有技术的缺失，本发明的主要目的在于提供一种半导体封装件的制法，可有效增进封装件的效能。
本发明的半导体封装件的制法包括：提供一封装件，该封装件包含：一具有相对的第一表面及第二表面的金属基板，该金属基板的第一表面接置有一半导体芯片，且该半导体芯片具有多个电极垫，该金属基板的第一表面上具有多个突出的导电引脚，该半导体芯片的电极垫电性连接至该导电引脚；一封装胶体，其包覆该金属基板及半导体芯片；以及阻挡层，其形成于该金属基板的第二表面外缘；以及蚀刻该金属基板的第二表面，以移除未被该阻挡层所覆盖的金属基板的部分厚度，并使得该金属基板的第二表面于外缘定义出突起部。
所述的半导体封装件的制法还包括下列步骤：于该金属基板的第二表面上形成位置对应各该导电引脚的图案化阻层；蚀刻该金属基板的第二表面，以移除未被该图案化阻层所覆盖的金属基板，并定义出多个金属接脚；移除该图案化阻层；以及进行切割步骤，以移除该突起部。
于前述的半导体封装件的制法中，于移除该图案化阻层之后，还包括于该封装胶体形成有该金属接脚的侧上形成外露各该金属接脚的末端的绝缘保护层。
依上所述的半导体封装件的制法，还包括于各该金属接脚的末端上形成导电组件，该导电组件为焊球，且该半导体芯片通过粘着层以接置于该金属基板上。
又于前述的半导体封装件的制法中，该阻挡层为抗化学蚀刻材料，该抗化学蚀刻材料为光阻，且该阻挡层的形成是通过涂布、网印或粘贴方式。
又于本发明的半导体封装件的制法中，形成该金属基板的材质为铜，且该金属基板为导线架形式。
由上可知，由于本发明通过阻挡层的巧妙设置而能得知已蚀刻深度及导线架的剩余厚度，所以能精确控制后续蚀刻工艺，以避免因过度蚀刻或蚀刻不足所致的接脚形状与其共面性不佳的问题，进而增进半导体封装件的效能。
附图说明
图1所示者为现有的预蚀刻后的半导体封装件的剖视图。
图2A至图2F所示者为本发明的半导体封装件的制法的剖视图。
图3所示者为本发明的半导体封装件的制法的另一实施例的剖视图。
符号说明
10 导线架
101a、201a 导电引脚
101b、201b 置晶垫
11、21 半导体芯片
111、211 电极垫
12、22 粘着层
13、23 焊线
14、24 封装胶体
20 金属基板
20a 第一表面
20b 第二表面
20c 第三表面
201a 导电引脚
201b 置晶垫
202 突起部
203 金属接脚
21a 作用面
21b 非作用面
25 阻挡层
26 图案化阻层
27 绝缘保护层
28 导电组件
29 表面处理层
D 已蚀刻深度
R 剩余厚度。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」、「侧」、「外缘」、「末端」及「一」等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2F所示者，为本发明的半导体封装件的制法的剖视图。
如图2A所示，提供一金属基板20，其具有相对的第一表面20a与第二表面20b，该金属基板20的第一表面20a上形成有多个突出的导电引脚201a与置晶垫201b，该导电引脚201a由蚀刻所形成，接着，于该金属基板20的第一表面20a上接置具有相对的作用面21a与非作用面21b的半导体芯片21，形成该金属基板20的材质为铜，且该金属基板20可为导线架形式，该作用面21a上形成有多个电极垫211，且该导电引脚201a上可形成有表面处理层29，该表面处理层29的材质选自锡、银、镍、金、铬/钛、镍/金、镍/钯、镍/钯/金、有机保焊膜、化镍浸金、焊锡或无铅焊锡的群组，于本实施例中，该半导体芯片21以其非作用面21b接置于该置晶垫201b上，该半导体芯片21的非作用面21b通过粘着层22（例如为银胶、胶膜的材质）以接置于该金属基板20上，接着，以多个焊线23电性连接该电极垫211与导电引脚201a，该表面处理层29可仅放置于焊线23焊接于导电引线201a的部分。于其它实施例中，该半导体芯片21可通过多个导电凸块经由作用面21a通过覆晶（flip-chip）的方式电性连接至导电引脚201a上。于该金属基板20的第一表面20a上形成封装胶体24，该封装胶体24包覆该半导体芯片21、该等焊线23、该金属基板20的第一表面20a与导电引脚201a。该金属基板20的第二表面20b上形成有一阻挡层25，该阻挡层25于本实施例形成于第二表面20b的外缘侧，于其它实施例中，该阻挡层25可依实际需求设置。于本实施例中，该阻挡层25为一光阻，该光阻可选自液态光阻或干膜光阻，经由旋转涂布或压膜形成于该金属基板20的第二表面20b上。该阻挡层25的材质选自可以抗后续蚀刻金属基板20的材料。
接着，如图2B所示，于前述的工艺中，因需由该金属基板20提供足够的机械强度，因此该金属基板20具有一厚度，而于封装胶体24形成之后，为降低半导体封装件的整体厚度，因此会对该金属基板20的第二表面20b进行第一次蚀刻，以移除未被该阻挡层25所覆盖的金属基板20的部分，使未被该阻挡层25所覆盖的金属基板20薄化至一定厚度，而通过该阻挡层25在蚀刻工艺中阻挡金属基板20，使得该金属基板20的第二表面20b于外缘定义出突起部202，此时，即可通过量测该突起部202至蚀刻金属基板20后的第三表面20c而得到已蚀刻深度D，通过量测该突起部202而可以准确控制欲蚀刻的深度。进而使该导电引脚201a能够准确控制至需求高度。
如图2C所示，于该金属基板20的第二表面20b上形成位置对应各该导电引脚201a及置晶垫201b的图案化阻层26。
如图2D所示，对该金属基板20的第二表面20b进行第二次蚀刻，以移除未被该图案化阻层26所覆盖的金属基板20，并定义出多个金属接脚203，并移除该图案化阻层26。
如图2E所示，于该封装胶体24形成有该金属接脚203的侧上形成外露各该金属接脚203的末端的绝缘保护层27。于本实施例中，该绝缘保护层27可为绿漆，以作为后续植球时的防焊层。
如图2F所示，于各该金属接脚203的末端上形成导电组件28，并进行切割步骤，以移除该突起部202，其中，该导电组件28为焊球。该焊球可经由植球或网板印刷形成于金属接脚203上。
要补充说明的是，于该金属基板具有数组的多个封装单元的情况下，该阻挡层可仅形成于整个金属基板的最外围，且于切单时顺便移除该最外围部分，如图3所示，如此则能够进一步节省金属基板的使用面积。
综上所述，相比于现有技术，由于本发明通过阻挡层的巧妙设置而能得知已蚀刻深度及导线架的剩余厚度，所以能精确控制后续蚀刻工艺，以避免因过度蚀刻或蚀刻不足所致的接脚形状与其共面性不佳的问题，进而增进半导体封装件的效能。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (11)
1.一种半导体封装件的制法，包括：
提供一封装件，该封装件包含：
一具有相对的第一表面及第二表面的金属基板，该金属基板的第一表面接置有一半导体芯片，且该半导体芯片具有多个电极垫，该金属基板的第一表面上具有多个突出的导电引脚，以供该半导体芯片的电极垫电性连接至该导电引脚；
一封装胶体，其包覆该金属基板及半导体芯片；以及
阻挡层，其仅形成于该金属基板的第二表面上，且对应多个该导电引脚投影至该金属基板的第二表面的外缘部分；以及
蚀刻该金属基板的第二表面，以移除未被该阻挡层所覆盖的金属基板的部分厚度，并使得该金属基板的第二表面于外缘定义出突起部。
2.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括下列步骤：
于该金属基板的第二表面上形成位置对应各该导电引脚的图案化阻层；
蚀刻该金属基板的第二表面，以移除未被该图案化阻层所覆盖的金属基板，并定义出多个金属接脚；
移除该图案化阻层；以及
进行切割步骤，以移除该突起部。
3.根据权利要求2所述的半导体封装件的制法，其特征在于，于移除该图案化阻层之后，还包括于该封装胶体形成有该金属接脚的侧上形成外露各该金属接脚的末端的绝缘保护层。
4.根据权利要求3所述的半导体封装件的制法，其特征在于，该制法还包括于各该金属接脚的末端上形成导电组件。
5.根据权利要求4所述的半导体封装件的制法，其特征在于，该导电组件为焊球。
6.根据权利要求1所述的半导体封装件的制法，其特征在于，该半导体芯片通过粘着层以接置于该金属基板上。
7.根据权利要求1所述的半导体封装件的制法，其特征在于，该阻挡层为抗化学蚀刻材料。
8.根据权利要求7所述的半导体封装件的制法，其特征在于，该抗化学蚀刻材料为光阻。
9.根据权利要求1所述的半导体封装件的制法，其特征在于，该阻挡层的形成是通过涂布、网印或粘贴方式为之。
10.根据权利要求1所述的半导体封装件的制法，其特征在于，形成该金属基板的材质为铜。
11.根据权利要求1所述的半导体封装件的制法，其特征在于，该金属基板为导线架。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102113746 | 2013-04-18 | ||
| TW102113746A TWI502657B (zh) | 2013-04-18 | 2013-04-18 | 半導體封裝件之製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104112674A CN104112674A (zh) | 2014-10-22 |
| CN104112674B true CN104112674B (zh) | 2017-06-30 |
Family
ID=51709417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310152492.1A Active CN104112674B (zh) | 2013-04-18 | 2013-04-27 | 半导体封装件的制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104112674B (zh) |
| TW (1) | TWI502657B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101131982A (zh) * | 2007-09-13 | 2008-02-27 | 江苏长电科技股份有限公司 | 半导体器件无脚封装结构及其封装工艺 |
| CN101359641A (zh) * | 2007-07-31 | 2009-02-04 | 精工爱普生株式会社 | 衬底及其制造方法、半导体装置及其制造方法 |
| CN102005432A (zh) * | 2010-09-30 | 2011-04-06 | 江苏长电科技股份有限公司 | 四面无引脚封装结构及其封装方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6826827B1 (en) * | 1994-12-29 | 2004-12-07 | Tessera, Inc. | Forming conductive posts by selective removal of conductive material |
| US8124447B2 (en) * | 2009-04-10 | 2012-02-28 | Advanced Semiconductor Engineering, Inc. | Manufacturing method of advanced quad flat non-leaded package |
-
2013
- 2013-04-18 TW TW102113746A patent/TWI502657B/zh active
- 2013-04-27 CN CN201310152492.1A patent/CN104112674B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359641A (zh) * | 2007-07-31 | 2009-02-04 | 精工爱普生株式会社 | 衬底及其制造方法、半导体装置及其制造方法 |
| CN101131982A (zh) * | 2007-09-13 | 2008-02-27 | 江苏长电科技股份有限公司 | 半导体器件无脚封装结构及其封装工艺 |
| CN102005432A (zh) * | 2010-09-30 | 2011-04-06 | 江苏长电科技股份有限公司 | 四面无引脚封装结构及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104112674A (zh) | 2014-10-22 |
| TWI502657B (zh) | 2015-10-01 |
| TW201442125A (zh) | 2014-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207781575U (zh) | 经封装的电子装置 | |
| US7511371B2 (en) | Multiple die integrated circuit package | |
| CN104428892B (zh) | 用于基板核心层的方法和装置 | |
| US20070096284A1 (en) | Methods for a multiple die integrated circuit package | |
| CN109817769B (zh) | 一种新型led芯片封装制作方法 | |
| KR20110002074A (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
| CN105304584B (zh) | 中介基板及其制造方法 | |
| CN103715165B (zh) | 半导体封装件及其制法 | |
| CN101431031B (zh) | 半导体封装件及其制法 | |
| CN105489565B (zh) | 嵌埋元件的封装结构及其制法 | |
| CN108962840A (zh) | 电子封装件及其制法 | |
| CN203103285U (zh) | 一种高密度蚀刻引线框架fcaaqfn封装件 | |
| CN103021969B (zh) | 基板、半导体封装件及其制法 | |
| CN105514053B (zh) | 半导体封装件及其制法 | |
| CN107195555A (zh) | 一种芯片封装方法 | |
| CN105140255B (zh) | 一种覆晶摄像头封装片及其制作方法 | |
| CN206259337U (zh) | 封装结构 | |
| CN102136459B (zh) | 封装结构及其制法 | |
| TWM558999U (zh) | 發光封裝元件 | |
| CN104810339B (zh) | 封装基板及其制法暨半导体封装件及其制法 | |
| CN105225975B (zh) | 封装结构及其制法 | |
| CN104979219B (zh) | 封装结构及其制法 | |
| CN104112674B (zh) | 半导体封装件的制法 | |
| CN101090077A (zh) | 半导体封装件及其制法 | |
| CN101944520A (zh) | 半导体封装结构与半导体封装工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |