CN101359641A - 衬底及其制造方法、半导体装置及其制造方法 - Google Patents

衬底及其制造方法、半导体装置及其制造方法 Download PDF

Info

Publication number
CN101359641A
CN101359641A CNA2008101301547A CN200810130154A CN101359641A CN 101359641 A CN101359641 A CN 101359641A CN A2008101301547 A CNA2008101301547 A CN A2008101301547A CN 200810130154 A CN200810130154 A CN 200810130154A CN 101359641 A CN101359641 A CN 101359641A
Authority
CN
China
Prior art keywords
many metal
coating
resin
substrate
mainstays
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101301547A
Other languages
English (en)
Inventor
庄司正宣
藤田透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101359641A publication Critical patent/CN101359641A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49224—Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明提供一种衬底及其制造方法、半导体装置及其制造方法，该衬底用于固定IC元件，把焊盘端子向外部引出，具有俯视中在纵向和横向排列的多根柱体(5)以及在从表面到背面之间的一部分彼此连结多根柱体(5)的连结部(6)。作为用于搭载IC元件的裸芯片连接盘，或者作为IC元件的外部端子，能利用多根柱体(5)，并能够根据任意设定的IC固定区域的形状和尺寸，把多根柱体(5)作为裸芯片连接盘或外部端子分开使用。不增加对IC元件的制约，能把搭载IC元件的布线衬底的规格共通化。

Description

衬底及其制造方法、半导体装置及其制造方法
技术领域
本发明涉及衬底及其制造方法、半导体装置及其制造方法。
背景技术
半导体封装大致划分为在封装周边配置外部端子的外围型、在封装下面配置外部端子的区域型。外围型如图20(a)～(c)所示，是以DIP、SOP、QFP为代表的封装。如图20(d)所示，在称作裸芯片连接盘201的芯片搭载部搭载IC元件210，用金线等连接IC元件210上的电极和引线框的引线203，然后剩下引线203的外周部的一部分，用树脂密封此外的全部，制造外围型。引线203中的树脂封装内侧的部分称作内部端子，树脂封装外侧的部分称作外部端子。
此外，区域型如图21(a)和(b)、图22(a)和(b)所示，是以BGA为代表的封装，在衬底211之上搭载IC元件210，通过金线或焊锡、金的凸块(バンプ)，电连接衬底211和IC元件210，用树脂密封IC元件210，而制造。如图21(a)和(b)所示，用金线213连接衬底211和IC元件210的被称作金线型BGA。
此外，如图22(a)和(b)所示，用凸块223连接衬底211和IC元件210的称作凸块型BGA。在凸块型BGA中，如图22(a)和(b)所示，有不进行树脂密封的类型。如图21(a)和(b)区域型的外部端子不是引线，成为在衬底211的背面搭载的电极(或者焊锡球19)225。
在近年，如图23(a)～(i)所示，在金属板231之上用电镀形成电柱状的端子233和裸芯片连接盘235之后，在裸芯片连接盘235上搭载IC元件210，进行基于金线213的IC元件210和端子233的连接，然后进行树脂密封，从树脂成形部236剥离金属板，制作切断为各个制品的封装。
如果详细说明，在图23(a)和(b)中，首先在金属板231上涂敷抗蚀剂，对它进行曝光和显影处理，形成抗蚀图案237。接着如图23(c)所示，在从抗蚀图案237下露出的金属板231的表面用电镀形成例如铜，形成电柱状的端子233和裸芯片连接盘235，然后，如图23(d)所示，除去抗蚀图案。接着，如图23(e)所示，在由电镀形成的裸芯片连接盘(ダイパツド：die pad)235上搭载IC元件210，进行引线接合。然后，如图23(f)所示，用树脂密封IC元件210和金线213。接着，如图23(g)所示，从树脂成形部236剥离金属板231。然后，如图23(h)和(i)所示，把树脂成形部236切断为各制品，而完成封装。
此外，在专利文献1中描述半蚀刻平板状的引线框的支撑面的一方的面后，在引线框的裸芯片连接盘上搭载IC元件，接着，进行引线接合和树脂密封，然后，对一方的面被半蚀刻的支撑部的另一方的面进行研磨，除去支撑部，完成外围型封装的技术。在专利文献2中描述在俯视中，从衬底的中心向外侧把布线配置为放射状，而提高区域型封装的通用性的技术。
〔专利文献1〕特开平2-240940号公报
〔专利文献2〕特开2004-281486号公报
在以往的技术中，外围型封装、区域型封装、图23(a)～(i)所示的封装、专利文献1中记载的封装的任何一种中，作为IC元件搭载面，连接盘(ダイパツド)或者互连体等衬底作为必要，按照IC元件的尺寸、来自IC元件的外部输出数(即引线或球数)，固有的引线框或固有的衬底、或者(用于形成电柱的)固有的光掩膜成为必要。特别是在少量多品种的制品中，按照制品的生产，有必要保有很多引线框或衬底、或者光掩膜，成为制造成本减少的障碍。
此外，在专利文献2中，从衬底的中心向外侧把布线配置为放射状，实现大小与芯片尺寸对应的区域型封装。可是，在该技术中，有必要与从衬底中心放射状延伸的布线在俯视中必须重叠的方式配置IC元件的焊盘端子，所以关于焊盘端子的布局，设计的自由度降低。即封装的通用性提高，但是对IC元件的制约也增加。
发明内容
因此，本发明是鉴于这样的事情提出的，其目的在于，不增加对IC元件的制约，搭载IC元件的布线衬底的规格能公共化的衬底及其制造方法、半导体装置及其制造方法。
〔发明1〕为了实现所述的目的，发明的衬底用于固定IC元件的特征在于，包括：多根金属支柱，其具有第一面和向着与所述第一面相反一侧的第二面，并在俯视中在纵向和横向排列，且全部为同一形状；连结部，其利用从所述第一面到所述第二面之间的一部分相互连结所述多根金属支柱。
这里，本发明的“第一面”例如是与IC元件的焊盘端子连接一侧的面，“第二面”是与母板连接一侧的面。此外，本发明的“一部分”可以是第一面和第二面之间的中间部分，也可以是从中间部分到第二面之间即包含该第二面的部分。本发明的“一部分”包含第二面时，在中间部分和第二面之间形成“连结部”，例如其下方的面与第二面成为一个面地形成。
此外，在半导体装置的制造工序中，例如在第一金属支柱的第一面固定IC元件，能用导电构件连接第二金属支柱的第一面和IC元件的焊盘端子。接着，能统一用树脂密封IC元件和导电构件以及金属支柱的第一面一侧的部位。然后，从衬底的第二面一侧蚀刻连结部分，除去，能电分开各金属支柱。
根据发明1的衬底，全部金属支柱形成同一形状，所以将全部金属支柱作为用于搭载IC元件的裸芯片连接盘，或者作为IC元件的外部端子，能利用多根金属支柱，按照任意设定的IC固定区域的形状和尺寸，能把多根金属支柱作为裸芯片连接盘或外部端子分开使用。因此，没必要按照IC元件的各种类，准备固有的裸芯片连接盘或固有的引线框、固有的衬底(互连体)，组装半导体装置。对多种IC元件，对焊盘端子的布局(配置位置)不加以制约，作为元件搭载和外部端子使用的衬底的规格能公共化。据此，能有助于衬底的制造成本的降低。
〔发明2〕发明2的衬底的特征在于，在发明1的衬底中，所述连结部，由与所述金属支柱相同的材料构成。
〔发明3〕发明3的衬底的特征在于，在发明1或发明2的衬底中，所述多根金属支柱分别形成相同的尺寸。
〔发明4〕发明4的衬底的特征在于，在发明1～发明3中的任意一个衬底中，所述多根金属支柱的侧面在剖视中为弯曲。如果是这样的结构，例如用树脂密封IC元件等时，与金属的侧面不弯曲(即金属的侧面对于第一、第二面，分别垂直)的情形相比，能增加树脂和金属支柱的侧面的接触面积，能提高树脂和金属支柱的接合力。因此，能有助于防止树脂密封后的金属支柱的脱离。
〔发明5〕发明5的衬底的特征在于，在发明1～发明3中的任意一个衬底中，所述多根金属支柱在剖视中为缩颈。这里，“中间变细”是弯曲的一个形态，是指越到中间，越变细的形态。
根据发明5的衬底，例如用树脂密封金属支柱的第一面一侧的部位等时，缩颈成为抓住第一树脂的形状，所以能取得基于缩颈的锚固效果。因此，能有助于防止金属支柱从第一树脂的脱落。
〔发明6〕发明6的衬底的特征在于，在发明1～发明5中的任意一个衬底中，还具有在所述多根金属支柱的所述第一面上分别形成的第一镀层；所述第一镀层从所述第一面向外侧露出。
如果是这样的结构，第一电镀层和金属支柱剖视图的形状如同“T”字形，用树脂密封金属支柱的第一面一侧的部位时，该T字挂住树脂。因此，能取得基于T字的锚固效果，能有助于防止树脂密封后的金属支柱的脱离。
〔发明7〕发明7的衬底的制造方法的特征在于，制造用于固定IC元件的衬底，包括：把具有第一面和向着与所述第一面相反一侧的第二面的金属板，至少从所述第一面局部蚀刻，形成俯视中在纵向和横向排列的多根金属支柱的工序，在形成所述多根金属支柱的工序中，进行蚀刻，以使得所述多根金属支柱全部形成同一形状，并且所述多根金属支柱在所述第一面和所述第二面之间彼此连结。
根据发明7的制造方法，能制造发明1～3的衬底。
〔发明8〕发明8的衬底的制造方法的特征在于，在发明7的衬底的制造方法中，在形成所述多根金属支柱的工序之前，还具有在所述第一面的第一区域形成第一镀层的工序；在形成所述多根金属支柱的工序中，作为所述蚀刻，把所述第一镀层作为掩模从所述第一面对所述金属板进行湿蚀刻，从而形成所述多根金属支柱。
这里，本发明的“第一电镀层”和“第二电镀层”可以是单层构造或层叠构造。此外，“第一电镀层”和“第二电镀层”可以是相同的结构，也可以是不同的结构。如果用下层/中层/上层的顺序表示层叠构造，“第一电镀层”和“第二电镀层”例如是Ni/Pd/Au、Ni/Au或Ag。
根据发明8的制造方法，能把金属支柱的侧面形成在剖视图中弯曲的形状，能制造衬底4的衬底。另外，能以金属板的湿蚀刻或喷雾进行。在喷雾方式中，把蚀刻溶液的喷雾角度设定为垂直于金属板表面，能促进向深度方向的蚀刻，通过倾斜，能促进向横向的蚀刻(即侧蚀刻)。通过提高蚀刻液的喷雾压力，能提高蚀刻速度。因此，例如用喷雾方式进行金属板的蚀刻，并且调整对金属板表面的蚀刻溶液的喷雾速度、喷雾压力，能把金属支柱的侧面在剖视图中形成缩颈(即越到中间，越变细)形状。据此，能制造衬底5的衬底。
〔发明9〕发明9的衬底的制造方法的特征在于，在发明8的衬底的制造方法中，在形成所述多根金属支柱的工序之前，还具有在所述第二面的第二区域形成第二镀层的工序，在形成所述多根金属支柱的工序中，作为所述蚀刻，把所述第一镀层作为掩模，从所述第一面对所述金属板进行湿蚀刻，并且把所述第二镀层作为掩模从所述第二面对所述金属板进行湿蚀刻，从而形成所述多根金属支柱。
〔发明10〕发明10的衬底制造方法的特征在于在发明8或发明9的衬底的制造方法中，在形成所述多根金属支柱的工序中，用与所述第一镀层相比所述金属板更容易被蚀刻的条件，从所述第一面对该金属板进行湿蚀刻。这里，本发明的“第一电镀层”例如由Ni/Pd/Au、Ni/Au或Ag构成，“金属板”由铜板构成时，作为“第一电镀层相比，金属板更容易蚀刻的条件”的一个例子，列举使用氯化铁溶液或碱性溶液(以下称作碱溶液)的湿蚀刻。
根据发明10的制造方法，把第一电镀层作为掩模，能各向同性蚀刻金属板，能把第一电镀层正下方的金属支柱变细。即能把第一电镀层从金属支柱的第一面向外侧露出，所以能制造发明6的衬底。
〔发明11〕发明11的半导体装置的特征在于，包括：多根金属支柱，其是具有第一面和向着与所述第一面相反一侧的第二面、在俯视中在纵向和横向排列、且全部为同一形状的多根金属支柱，其具有第一金属支柱和第二金属支柱，IC元件，其固定在所述第一金属支柱的所述第一面上；第一导电构件，其连接所述第二金属支柱的所述第一面和所述IC元件的焊盘端子；第一树脂，其对所述IC元件和所述第一导电构件、以及所述多根金属支柱的一部分进行密封，所述多根金属支柱的所述第二面从所述第一树脂露出，所述多根金属支柱的侧面在剖视中弯曲。
这里，本发明的“焊盘端子”和“第二金属支柱”的电连接是引线接合方式的时候，“第一导电构件”例如是金线。此外，是芯片倒装(フエイスダウン)方式的时候，“第一导电构件”例如是由金构成的柱头凸块(スタツドバンプ)。接线柱金球的配置间隔(间隔)例如成为金属支柱的间隔的整数倍。
根据发明11的半导体装置，作为用于搭载IC元件的裸芯片连接盘，或者作为IC元件的外部端子，能利用多根金属支柱，按照任意设定的IC固定区域的形状和尺寸，能把多根金属支柱作为裸芯片连接盘或外部端子分开使用。因此，没必要按照IC元件的各种类，准备固有的裸芯片连接盘或固有的引线框、固有的衬底(互连体)，组装半导体装置。对于多种IC元件，对焊盘端子的布局(配置位置)不加以制约，能把作为元件的搭载和外部端子使用的衬底的规格公共化。据此，能有助于半导体装置的制造成本的降低。
此外，根据发明11的半导体装置，不象以往的裸芯片连接盘那样把金属集中在一处。作为裸芯片连接盘或外部端子工作的金属支柱在树脂封装内分散配置，所以能分散水分的凝结位置，能降低水蒸汽压的集中。因此，在伴随着吸湿和加热的可靠性试验中，能抑制树脂封装的破裂，能提高半导体装置的可靠性。
此外，在发明11的半导体装置中，多根金属支柱的侧面在剖视图中弯曲。据此，与该侧面部弯曲(即金属支柱的侧面垂直于第一、第二面)时相比，能增加第一树脂和金属支柱的侧面的接触面积，能提高第一树脂和金属支柱的接合力。因此，能防止金属支柱从第一树脂脱落。
〔发明12〕发明12的半导体装置的特征在于，在发明11的半导体装置中，所述多根金属支柱在剖视图中缩颈。如果是这样的结构，缩颈成为抓住第一树脂的形状，所以能取得基于缩颈的锚固效果。因此，能有助于防止金属支柱从第一树脂的脱落。
〔发明13〕发明13的半导体装置特征在于，在发明11或发明12的半导体装置中，还具有在所述多根金属支柱的所述第一面上分别形成的第一镀层，所述第一镀层从所述第一面向外侧露出。
如果是这样的结构，第一电镀层和金属支柱剖视图的形状如同“T”字形，该T字挂住树脂。因此，能取得基于T字的锚固效果，能有助于防止金属支柱从第一树脂的脱落。
〔发明14〕发明14的特征在于，半导体装置在发明11～发明13中的任意一个半导体装置中，还具有对所述多根金属支柱的从所述第一树脂露出的部位进行密封的第二树脂，所述多根金属支柱，分别具有：在剖视中在所述第一面和所述第二面之间具有第一宽度的第一部分，以及具有比第一宽度更宽的第二宽度的第二部分，所述第二部分在剖视图中由所述第一树脂和所述第二树脂所夹持。
如果是这样的结构，由第一树脂和第二树脂夹持并固定第二部分，所以能有助于防止金属支柱从第一树脂的脱落。
〔发明15〕发明15的半导体装置的特征在于，在发明14的半导体装置中，还具有：在所述多根金属支柱的所述第二面分别形成的第二镀层；以覆盖所述第二镀层的一部分的方式形成的第二导电构件；所述第二树脂覆盖所述第二镀层的外周部，所述第二导电构件对所述第二树脂的覆盖所述外周部的部分进行覆盖。
如果是这样的结构，能用第二树脂按压形成有第二电镀层的金属支柱，能用第二导电构件压第二树脂，所以能有助于防止金属支柱从第一树脂的脱落。
〔发明16〕发明16的半导体装置的特征在于，在发明11～发明13中的任意一个半导体装置中，还具有：与所述多根金属支柱分别连接的母板；在所述第一树脂和所述母板之间对所述多根金属支柱的从所述第一树脂露出的部位进行覆盖的第三树脂。
这里，本发明的“衬底”例如是一次安装用的衬底，“母板”是二次安装用的衬底。
根据发明16的半导体装置，能提高IC元件和母板的连接可靠性。
〔发明17〕发明17的半导体装置的特征在于，在发明11的半导体装置中，所述多根金属支柱具有第三金属支柱和第四金属支柱；还具有固定在所述第三金属支柱的所述第一面上的无源元件；连接所述第四金属支柱的所述第一面和所述无源元件的端子部的第三导电构件，所述无源元件和所述第三导电构件由所述第一树脂密封。
如果是这样的结构，就能与第一、第二金属支柱同样防止第三、第四金属支柱的脱落。
〔发明18〕发明18的半导体装置的制造方法的特征在于，包括：把具有第一面和向着与所述第一面相反一侧的第二面的金属板至少从所述第一面局部地进行蚀刻，形成在俯视中在纵向和横向排列的多根金属支柱的工序，也即以将所述多根金属支柱全部形成为同一形状，并且使所述多根金属支柱在所述第一面和所述第二面之间彼此由连结部连结的方式进行所述蚀刻的、形成所述多根金属支柱的工序，在所述多根金属支柱中的第一金属支柱的所述第一面固定IC元件的工序；用第一导电构件连接所述多根金属支柱中的第二金属支柱和所述IC元件的焊盘端子的工序；用第一树脂对所述IC元件和所述第一导电构件、以及所述多根金属支柱中的所述第一面一侧的部位进行密封的工序；在基于所述第一树脂的密封的工序之后，从所述第二面蚀刻除去所述连结部的工序。
这里，用倒装(face down)方式进行对衬底的IC元件的固定时，IC元件的焊盘端子(例如由金构成的柱头凸块、或焊锡球)的间隔成为金属支柱的间隔的整数倍地设计IC元件。
根据发明18的制造方法，能制造发明11～13的半导体装置。
另外，本发明的“第一树脂”例如是模树脂，“第二树脂”例如是阻焊膜。“第三树脂”是填料。这里，如果模树脂的膨胀率是α1，阻焊膜的膨胀率是α2，填料的膨胀率是α3，其大小关系是α1＜α3＜α2。膨胀率越小，越难以伸长，膨胀率越大，越容易伸长。即模树脂比阻焊膜或填料难以伸长。此外，如果模树脂的弹性模量(弹性率)是β1，阻焊膜的弹性模量是β2，填料的弹性模量是β3，其大小关系是β1＞β3＞β2。弹性模量越小，就越柔软，弹性模量越大，就越硬。即模树脂比阻焊膜或填料更硬。
附图说明
图1是表示第1实施方式的衬底10的制造方法的图。
图2是表示第1实施方式的衬底10的制造方法的图。
图3是表示第1实施方式的半导体装置100的制造方法的图。
图4是表示第1实施方式的切片工序的图。
图5是表示衬底10的形状的一个例子的图。
图6是表示衬底10的识别标记8的形成位置的一个例子的图。
图7是表示半导体装置100的截面形状的一个例子的图。
图8是表示第2实施方式的半导体装置110的制造方法的图。
图9是表示第3实施方式的半导体装置110的制造方法的图。
图10是表示半导体装置120的截面形状的一个例子的图。
图11是表示第4实施方式的半导体装置130的结构例的图。
图12是表示第5实施方式的半导体装置140的制造方法的图。
图13是表示第5实施方式的半导体装置140的制造方法的图。
图14是表示第6实施方式的衬底20的制造方法的图。
图15是表示第6实施方式的衬底20的制造方法的图。
图16是表示第6实施方式的半导体装置150的制造方法的图。
图17是表示第7实施方式的半导体装置160的结构例的图。
图18是表示第8实施方式的半导体装置170的制造方法的图。
图19是表示柱体5的侧面形状的其他例子的图。
图20是表示以往例的图。
图21是表示以往例的图。
图22是表示以往例的图。
图23是表示以往例的图。
图中：1-铜板；2a、2b-光致抗蚀剂；2a’、2b’-抗蚀图案；3a、3b-镀层；3a’、3b’-(图案化前的)镀层；4a、4b-凹部；5-柱体(ポスト)；6-连结部；7a、7b-光致抗蚀剂；7a’、7b’-抗蚀图案；8-识别标记；10、20-衬底；11、41-IC元件；12-粘结剂；13、33-金线；14-模(モ一ルド)树脂；15-刀片；16-阻焊膜；17-端子部；18-突起部；19-焊锡球；21-母板；22-填料(アンダ一フイル)；23-布线层；31-无源元件；32-焊锡；34-端子部；35-绝缘性树脂；42-电极；100、110、120、130、140、150、160、170、180、190-半导体装置。
具体实施方式
下面，参照附图，说明本发明的实施方式。
(1)第1实施方式
在第1实施方式中，首先说明衬底(基板)的制造方法，接着说明在该衬底安装IC元件，制造半导体装置的方法。另外，在该第1实施方式中，作为衬底的制造方法的一个例子，说明图1和图2所示的2种制造方法。图1是应用半加方法(セミアデイテイブ工法)的制造方法，图2是应用相减(サブトラクテイブ)方法的制造方法。说明这2个制造方法后，在图3中说明IC元件的安装和树脂密封的工序，在图4中说明切片工序。
图1(a)～(f)是表示本发明的第1实施方式的衬底10的制造方法(半加方法)的图。首先，如图1(a)所示，准备铜板1。铜板1的平面图中的纵、横的尺寸比由铜板1制造的半导体装置的封装外形更大即可。此外，铜板1的厚度例如是大约0.10～0.30mm。接着，如图1(b)所示，在铜板1的表面和背面分别涂敷光致抗蚀剂2a、2b。该光致抗蚀剂2a、2b例如可以是正片型，也可以是负片型。
而且，如图1(c)所示，对光致抗蚀剂进行曝光和显影处理，形成抗蚀图案2a’、2b’，所述抗蚀图案2a’、2b’将形成有多根圆筒状电极(以下称作柱体)的区域露出而将此外的区域覆盖的。这里，在铜板1的表面形成抗蚀图案2a’，并且在铜板1的背面形成抗蚀图案2b’。
接着，如图1(d)所示，例如通过电解镀法，在从抗蚀图案2a’、2b’露出的区域(即形成柱体的区域)的铜板1形成镀层3a、3b。这里，在铜板1的表面形成镀层3a，并且在铜板1的背面形成镀层3b。
另外，在图1(d)中分别用2层构造表示镀层3a、3b，但是镀层3a、3b可以是2层以上的层叠构造，也可以是单层构造。例如，镀层3a、3b能采用由Ni(下层)/Pd(中层)/Au(上层)构成的3层构造、由Ni(下层)/Au(上层)构成的2层构造、或者由Ag构成的单层构造。镀层3a、3b采用所述的结构时，厚厚地形成Ni层或Ag层。
接着，如图1(e)所示，从铜板1的表面和背面分别除去抗蚀图案。然后，如图1(f)所示，把镀层3a作为掩模，从表面一侧蚀刻铜板1，形成凹部4a，并且把镀层3b作为掩模，从背面一侧蚀刻铜板1，形成凹部4b。这里，从表面和背面分别半蚀刻铜板1，形成多根柱体5，并且形成在剖视图中横向连结这些柱体5的连结部6。即在多根柱体5之间铜板1未完全蚀刻之前(即贯通前)，停止蚀刻。然后，通过这样的半蚀刻，完成在从铜板1的表面到背面之间的一部分柱体彼此连结的状态的衬底10。
图1(f)所示的铜板1的半蚀刻例如由浸渍式或喷雾式的湿蚀刻进行。此外，在蚀刻液例如使用氯化铁(塩化第2鉄)溶液或碱性的蚀刻溶液(以下称作碱溶液)。
另外，优选为，镀层3a、3b例如由Ni/Pd/Au或Ni/Au构成时，对所述蚀刻液使用碱溶液。Ni难以溶于碱溶液，所以如图1(f)所示，能从柱体5的表面和背面分别向外侧露出地残留镀层3a、3b。此外，镀层3a、3b由Ag构成时，对所述蚀刻液使用氯化铁(塩化第2鉄)。Ag难以溶于氯化铁，所以如图1(f)所示，能从柱体5的表面和背面分别向外侧露出地残留镀层3a、3b。
此外，在铜板1的表面和背面分别形成的凹部4a、4b分别以相同的深度形成，也可以形成不同的深度。例如，用喷雾(スプレ一)式的湿蚀刻形成凹部4a、4b时，把表面一侧的蚀刻时间设定为背面一侧的蚀刻时间的2倍。据此，在表面一侧形成例如深度0.1mm的凹部4a，在背面一侧形成深度0.05mm的凹部4b。
此外，在图1(f)所示的半蚀刻中，有时由于蚀刻液，对铜板1的露出的面氧化，发黑。因此，在半蚀刻之后洗净衬底10，除去发黑的氧化层。通过这样的洗净处理，能从铜板1的露出面除去氧化层，能使铜板1恢复闪亮。此外，在该洗净处理之后，可以在铜板1的露出面涂敷氧化防止材料。据此，在以后的组装工序中，能防止铜板1的氧化。
此外，在图1(e)中，在蚀刻铜板1之前，在铜板1的表面和背面分别新形成镀层保护用的光致抗蚀剂(未图示)。在铜板1的蚀刻工序中，把由该光致抗蚀剂覆盖的镀层3a、3b作为掩模，蚀刻铜板1，所以能保护镀层3a、3b免受蚀刻液影响。
此外，该镀层保护用的光致抗蚀剂在形成凹部4a、4b后，能够原样残留。据此，在以后的组装工序中，能继续保护镀层3a、3b。该镀层保护用的光致抗蚀剂可以在镀层3a、3b双方残留，也可以只在镀层3b残留。只在镀层3b残留时，在以后的组装工序中，能继续保护镀层3b。
此外，这样的镀层保护用的光致抗蚀剂不在铜板1的蚀刻前，可以在铜板1的蚀刻后形成。如果是这样的结构，在以后的组装工序中，也能继续保护镀层3a、3b。
下面，参照图2说明另一方的衬底的制造方法。
图2(a)～(g)是表示本发明第1实施方式的衬底10的制造方法(相减方法)的剖视图。在图2中，对具有与图1相同的结构的部分付与相同的符号，省略详细的说明。
首先，如图2(a)所示，准备铜板1。接着，如图2(b)所示，通过电解镀法，在铜板1的表面和背面分别形成镀层3a’、3b’。与图1同样，在图2(b)中也分别用2层构造表示镀层3a’、3b’，但是镀层3a’、3b’可以是2层以上的层叠构造，也可以是单层构造。镀层3a’、3b’能采用由Ni(下层)/Pd(中层)/Au(上层)构成的层叠构造、或由Ni(下层)/Au(上层)构成的层叠构造、或者由Ag构成的单层构造。镀层3a’、3b’采用所述的结构时，较厚地形成Ni层或Ag层。
接着，如图2(c)所示，在铜板1的表面和背面分别涂敷光致抗蚀剂7a、7b。然后，如图2(d)所示，对光致抗蚀剂7a、7b进行曝光和显影处理，露出形成了柱体的区域，形成覆盖此外的区域的抗蚀图案7a’、7b’。接着，把抗蚀图案7a’、7b’作为掩模，分别蚀刻除去镀层3a’、3b’。据此，如图2(e)所示，在铜板1的表面和背面形成图案化的镀层3a、3b。
这里，镀层3a、3b例如由Ni/Pd/Au、或Ni/Au构成时，对镀层的蚀刻液使用例如王水。此外，镀层3a、3b例如由Ag构成时，对蚀刻液使用硝酸溶液。在如此蚀刻镀层后，如图2(f)所示，把抗蚀图案7a’、7b’、由它覆盖的镀层3a、3b作为掩模，分别从表面一侧和背面一侧蚀刻铜板1。据此，在铜板1的表面一侧形成凹部4a，并且在其背面一侧形成凹部4b。
在图2所示的制造方法中，与图1所示的制造方法同样，从表面和背面分别半蚀刻铜板1，形成多根柱体5，并且形成在剖视图中横向连结这些柱体5的连结部6。即在多根柱体5之间铜板1未完全蚀刻之前(即贯通前)，停止蚀刻。然后，通过这样的半蚀刻，完成在从铜板1的表面到背面之间的一部分柱体5彼此连结的状态的衬底10。图2(f)所示的铜板1的半蚀刻例如由浸渍(デイツプ)式或喷雾式的湿蚀刻进行。此外，在蚀刻液例如使用氯化铁(塩化第2鉄)或碱溶液
另外，镀层3a、3b例如由Ni/Pd/Au或Ni/Au构成时，对蚀刻液使用碱溶液。此外，镀层3a、3b由Ag构成时，对所述蚀刻液使用氯化铁。通过这样的蚀刻液的选择，如图2(f)所示，能从柱体5的表面和背面分别向外侧露出地残留镀层3a、3b。
此外，在表面和背面分别形成的凹部4a、4b分别以相同的深度形成，也可以形成不同的深度。例如，以喷雾方式形成凹部4a、4b时，与图1的制造方法同样，调整湿蚀刻的所需时间，在表面一侧形成深度0.1mm的凹部，并且在背面一侧能形成深度0.05mm的凹部。此外，在这些凹部4a、4b的形成后，与图1的制造方法同样，洗净衬底10，除去发黑的氧化层。据此，能使铜板1恢复闪亮。另外，在该洗净处理之后，在铜板1的露出面涂敷氧化防止材料。据此，能防止以后的铜板1的氧化。
然后，如图2(g)所示，从衬底10除去抗蚀图案。
另外，图2(g)的抗蚀图案除去工序在本实施方式中不是必须的工序。在本实施方式中，也可以在衬底10的两面残留抗蚀图案。此外，在图2(g)中，可以只去除衬底10的表面一侧的抗蚀图案，背面一侧的抗蚀图案原封不动残留。据此，在以后的组装工序中，能把抗蚀图案作为镀层3a、3b或镀层3b的保护膜利用。
此外，在图2所示的制造方法中，不是湿蚀刻那样的化学加工，通过物理的加工，进行图2(c)～(e)的工序。例如，通过喷砂(サンドブラスト)处理或使用切削工具的处理，也能局部除去镀层3a、3b。喷砂处理例如是局部喷射玻璃粒子削去镀层3a、3b的处理，通过调整这时的玻璃粒子的喷射的量和喷射压力等，图2(e)所示的镀层3a、3b的加工是可能的。
图5是表示衬底10的形状的一个例子的图。由图1(a)～(f)所示的方法形成的衬底10的结构和由图2(a)～(g)所示的方法形成的衬底10的结构相同，如果立体地观察其形状，就如图5所示。即衬底10具有在纵向和横向排列的多根柱体5，这些柱体5成为在从表面到背面之间的一部分(例如厚度方向的中间部分)彼此连结的构造。此外，各柱体5的侧面弯曲为从表面或背面到中间部分，该柱体5的直径渐渐扩大(即碗状)。
下面，说明在该衬底10安装裸状态的IC元件，制造半导体装置的方法。
图3(a)～(e)是表示本发明第1实施方式的半导体装置100的制造方法(从形成识别标记～树脂密封工序)的剖视图。如图3(a)所示，首先在衬底10的表面形成识别标记8。这里，衬底10具有的多根柱体5例如分别是同一形状，同一尺寸，并且同一颜色。此外，在俯视中观察时的沿着纵向的相邻的柱体5之间的距离(各柱体5的中心彼此间的距离)完全相等，在俯视中观察时的沿着横向的相邻的柱体5之间的距离(各柱体5的中心彼此间的距离)完全相等。因此，在衬底10安装(固定)IC元件时，有可能无法识别衬底10的IC固定区域，无法以高精度把IC元件在IC固定区域位置对准。另外，这时，沿着纵向相邻的柱体5之间的距离可以与沿着横向相邻的柱体5之间的距离相等。
因此，在本实施方式中，例如通过喷墨方法或激光标记，把所需位置的柱体5表面(上面)着色，形成识别标记8。用喷墨方法形成识别标记8时，对该着色材料能采用耐热性异色墨水或异色镀。
另外，在异色镀的时候，在喷墨方法以外，也能付与掩模，进行镀处理。可是，在使用掩模的该方法中，按照形成识别标记8的所需的位置，多种掩模原版成为必要，所以有可能引起制造成本的上升。因此，在识别标记8的形成工序中，与进行付与掩模的镀处理相比，希望进行基于喷墨方法或激光标记的处理。
图6是表示识别标记8的配置位置的一个例子的图。识别标记8的配置位置可以是固定IC元件的区域(即IC固定区域)的内侧或其外侧的其中一方，或者在内侧和其外侧双方。图6表示把识别标记8配置在IC固定区域的外侧的情形，在IC固定区域(例如俯视中为矩形)的对角线的延长线上，从该区域隔开一定距离，形成识别标记8。识别标记8的配置间隔(间隔)例如是一定的。此外，识别标记8的颜色例如可以着色为在衬底10安装IC元件时能用相机识别的程度。在图6中，作为一个例子，表示形成黑色的识别标记8的情形。
另外，在图6中，例如2个识别标记8与一个IC固定区域对应，但是在IC元件和衬底10的对位(位置合わせ)精度有余裕(即，不那么要求高精度)的制品的情况下，一个IC固定区域与一个识别标记8对应。例如用引线接合进行IC元件和柱体5的连接的制品中，在对位精度有余裕(即在对位不那么要求高精度)的制品多。关于这样的制品，能把与一个IC固定区域对应的识别标记8的数量设定得少。例如可以在IC固定区域的对角线的交点或切片线(ダイシングライン)的对角线的交点形成一个识别标记8。
此外，在用例如倒装(フエイスダウイン)进行IC元件和柱体5的连接的制品中，在对位精度没有余裕(即在对位方面要求高精度)的制品多。关于这样的制品，能把与一个IC固定区域对应的识别标记8的数量设定得多。例如在一个IC固定区域设定3个识别标记8。在本实施方式中，根据半导体装置的种类(机种)或其安装方式、对位的要求精度，在衬底10形成所需数量的识别标记8。
接着，如图3(b)所示，把识别标记8作为记号(目印)，而识别IC固定区域。例如，位于从识别标记8沿一定的方向(在图3(b)中，在剖视图中右方向)离开一个距离的位置的区域识别为IC固定区域。而且，在识别的IC固定区域把IC元件11对位，在对位的状态下，在位于IC固定区域的多根柱体5上安装IC元件11。根据这样的方法，能把IC元件11在IC固定区域以高精度对位，能位置偏移少地在衬底10安装IC元件11。另外，在该芯片固定工序中，用粘结剂12安装IC元件11和柱体5。使用的粘结剂12例如是热硬化膏(ペ一スト)或薄板状的。
接着，如图3(c)所示，例如用金线13连接位于IC固定区域以外的区域(即从IC元件的正下方脱离的区域)的柱体5的上表面和设置在IC元件11的有源面的焊盘端子。这里，把识别标记8作为记号，识别成为外部端子的柱体5，在所识别的柱体5连接金线13的一端。根据这样的方法，能从多根柱体5中识别成为外部端子的柱体5，能以高精度在柱体5安装金线13。另外，识别标记8与柱体5或镀层3a同样具有导电性时，例如在形成识别标记8的柱体5连接金线13，把该柱体5作为外部端子使用。
接着，如图3(d)所示，用模树脂14密封包含IC元件11、金线13和柱体5的衬底10的上方全体。模树脂14例如是热硬化性的环氧树脂等。在该树脂密封工序中，例如在包含IC元件11的衬底10的表面一侧覆盖腔体，把其内侧减压，对减压的腔体内供给模树脂14。通过这样的减压下的树脂供给，能填充性良好地对腔内供给模树脂14，如图3(d)所示，能用模树脂14无间隙地掩埋凹部4a。
然后，从背面一侧蚀刻、去除连结柱体5彼此之间的连结部6。该连结部6的蚀刻与形成凹部4a、4b时同样，例如使用氯化铁或碱溶液进行。据此，如图3(e)所示，能电分离相邻接的柱体5彼此之间，能把与金线13连接的柱体5分别作为电独立的外部端子使用。此外，各柱体5由模树脂14固定其表面一侧的部位，所以去除连结部以后，也保持该位置。
另外，作为镀层3b的保护膜，在背面一侧残留未图示的光致抗蚀剂时，在连结部的蚀刻后除去该光致抗蚀剂。
此外，镀层3b是镀Ag层时，除去镀Ag层，进行其它镀处理。即除去镀Ag层，然后把其它种类的镀层作为镀层3b重新付与。作为其它种类的镀层，例如列举Ni/Pd/Au或Ni/Au、焊锡等。在背面一侧形成光致抗蚀剂时，除去该光致抗蚀剂后，进行这样的镀层3b的重新付与，此外，在背面一侧不形成光致抗蚀剂时，除去连结部后，进行。
接着，把模树脂14切割(ダイシング)而个片化。在该切割工序中，沿着切片线，把模树脂14分割为各树脂封装，并且切断除去不成为制品的树脂的空余(余白)部分。此外，例如以柱体5背面的露出的部分作为记号，进行模树脂14的切断。在该切片工序中，如图4(a)所示，用端子尺寸以上的刀片15切断端子部(即柱体5)，也可以如图4(b)所示，使用半蚀刻宽度尺寸以下的刀片15，切断端子之间(即相邻的一方的柱体5和另一方的柱体5之间)。此外，如图4(a)所示，也可以切断形成有识别标记8的柱体5。据此，半导体装置100完成。
另外，切断形成有识别标记8的柱体5时(即切片线和识别标记8重叠时)，该识别标记8在半导体装置的内部当然不残留。此外，识别标记8位于比切片线更靠内侧时，在切片后，在半导体装置100的内部残留识别标记8，识别标记8位于比切片线更靠外侧时，在切片后，在半导体装置100的内部不残留识别标记8。根据切片线和识别标记8的位置关系，有在半导体装置100的内残留识别标记8的情形和不残留的情形。
根据本发明的第1实施方式，作为用于搭载IC元件11的裸芯片连接盘(ダイパツド)，或者作为IC元件11的外部端子，能利用多根柱体5，能够根据任意设定的IC固定区域的形状和尺寸，把多根柱体5作为裸芯片连接盘或者外部端子分开使用。因此，没必要按照IC元件11的各种类，准备固有的裸芯片连接盘或固有的引线框、固有的衬底10(互连体)。对于多种IC元件11，对焊盘端子的布局(配置位置)不加以制约，作为元件搭载和外部端子使用的衬底的规格能公共化。据此，能有助于半导体装置的制造成本的降低。
此外，不象以往那样金属集中在一个地方。作为裸芯片连接盘或者外部端子工作的柱体5在树脂封装内分散配置，所以能分散水分的凝结位置，能降低水蒸汽压的集中。因此，在伴随着吸湿和加热的可靠性试验中(即把由模树脂14构成的树脂封装安放在湿度高的气氛中的状态下，进行加热处理，检查在树脂封装中是否产生异常的试验)，能抑制树脂封装的破裂，能提高半导体装置100的可靠性。
此外，根据半导体装置的种类(机种)或其安装方式、对位的要求精度，在衬底10形成所需数量的识别标记8。而且，在芯片固定工序中，把识别标记8作为记号，识别IC固定区域。根据这样的方法，能正确识别IC固定区域。因此，能使IC元件11在IC固定区域以高精度对位，在位于IC固定区域的柱体5上能位置偏远少地安装IC元件11。
此外，如图7所示，柱体5的侧面在剖视图中弯曲，相邻的柱体5之间的凹部4a、4b在剖视图中变为碗形。据此，与柱体5的侧面不弯曲(即柱体5的侧面垂直于表面和背面)时相比，能增加模树脂14和柱体5侧面的接触面积，能提高模树脂14和柱体5的接合力。
此外，在各柱体5的表面分别形成的镀层3a从表面向外侧露出，如图7的虚线所示，镀层3a和柱体5的剖视图的形状为“T”字形。据此，镀层3a的露出的部分挂住(引つかかり)模树脂14，能取得基于镀层3a的锚固(アンカ：anchor)效果。
这样，根据本发明的第1实施方式，进行以下的a)、b)2重的脱离防止对策，所以能把柱体5压向模树脂14一侧，能防止柱体5从模树脂14脱落。
a)柱体5的侧面的弯曲形状
b)基于镀层3a和柱体5的T字形的锚固效果
在第1实施方式中，铜板1与本发明的“金属板”对应，铜板1的表面与本发明的“第一面”对应，铜板1的背面与本发明的“第二面”对应。此外，柱体5与本发明的“金属支柱”对应，安装IC元件11的柱体5与本发明的“第一金属支柱”对应，通过镀层3a与金线13连接的柱体5与本发明的“第二金属支柱”对应。此外，金线13与本发明的“第一导电构件”对应，模树脂14与本发明的“第一树脂”对应。另外，镀层3a与本发明的“第一镀层”对应，镀层3b与本发明的“第二镀层”对应。
(2)第2实施方式
图8(a)～(c)是表示本发明第2实施方式的半导体装置110的制造方法的剖视图。这里，说明在图3(e)所示的背面贯通(即连结部6的除去)后，用抗蚀剂掩埋位于衬底10的背面一侧的凹部4b，并且作为背面一侧的镀层3b，在使用Ni/Pd/Au、Ni/Au或在背面一侧的镀层3b追加形成焊锡镀层的情形。另外，在图8(a)～(c)中，对于与第1实施方式中说明的各图具有同一结构的部分付与相同的符号，省略详细的说明。
在图8(a)中，在背面贯通工序之前，与第1实施方式相同。在第2实施方式中，在背面贯通之后，在衬底10的背面一侧涂敷阻焊膜(ソルダ一レジスト：solder resist)16，掩埋凹部4b。接着，曝光、显影处理阻焊膜16，局部除去阻焊膜16，如图8(b)所示，使镀层3b露出，并且在凹部4b内残留阻焊膜16。
这里，阻焊膜16是正片型的时候，使用对形成有凹部4b的区域进行遮光的光掩模(未图示)，把阻焊膜16曝光。此外，阻焊膜16是负片型的时候，使用只对形成有柱体5的区域进行遮光的光掩模(未图示)，把阻焊膜16曝光。据此，在凹部4b内残留阻焊膜16。
接着，如图8(c)所示，在露出的镀层3b的表面形成焊锡镀层等端子部17。然后，把模树脂14切割而个片化。该切片工序如图4(a)所示，用端子尺寸以上的刀片15切断柱体5，也可以如图4(b)所示，使用半蚀刻宽度尺寸以下的刀片15，切断柱体5之间。根据切片线和识别标记8的位置关系，有在半导体装置110的内残留识别标记8的情形和不残留的情形。据此，半导体装置110完成。
这样，根据本发明的第2实施方式，在凹部4b掩埋阻焊膜16，所以与第1实施方式相比，相邻的柱体5彼此的连结力强。此外，在柱体5的厚度方向的中间部分具有圆盘状的突起部18，该突起部18由阻焊膜16固定在模树脂14一侧。该突起部18是从表面和背面一侧分别进行的湿蚀刻的边界部分。该突起部18例如是指在柱体5的剖视图中比其他部分宽度更宽的部分。
根据本发明的第2实施方式，进行以下的a)～c)的3重的脱离防止对策，所以能把柱体压向模树脂14一侧，能防止柱体从模树脂14脱落。
a)柱体5的侧面的弯曲形状
b)基于镀层3a和柱体5的T字形的锚固效果
c)基于阻焊膜16的脱落按压(包含突起部18的固定)
在第2实施方式中，阻焊膜16与本发明的“第二树脂”对应。其他对应关系与第1实施方式相同。
(3)第3实施方式
图9(a)～(c)是表示本发明第3实施方式的半导体装置120的制造方法的剖视图。这里，说明在图3(e)所示的背面贯通(即连结部6的除去)后，用阻焊膜16掩埋位于衬底10的背面一侧的凹部4b，并且在镀层3b搭载焊锡球19的情形。另外，在图9(a)～(c)中，对于与第1实施方式中说明的各图具有同一结构的部分付与相同的符号，省略详细的说明。
在图9(a)中，在背面贯通工序之前，与第1实施方式相同。在该第3实施方式中，在背面贯通之后，在衬底10的背面一侧涂敷阻焊膜16，掩埋凹部4b。这里，比第2实施方式更厚地涂敷阻焊膜16。接着，对阻焊膜16进行曝光、显影处理，并局部除去阻焊膜16，如图9(b)所示，使镀层3b露出，并且在凹部4b内残留阻焊膜16。这里，如图9(b)所示，比第1实施方式更小地形成阻焊膜16的(将镀层3b露出)开口部，使阻焊膜16在柱体5一侧悬垂。
然后，如图9(c)所示，在从阻焊膜16露出的镀层3b搭载焊锡球19。这里，通过阻焊膜16，镀层3b的露出面变窄(即缩小)，所以能隆起地形成焊锡球19(即在剖视图中变为蘑菇形)。通过该焊锡球19，能取得稳定的安装端子面积、高度(共面性：コプラナリテイ)，所以二次安装性变为有利。
然后，对模树脂14进行切割而个片化。即如图4(a)所示，用端子尺寸以上的刀片15切断柱体5，也可以如图4(b)所示，使用半蚀刻宽度尺寸以下的刀片15，切断相邻的柱体5之间。此外，也可以，如图4(a)所示，切断形成有识别标记8的柱体5。根据切片线和识别标记8的位置关系，有在半导体装置120的内残留识别标记8的情形和不残留的情形。据此，半导体装置120完成。
这样，根据本发明的第3实施方式，与第2实施方式同样，在凹部4b掩埋阻焊膜16，所以与第1实施方式相比，相邻的柱体5彼此的连结力强。此外，如图10所示，在各柱体5的厚度方向的中间部分具有由来自表面和背面一侧的湿蚀刻形成的圆盘状的突起部18，该突起部18由阻焊膜16固定在模树脂14一侧。
此外，掩埋在凹部4b中的阻焊膜16突悬(オ一バ一ハンゲ：overhang)在柱体5一侧，通过该悬垂的部分，按压镀层3b的外周部。此外，该阻焊膜16的悬垂在柱体5一侧的部分由焊锡球19按压。如果是这样的结构，就能用阻焊膜16按压形成镀层3b的柱体5，能用焊锡球19按压阻焊膜16。
根据本发明的第3实施方式，进行以下的a)～d)的4重的脱离防止对策，所以能把柱体5压向模树脂14一侧，能防止柱体5从模树脂14脱落。
a)柱体5的侧面的弯曲形状
b)基于镀层3a和柱体5的T字形的锚固效果
c)基于阻焊膜16的按压(包含突起部18的固定和基于悬垂构造的来自下侧的按压双方)
d)基于蘑菇形焊锡球19的按压。
在第3实施方式中，焊锡球19与本发明的“第二导电构件”对应。其他对应关系与第1实施方式、2相同。
(4)第4实施方式
图11是表示本发明第4实施方式的半导体装置130的结构例的剖视图。在图11中，对与第1实施方式～3中说明的各图具有同一结构的部分付与相同的符号，省略详细的说明。
在母板21上安装第1实施方式中切片后的半导体装置100(参照图7)，在模树脂14和母板21之间注入填料(アンダ一フイル)22，形成图11所示的半导体装置130。即，该半导体装置130中，设置在柱体5的背面的镀层3b和设置在母板21的表面的布线层23接合，在模树脂14和母板21之间，柱体5的从模树脂14露出的部分、镀层3b和布线层23由填料22密封。在2次安装后，注入填料22，能提高IC元件11和母板21的连接可靠性。
在第4实施方式中，填料22与本发明的“第三树脂”对应。其他对应关系与第1实施方式相同。
(5)第5实施方式
在所述的第1实施方式中，说明在衬底10安装IC元件11后，蚀刻、除去连结部6的情形。但是，在本发明中，也可以在IC元件11的安装前蚀刻连结部6。在第5实施方式中，说明这样的方法。
图12(a)～13(d)是表示本发明第5实施方式的半导体装置140的制造方法的剖视图。在图12和图13中，对于与第1实施方式～4中说明的各图具有同一结构的部分付与相同的符号，省略详细的说明。
在图12中，衬底10例如用图1或图2中说明的方法制造。在衬底10的背面涂敷阻焊膜16，掩埋凹部4b。这里，与第3实施方式同样，较厚地涂敷阻焊膜16。
然后，从表面一侧对连结相邻的柱体5的连结部6进行蚀刻除去。该连结部6的蚀刻例如使用氯化铁或碱溶液进行。据此，如图12(b)所示，能电分离相邻的柱体5彼此之间。另外，在第5实施方式中，蚀刻连结部时，在凹部4b掩埋阻焊膜16。因此，除去连结部后，相邻的柱体5彼此之间也通过阻焊膜16维持连结状态。
接着，对阻焊膜16曝光、显影处理，局部除去阻焊膜16，如图12(c)所示，使镀层3b露出，并且在凹部4b内残留阻焊膜16。这里，例如与第3实施方式同样，使阻焊膜16悬垂(overhang)在柱体5一侧。
接着，例如通过喷墨方法或激光标记，把衬底10的所需位置的柱体5表面(上面)着色，形成识别标记8。用喷墨方法形成识别标记8时，对该着色材料能采用耐热性异色墨水或异色镀。另外，形成识别标记8的工序在局部除去阻焊膜16之前进行，但是为了防止在除去阻焊膜16的工序、此前的工序即在形成识别标记8之后进行的工序中使形成的识别标记8受损伤或除去，也可以在除去阻焊膜16的工序后或后面描述的芯片固定工序之前形成识别标记8。
接着，如图13(a)所示，在位于IC固定区域的多根柱体5上通过粘结剂12安装IC元件11。在该芯片固定(ダイアタツチ：die attaching)工序中，把识别标记8作为记号，而识别IC固定区域，在识别的IC固定区域把IC元件11对位。然后，在将IC元件11对位在IC固定区域上的状态下，在位于IC固定区域的多根柱体5上安装IC元件11。根据这样的方法，能以高精度把IC元件11在IC固定区域对位，在衬底10能位置偏移少地安装IC元件11。
接着，如图13(b)所示，例如用金线13连接位于IC固定区域以外的区域(即从IC元件11的正下方偏离的区域)的柱体5的表面和设置在IC元件11的有源面的焊盘端子。这里，也可以，把识别标记8作为记号识别成为外部端子的柱体5，在识别的柱体5连接金线13的一端。根据这样的方法，能从多根柱体5中识别成为外部端子的柱体5，并能够以高精度在柱体5安装金线13。
接着，如图13(c)所示，用模树脂14密封IC元件11、金线13和柱体5的衬底10的上方全体。模树脂14例如是热硬化性的环氧树脂等。在该树脂密封工序中，与第1实施方式同样，例如在包含IC元件11的衬底10的表面一侧覆盖腔体，并对其内侧进行减压，向减压后的腔内供给模树脂14。通过这样的减压下的树脂供给，如图13(c)所示，能用模树脂14无间隙地掩埋凹部4a。
接着，如图13(d)所示，在从阻焊膜16露出的镀层的表面搭载焊锡球19。这里，与第3实施方式同样，由于阻焊膜16，镀层3b的露出面变窄(即缩小)，所以能把焊锡球19的剖视图中的形状变为蘑菇(キノコ)形。然后，对模树脂14进行切割而个片化。该切片工序如图4(a)或图4(b)所示，可以切断形成识别标记8的柱体5。根据切片线和识别标记8的位置关系，有在半导体装置140的内残留识别标记8的情形和不残留的情形。据此，半导体装置140完成。
如此，根据本发明的第5实施方式，与第1实施方式同样，把识别标记8作为记号，识别IC固定区域，在识别的IC固定区域把IC元件11对位。因此，能以高精度把IC元件11在IC固定区域对位，能在位于IC固定区域的柱体5上位置偏移较少地安装IC元件11。此外，根据本发明的第5实施方式，进行以下的a)～d)的4重的脱离防止对策，所以能把柱体5压向模树脂14一侧，能防止柱体5从模树脂14脱落。
a)柱体5的侧面的弯曲形状
b)基于镀层3a和柱体5的T字形的锚固效果
c)基于阻焊膜16的脱落按压(包含突起部18的固定和悬垂构造)
d)基于蘑菇形焊锡球19的脱落按压
另外，根据本发明的第5实施方式，除去由铜板构成的连结部6后，通过阻焊膜16维持相邻的柱体5彼此之间的连结状态。因此，在图12(c)所示的状态下，能使衬底10通用(流通)，在不具有进行铜板的蚀刻以及阻焊膜的涂敷、曝光和显影处理的装置的组装工序(设施)中，也能组装半导体装置140。
在第5实施方式，连结部6以及阻焊膜16与本发明的“连结部”对应。其他对应关系与第3实施方式相同。
(6)第6实施方式
在所述的第1实施方式中，说明如图1和图2所示，从表面和背面分别半蚀刻铜板1，制造衬底10的情形。可是，本发明的衬底的制造方法并不局限于此。例如，也可以只对铜板1的表面进行半蚀刻，而制造衬底。在第6实施方式中，说明这点。另外，在该第6实施方式中，作为衬底的制造方法的一个例子，说明图14和图15所示的2个制造方法。图14是应用半加(セミアデイテイブ)方法的制造方法，图15是应用相减方法的制造方法。说明这2个制造方法之后，在图16中说明IC元件的安装和树脂密封的工序。
图14(a)～(f)是表示本发明第6实施方式的衬底20的制造方法(半加方法)的剖视图。在图14中，对与第1实施方式～5中说明的各图具有同一结构的部分付与相同的符号，省略详细的说明。
首先，如图14(a)所示，准备铜板1。接着，如图14(b)所示，在铜板1的表面和背面分别涂敷光致抗蚀剂2a、2b。然后，如图14(c)所示，对光致抗蚀剂2a、2b进行曝光和显影处理，形成把形成柱体5的区域露出，覆盖此外的区域的抗蚀图案2a’、2b’。这里，在铜板1的表面形成抗蚀图案2a’，并且在铜板1的背面形成抗蚀图案2b’。
接着，如图14(d)所示，例如通过电解镀法，在从抗蚀图案2a’、2b’露出的区域(即形成柱体5的区域)的铜板1形成镀层3a、3b。形成镀层3a、3b后，如图14(e)所示，从铜板1的表面和背面分别除去抗蚀图案。然后，如图14(f)所示，把镀层3a作为掩模，从表面一侧半蚀刻铜板1，形成凹部4a。在图14(f)的工序中，只从表面一侧半蚀刻铜板1，而不从背面一侧蚀刻。这样的只单面的蚀刻能通过喷雾式的湿蚀刻进行。例如，作为蚀刻液，选择氯化铁或碱溶液，把它对铜板1的表面一侧喷雾，形成凹部4a。
另外，凹部4a的深度可以是铜板1的厚度的一半，也可以比它深，也可以比它浅。此外，基于与第1实施方式相同的理由，可以在半蚀刻后洗净衬底20，在洗净处理后，在(包含凹部的内面)铜板1的表面背面涂敷氧化防止材料。
此外，在图14(e)中，可以在蚀刻铜板1之前，在铜板1的表面和背面分别新形成镀层保护用的光致抗蚀剂(未图示)。在铜板1的蚀刻工序中，把由该光致抗蚀剂覆盖的镀层3作为掩模，从表面一侧蚀刻铜板1。因此，能保护镀层3a、3b免受蚀刻液影响。
此外，该镀层保护用的光致抗蚀剂在形成凹部4a、4b后也可以残留。据此，在以后的组装工序中，能继续保护镀层3a、3b。该镀层保护用的光致抗蚀剂可以在镀层3a、3b双方形成，也可以只在镀层3b残留。
此外，这样的镀层保护用的光致抗蚀剂，也可以不在铜板1的蚀刻前，而在铜板1的蚀刻后形成。如果是这样的结构，在以后的组装工序中，也能继续保护镀层3a、3b。
下面，参照图15说明另一方的衬底的制造方法。
图15(a)～(g)是表示本发明第6实施方式的衬底20的制造方法(相减方法)的剖视图。在图15中，对具有与第1实施方式～5中说明的各图相同的结构的部分付与相同的符号，省略详细的说明。
首先，如图15(a)所示，准备铜板1。接着，如图15(b)所示，通过电解镀法，在铜板1的表面和背面分别形成镀层3a’、3b’。然后，如图15(c)所示，在铜板1的表面和背面分别涂敷光致抗蚀剂7a、7b。接着，如图15(d)所示，曝光和显影处理光致抗蚀剂7a、7b，在铜板1的表面和背面分别形成露出形成柱体的区域而覆盖此外的区域的抗蚀图案7a’、7b’。然后，如图15(e)所示，把抗蚀图案7a’、7b’作为掩模，分别蚀刻除去镀层3a’、3b’。据此，如图15(e)所示，在铜板1的表面和背面分别形成图案化的镀层3a、3b。
接着，如图15(f)所示，把抗蚀图案7a’、由它覆盖的镀层3a作为掩模，从表面一侧半蚀刻铜板1。据此，在铜板1的表面一侧形成凹部4a。在图15(f)的工序中，只从铜板1的表面一侧进行蚀刻，从背面一侧不进行蚀刻。这样的只从表面一侧的蚀刻，例如能由喷雾(スプレ一)方式的湿蚀刻进行。这里，作为蚀刻液，选择氯化铁或碱溶液，把它对铜板1的表面一侧喷雾，形成凹部4a。
另外，在铜板1的表面形成的凹部的深度可以是铜板1的厚度的一半，也可以比它深，也可以比它浅。此外，基于与第1实施方式相同的理由，可以在半蚀刻后洗净衬底20，在洗净处理后，在(包含凹部的内面)铜板1的表面背面涂敷氧化防止材料。
接着，如图15(g)所示，从衬底20除去抗蚀图案。另外，图15(g)的抗蚀剂除去工序在本实施方式中不是必须的，是一个例子。在本实施方式中，也可以在衬底20的两面残留抗蚀图案。此外，在图15(g)中，也可以只除去衬底10的表面的一侧的抗蚀图案，背面一侧的抗蚀图案原封不动残留。据此，在以后的组装工序中，能把抗蚀图案作为镀层3b的保护膜利用。
此外，在图15所示的制造方法中，不是湿蚀刻那样的化学加工，也可以通过物理的加工，进行图15(c)～(e)的工序。与第1实施方式同样，通过喷砂处理或使用切削工具的处理，局部除去镀层。
图16(a)～(d)是表示本发明第6实施方式的半导体装置150的制造方法(识别标记的加工～树脂密封工序)的剖视图。在图16中，对与第1实施方式～5中说明的各图具有同一结构的部分付与相同的符号，省略详细的说明。
在图16(a)中，首先准备由图14或图15的方法制造的衬底20，在该衬底20的表面形成识别标记8。这里，与第1实施方式同样，例如通过喷墨方法或激光标记，把所需的位置的柱体5上面进行着色，而形成识别标记8。接着，把识别标记8作为记号，识别IC固定区域，把IC元件11在识别的IC固定区域上对位。然后，在IC固定区域的多根柱体5上通过粘结剂12安装IC元件11。
接着，如图16(b)所示，例如用金线13连接位于IC固定区域以外的区域(即从IC元件的正下方偏离的区域)的柱体5的上面和设置在IC元件11的有源面的焊盘端子。这里，把识别标记8作为记号，识别成为外部端子的柱体5，在识别的柱体5连接金线13的一端。根据这样的方法，能从多根柱体5中识别成为外部端子的柱体5，能以高精度在柱体5安装金线13。
接着，如图16(c)所示，用模树脂14密封包含IC元件11、金线13和柱体5的衬底20的上方全体。模树脂14例如是热硬化性的环氧树脂等。在该树脂密封工序中，例如在包含IC元件11的衬底10的表面一侧覆盖腔体，对其内侧进行减压，对减压后的腔内供给模树脂14。通过这样的减压下的树脂供给，能填充性良好地对腔内供给模树脂14，如图16(c)所示，能用模树脂14无间隙地填埋凹部4a。
然后，把镀层3b作为掩模，从背面一侧蚀刻衬底20，去除连结部6，如图16(d)所示，对相邻的柱体5彼此之间进行电分离。该衬底20的蚀刻使用氯化铁或碱溶液进行。据此，能把与金线13连结的柱体5分别作为电气上独立的外部端子使用。
另外，作为镀层3b的保护膜，在背面一侧残留未图示的光致抗蚀剂时，在连结部的蚀刻后除去该光致抗蚀剂。
此外，镀层3b是镀Ag时，也可以除去Ag镀层，进行其它镀处理。即也可以，除去Ag镀层，然后把其它种类的镀层作为镀层3b而重新付与(付け直す)。作为其它种类的镀层，例如列举Ni/Pd/Au或Ni/Au、焊锡等。在背面一侧形成光致抗蚀剂时，除去该光致抗蚀剂后，进行这样的镀层3b的重新付与即可，此外，在背面一侧没有形成光致抗蚀剂时，除去连结部后进行即可。
然后，对模树脂14进行切割而个片化。该切片工序，也可以，如图4(a)或图4(b)所示那样，切断形成识别标记8的柱体5。根据切片线和识别标记8的位置关系，有在半导体装置150的内残留识别标记8的情形和不残留的情形。据此，半导体装置150完成。
如此，根据本发明的第6实施方式，与第1实施方式同样，作为用于搭载IC元件11的裸芯片连接盘，或者作为IC元件11的外部端子，能利用多根柱体5，按照任意设定的IC固定区域的形状和尺寸，能把多根柱体5作为裸芯片连接盘或者外部端子分开使用。因此，与第1实施方式同样，作为元件搭载和外部端子使用的衬底20的规格能公共化，能有助于半导体装置的制造成本的降低。
此外，根据本发明的第6实施方式，与第1实施方式同样，把识别标记8作为记号，识别IC固定区域，把IC元件11在所识别的IC固定区域对位。因此，能把IC元件11以高精度在IC固定区域对位，在IC固定区域，能位置偏移少地安装IC元件11。
根据本发明的第6实施方式，进行以下的a)、b)2重的脱离防止对策，所以能把柱体5压向模树脂14一侧，能防止柱体5从模树脂14脱落。
a)柱体5的侧面的弯曲形状
b)基于镀层3a和柱体5的T字形的锚固效果
第6实施方式的与本发明的对应关系与第1实施方式相同。
(7)第7实施方式
在所述第1实施方式～6中，说明在具有多根柱体5的衬底10或20上搭载IC元件11的情形。可是，在本发明中，搭载在衬底10或20上的元件并不局限于IC元件11，例如可以是电阻元件、电容元件等无源元件。
图17(a)～(c)是表示本发明第7实施方式的半导体装置160、170、180的结构例的剖视图。在图17中，对于与第1实施方式～6具有同一结构的部分付与相同的符号，省略详细的说明。
图17(a)所示的半导体装置160是无源元件31固定在柱体5的表面，并且该无源元件31和IC元件11的电连接(即连线)在母板一侧(未图示)进行的类型的装置。在图17(a)中，该半导体装置160的柱体5的背面一侧的部位从模树脂14露出，并且柱体5的侧面在剖视图中弯曲。此外，在安装无源元件(受動部品)31之前，在柱体5的表面涂覆膏状(クリ一ム)焊锡32，在安装时，在该焊糊32实施回流(リフロ一)处理，而形成焊锡32层。
图17(b)所示的半导体装置170是无源元件31由焊锡32固定在柱体5，并且该无源元件31和IC元件11的电连接由金线33进行的类型的装置。在该半导体装置170，柱体5的背面一侧的部位从模树脂14露出，并且柱体5侧面在剖视图中弯曲。此外，无源元件31的端子部34把其表面由Au或Ag镀，端子部34和柱体5的表面由金线33连接。此外，与IC元件11连接的金线13的一部分和与无源元件31连接的金线33的一部分，与同一柱体5的表面连接，通过金线13、柱体5、金线33，IC元件11和无源元件31电连接。
图17(c)所示的半导体装置180是无源元件31由绝缘性树脂35固定在柱体5，并且该无源元件31和IC元件11的电连接由金线33等进行的类型的装置。在半导体装置180中，与图17(b)所示的半导体装置170的不同点在于，接合无源元件31和柱体5的接合构件不是焊锡而是绝缘性树脂35。其它结构完全相同。
这样，本发明第7实施方式的半导体装置160、170、180中，作为用于搭载IC元件11或无源元件31的裸芯片连接盘，或作为IC元件11或无源元件31的外部端子，能分别利用多根柱体5。而且，按照任意设定的IC固定区域的形状和尺寸、固定无源元件31的区域的形状和尺寸，能把多根柱体5作为裸芯片连接盘或者外部端子分开使用。因此，与第1实施方式同样，能把衬底10的规格共通化，能有助于半导体装置的制造成本的降低。
此外，在本发明第7实施方式中，在芯片固定工序中，把识别标记8作为记号，识别安装无源元件31的区域(以下称作给定区域(所定領域))，把无源元件31在识别的给定区域对位。根据这样的方法，能以高精度把无源元件31在给定区域对位，在位于给定区域的多根柱体5上，能位置偏移少地安装无源元件31。此外，在引线接合工序中，把识别标记8作为记号，识别成为外部端子的柱体5，在识别的柱体5分别连接金线13、33的一端。根据这样的方法，能从多根柱体5中正确识别成为外部端子的柱体5，能分别以高精度在识别的柱体5安装金线13、33。
此外，根据本发明第7实施方式，进行以下的a)、b)2重的脱离防止对策，所以能把柱体5压向模树脂14一侧，能防止柱体5从模树脂14脱落。
a)柱体5的侧面的弯曲形状
b)基于镀层3a和柱体5的T字形的锚固效果
在第7实施方式中，安装无源元件31的柱体5与本发明的“第三金属支柱”对应，与无源元件31电连接的柱体5与本发明的“第四金属支柱”对应。此外，焊锡32或金线33与本发明的“第三导电构件”对应。其它对应关系与第1实施方式相同。
(8)第8实施方式
在所述第1～第7实施方式中，说明使用金线13接合多根柱体5和IC元件11的情形(即引线接合方式)。可是，本发明并不局限于引线接合方式，例如也可以是倒装方式。在第8实施方式中，具体说明这点。
图18(a)～(e)是表示本发明第8实施方式的半导体装置190的制造方法的剖视图。在图18中，对于与第1～第7实施方式中说明的各图具有同一结构的部分付与相同的符号，省略详细的说明。
在图18(a)中，首先准备由图1或图2的方法制造的衬底10，在该衬底10的表面形成识别标记8。这里，与第1实施方式同样，例如通过喷墨方法或激光标记，把所需的位置的柱体5上面着色，形成识别标记8。另外，与引线接合(ワイヤ一ボンデイング)方式相比，在倒装(フエイスダウン)方式中，通过IC元件41和衬底10的对位，要求高精度，所以对一个IC固定区域，形成2个以上的识别标记8。
接着，如图18(b)所示，在IC元件41的有源面向着衬底10的状态下，把识别标记8作为记号，识别IC固定区域，把IC元件41在识别的IC固定区域对位。然后，如图18(c)所示，在IC元件41位于IC固定区域的状态下，把IC元件41向衬底10一侧按压接触，形成在IC元件41的有源面上的多根电极42与和它们分别对应的多根柱体5的上表面分别接合。这里，电极42例如是由金构成的凸块，配置间隔(间隔)设计为柱体5的间隔的整数倍。据此，IC元件41安装在衬底10上，IC元件41的电极42和柱体5电连接。另外，作为电极42，也可以使用由电解镀形成的金构成的凸块(バンプ)或焊锡凸块。
接着，如图16(d)所示，用模树脂14密封包含IC元件41的衬底10的上方全体。模树脂14例如是热硬化性的环氧树脂等。在该树脂密封工序中，例如在包含IC元件41的衬底10的表面一侧覆盖腔体，并使其内侧减压，对减压后的腔体内供给模树脂14。通过这样的减压下的树脂供给，能填充性良好地对腔体内供给模树脂14，能用模树脂14无间隙地掩埋凹部4a。
然后，从背面一侧蚀刻、去除连结柱体5彼此之间的连结部6。据此，如图16(e)所示，能电分离相邻的柱体5彼此之间，能把柱体5分别作为电独立的外部端子使用。然后，对模树脂14进行切割而个片化。该切片工序，可以如图4(a)或图4(b)所示，切割形成识别标记8的柱体5。据此，半导体装置190完成。
这样，根据本发明的第8实施方式，与引线接合方式同样，能够按照任意设定的IC固定区域的形状和尺寸，把多根柱体5作为裸芯片连接盘或者外部端子分开使用，所以与第1实施方式同样，作为元件搭载和外部端子使用的衬底的规格能共通化，能有助于半导体装置的制造成本的降低。
此外，根据本发明的第8实施方式，与第1实施方式同样，把识别标记8作为记号，识别的IC固定区域，把IC元件41在识别的IC固定区域对位。因此，能把IC元件11以高精度对位在IC固定区域，能够在位于IC固定区域的柱体5上，位置偏移较少地安装IC元件41。
此外，根据本发明的第8实施方式，进行以下的a)、b)2重的脱离防止对策，所以能把柱体5压向模树脂14一侧，能防止柱体5从模树脂14脱落。
a)柱体5的侧面的弯曲形状
b)基于镀层3a和柱体5的T字形的锚固效果
在第8实施方式中，电极42与本发明的“第一导电构件”对应。其它对应关系与第1实施方式相同。
另外，在所述的第1～第8实施方式中，列举形成在衬底10上的凹部4a、4b的剖视图中的形状(以下称作截面形状)是碗形的情形，进行说明。可是，凹部4a、4b的截面形状并不局限于此。例如，如图19(a)～(e)所示，凹部4a、4b的截面形状也可以是把椭圆平放的形状。这时，与凹部4a或4b相对的柱体5的侧面成为缩颈(くびれ)形状。
如果是这样的结构，在图19(d)中，用树脂密封IC元件11以及衬底10的表面一侧的部位时，成为缩颈抓住(掴む)模树脂14的形状。因此，在图19(d)以后的工序中，能取得基于缩颈的锚固效果，能更牢固地防止柱体5从模树脂14的脱落。
此外，图19(a)～(e)所示的缩颈形状，例如能由喷雾方式的湿蚀刻形成。在喷雾方式中，把蚀刻溶液的喷雾角度，相对于铜板的表面设定为垂直，能促进向深度方向的蚀刻，设定为倾斜，能促进向横向的蚀刻(即侧蚀刻)。通过提高蚀刻液的喷雾压力，能提高蚀刻速度。因此，例如用喷雾方式进行铜板的蚀刻，并且在蚀刻中适宜改变蚀刻溶液对铜板的表面的喷雾角度、喷雾压力，能使柱体5的侧面在剖视图中为缩颈形状。

Claims (18)

1.一种衬底，是用于固定IC元件的衬底，其特征在于，
包括：
多根金属支柱，其具有第一面和向着与所述第一面相反一侧的第二面，并在俯视中在纵向和横向排列，且全部为同一形状；
连结部，其利用从所述第一面到所述第二面之间的一部分相互连结所述多根金属支柱。
2.根据权利要求1所述的衬底，其特征在于，
所述连结部，由与所述金属支柱相同的材料构成。
3.根据权利要求1或2所述的衬底，其特征在于，
所述多根金属支柱分别形成相同的尺寸。
4.根据权利要求1～3中的任意一项所述的衬底，其特征在于，
所述多根金属支柱的侧面在剖视中为弯曲。
5.根据权利要求4所述的衬底，其特征在于，
所述多根金属支柱在剖视中为缩颈。
6.根据权利要求1～5中的任意一项所述的衬底，其特征在于，
还具有在所述多根金属支柱的所述第一面上分别形成的第一镀层；
所述第一镀层从所述第一面向外侧露出。
7.一种衬底的制造方法，制造用于固定IC元件的衬底，其特征在于，
包括：
把具有第一面和向着与所述第一面相反一侧的第二面的金属板，至少从所述第一面局部蚀刻，形成在俯视中在纵向和横向排列的多根金属支柱的工序，
在形成所述多根金属支柱的工序中，进行所述蚀刻，以使得所述多根金属支柱全部形成同一形状，并且所述多根金属支柱在所述第一面和所述第二面之间彼此连结。
8.根据权利要求7所述的衬底的制造方法，其特征在于，
在形成所述多根金属支柱的工序之前，还具有在所述第一面的第一区域形成第一镀层的工序；
在形成所述多根金属支柱的工序中，作为所述蚀刻，把所述第一镀层作为掩模从所述第一面对所述金属板进行湿蚀刻，从而形成所述多根金属支柱。
9.根据权利要求8所述的衬底的制造方法，其特征在于，
在形成所述多根金属支柱的工序之前，还具有在所述第二面的第二区域形成第二镀层的工序，
在形成所述多根金属支柱的工序中，作为所述蚀刻，把所述第一镀层作为掩模，从所述第一面对所述金属板进行湿蚀刻，并且把所述第二镀层作为掩模从所述第二面对所述金属板进行湿蚀刻，从而形成所述多根金属支柱。
10.根据权利要求8或9所述的衬底的制造方法，其特征在于，
在形成所述多根金属支柱的工序中，用与所述第一镀层相比所述金属板更容易被蚀刻的条件，从所述第一面对该金属板进行湿蚀刻。
11.一种半导体装置，其特征在于，
包括：
多根金属支柱，其是具有第一面和向着与所述第一面相反一侧的第二面、在俯视中在纵向和横向排列、且全部为同一形状的多根金属支柱，其具有第一金属支柱和第二金属支柱，
IC元件，其固定在所述第一金属支柱的所述第一面上；
第一导电构件，其连接所述第二金属支柱的所述第一面和所述IC元件的焊盘端子；
第一树脂，其对所述IC元件和所述第一导电构件、以及所述多根金属支柱的一部分进行密封，
所述多根金属支柱的所述第二面从所述第一树脂露出，所述多根金属支柱的侧面在剖视中弯曲。
12.根据权利要求11所述的半导体装置，其特征在于，
所述多根金属支柱在剖视中缩颈。
13.根据权利要求11或12所述的半导体装置，其特征在于，
还具有在所述多根金属支柱的所述第一面上分别形成的第一镀层，
所述第一镀层从所述第一面向外侧露出。
14.根据权利要求11～13中的任意一项所述的半导体装置，其特征在于，
还具有对所述多根金属支柱的从所述第一树脂露出的部位进行密封的第二树脂，
所述多根金属支柱，分别具有：在剖视中在所述第一面和所述第二面之间具有第一宽度的第一部分，以及具有比第一宽度更宽的第二宽度的第二部分，
所述第二部分在剖视图中由所述第一树脂和所述第二树脂所夹持。
15.根据权利要求14所述的半导体装置，其特征在于，
还具有：
在所述多根金属支柱的所述第二面分别形成的第二镀层；
以覆盖所述第二镀层的一部分的方式形成的第二导电构件；
所述第二树脂覆盖所述第二镀层的外周部，所述第二导电构件对所述第二树脂的覆盖所述外周部的部分进行覆盖。
16.根据权利要求11～13中的任意一项所述的半导体装置，其特征在于：
还具有：
与所述多根金属支柱分别连接的母板；
在所述第一树脂和所述母板之间对所述多根金属支柱的从所述第一树脂露出的部位进行覆盖的第三树脂。
17.根据权利要求11所述的半导体装置，其特征在于，
所述多根金属支柱，具有第三金属支柱和第四金属支柱，
还具有：
固定在所述第三金属支柱的所述第一面上的无源元件；
连接所述第四金属支柱的所述第一面和所述无源元件的端子部的第三导电构件；
所述无源元件和所述第三导电构件由所述第一树脂密封。
18.一种半导体装置的制造方法，其特征在于，
包括：
把具有第一面和向着与所述第一面相反一侧的第二面的金属板至少从所述第一面局部地进行蚀刻，形成在俯视中在纵向和横向排列的多根金属支柱的工序，也即以将所述多根金属支柱全部形成为同一形状，并且使所述多根金属支柱在所述第一面和所述第二面之间彼此由连结部连结的方式进行所述蚀刻的、形成所述多根金属支柱的工序，
在所述多根金属支柱中的第一金属支柱的所述第一面固定IC元件的工序；
用第一导电构件连接所述多根金属支柱中的第二金属支柱和所述IC元件的焊盘端子的工序；
用第一树脂对所述IC元件和所述第一导电构件、以及所述多根金属支柱中的所述第一面一侧的部位进行密封的工序；
在基于所述第一树脂的密封的工序之后，从所述第二面蚀刻除去所述连结部的工序。
CNA2008101301547A 2007-07-31 2008-07-30 衬底及其制造方法、半导体装置及其制造方法 Pending CN101359641A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007199566 2007-07-31
JP2007199566 2007-07-31

Publications (1)

Publication Number Publication Date
CN101359641A true CN101359641A (zh) 2009-02-04

Family

ID=40332039

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101301547A Pending CN101359641A (zh) 2007-07-31 2008-07-30 衬底及其制造方法、半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US7807498B2 (zh)
JP (1) JP2009055015A (zh)
KR (1) KR101014505B1 (zh)
CN (1) CN101359641A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768958A (zh) * 2011-05-05 2012-11-07 星科金朋有限公司 具有与垫件连接的集成电路封装系统及其制造方法
CN103874321A (zh) * 2014-02-27 2014-06-18 京东方科技集团股份有限公司 电路板及其制造方法
CN104112674A (zh) * 2013-04-18 2014-10-22 矽品精密工业股份有限公司 半导体封装件的制法
CN105161425A (zh) * 2015-07-30 2015-12-16 南通富士通微电子股份有限公司 半导体叠层封装方法
CN105161424A (zh) * 2015-07-30 2015-12-16 南通富士通微电子股份有限公司 半导体叠层封装方法
CN105684000A (zh) * 2013-10-22 2016-06-15 凸版印刷株式会社 Ic模块以及ic卡、ic模块基板
CN108074903A (zh) * 2016-11-15 2018-05-25 新光电气工业株式会社 引线框架和电子元件装置
CN110045445A (zh) * 2018-01-15 2019-07-23 茂邦电子有限公司 具高深宽比光导孔阵列的光导板及其制造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064755B1 (ko) * 2008-12-24 2011-09-15 엘지이노텍 주식회사 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법
TW201025467A (en) * 2008-12-25 2010-07-01 United Test Ct Inc Ball implantation method and ball implantation system applying the method
JP5195647B2 (ja) * 2009-06-01 2013-05-08 セイコーエプソン株式会社 リードフレームの製造方法及び半導体装置の製造方法
JP2010283147A (ja) * 2009-06-04 2010-12-16 Seiko Epson Corp 半導体装置の製造方法、基板の製造方法及び基板
US8803300B2 (en) * 2009-10-01 2014-08-12 Stats Chippac Ltd. Integrated circuit packaging system with protective coating and method of manufacture thereof
RU2537091C2 (ru) * 2009-10-29 2014-12-27 Нития Корпорейшн Светоизлучающее устройство и способ изготовления светоизлучающего устройства
US20110108966A1 (en) * 2009-11-11 2011-05-12 Henry Descalzo Bathan Integrated circuit packaging system with concave trenches and method of manufacture thereof
EP2337068A1 (en) * 2009-12-18 2011-06-22 Nxp B.V. Pre-soldered leadless package
US8203201B2 (en) * 2010-03-26 2012-06-19 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacture thereof
US8138595B2 (en) * 2010-03-26 2012-03-20 Stats Chippac Ltd. Integrated circuit packaging system with an intermediate pad and method of manufacture thereof
US8669649B2 (en) * 2010-09-24 2014-03-11 Stats Chippac Ltd. Integrated circuit packaging system with interlock and method of manufacture thereof
TWI419290B (zh) 2010-10-29 2013-12-11 Advanced Semiconductor Eng 四方扁平無引腳封裝及其製作方法
JP5678727B2 (ja) * 2011-03-03 2015-03-04 セイコーエプソン株式会社 振動デバイス、振動デバイスの製造方法、電子機器
US8617933B2 (en) * 2011-05-27 2013-12-31 Stats Chippac Ltd. Integrated circuit packaging system with interlock and method of manufacture thereof
US8502363B2 (en) 2011-07-06 2013-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement element and related methods
US8674487B2 (en) 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US9653656B2 (en) 2012-03-16 2017-05-16 Advanced Semiconductor Engineering, Inc. LED packages and related methods
KR20140050387A (ko) * 2012-10-19 2014-04-29 삼성테크윈 주식회사 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
US9059379B2 (en) 2012-10-29 2015-06-16 Advanced Semiconductor Engineering, Inc. Light-emitting semiconductor packages and related methods
US9202712B2 (en) * 2013-01-24 2015-12-01 Asm Technology Singapore Pte Ltd. Lead frame and a method of manufacturing thereof
JP2015146384A (ja) * 2014-02-03 2015-08-13 イビデン株式会社 プリント配線板
JP6389768B2 (ja) * 2015-01-23 2018-09-12 新日本無線株式会社 リード内蔵型回路パッケージの製造方法
US20160307799A1 (en) * 2015-04-15 2016-10-20 Advanced Semiconductor Engineering, Inc. Semiconductor substrates, semiconductor packages and processes of making the same
JP6641807B2 (ja) * 2015-09-07 2020-02-05 大口マテリアル株式会社 光半導体装置及びその製造方法
JP6508529B2 (ja) * 2015-11-30 2019-05-08 大口マテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
US10141197B2 (en) * 2016-03-30 2018-11-27 Stmicroelectronics S.R.L. Thermosonically bonded connection for flip chip packages
DE102016109349A1 (de) 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse, verfahren zum bilden eines chipgehäuses und verfahren zum bilden eines elektrischen kontakts
JP6770853B2 (ja) * 2016-08-31 2020-10-21 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法
JP7039245B2 (ja) * 2017-10-18 2022-03-22 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02240940A (ja) 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JP3420709B2 (ja) * 1998-11-09 2003-06-30 新光電気工業株式会社 Ｌｏｃタイプのリードフレーム及びその製造方法
US6483195B1 (en) * 1999-03-16 2002-11-19 Sumitomo Bakelite Company Limited Transfer bump street, semiconductor flip chip and method of producing same
JP3780122B2 (ja) * 1999-07-07 2006-05-31 株式会社三井ハイテック 半導体装置の製造方法
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3639495B2 (ja) * 2000-03-28 2005-04-20 三洋電機株式会社 回路装置の製造方法
TW548816B (en) * 2002-01-23 2003-08-21 Via Tech Inc Formation method of conductor pillar
TW544784B (en) * 2002-05-27 2003-08-01 Via Tech Inc High density integrated circuit packages and method for the same
JP3536105B2 (ja) * 2002-06-21 2004-06-07 沖電気工業株式会社 半導体装置およびその製造方法
JP4107952B2 (ja) * 2002-12-04 2008-06-25 三洋電機株式会社 回路装置の製造方法
JP2004281486A (ja) 2003-03-13 2004-10-07 Rohm Co Ltd 半導体パッケージ及び同パッケージを用いた半導体装置
US20050124091A1 (en) * 2003-06-09 2005-06-09 Shinko Electric Industries Co., Ltd. Process for making circuit board or lead frame
JP4441282B2 (ja) * 2004-02-02 2010-03-31 富士フイルム株式会社 蒸着マスク及び有機ｅｌ表示デバイスの製造方法
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
WO2006035321A2 (en) * 2004-05-06 2006-04-06 United Test And Assembly Center, Ltd. Structurally-enhanced integrated circuit package and method of manufacture
JP4353853B2 (ja) * 2004-05-20 2009-10-28 三洋電機株式会社 回路装置の製造方法および板状体
TWI244370B (en) * 2004-07-30 2005-11-21 Ind Tech Res Inst Bonding structure of heat sink fin and heat spreader
JP4032063B2 (ja) * 2005-08-10 2008-01-16 株式会社三井ハイテック 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768958B (zh) * 2011-05-05 2016-12-14 星科金朋有限公司 具有与垫件连接的集成电路封装系统及其制造方法
CN102768958A (zh) * 2011-05-05 2012-11-07 星科金朋有限公司 具有与垫件连接的集成电路封装系统及其制造方法
CN104112674A (zh) * 2013-04-18 2014-10-22 矽品精密工业股份有限公司 半导体封装件的制法
CN104112674B (zh) * 2013-04-18 2017-06-30 矽品精密工业股份有限公司 半导体封装件的制法
CN105684000B (zh) * 2013-10-22 2019-03-15 凸版印刷株式会社 Ic模块以及ic卡、ic模块基板
CN105684000A (zh) * 2013-10-22 2016-06-15 凸版印刷株式会社 Ic模块以及ic卡、ic模块基板
CN103874321A (zh) * 2014-02-27 2014-06-18 京东方科技集团股份有限公司 电路板及其制造方法
CN105161424A (zh) * 2015-07-30 2015-12-16 南通富士通微电子股份有限公司 半导体叠层封装方法
CN105161425A (zh) * 2015-07-30 2015-12-16 南通富士通微电子股份有限公司 半导体叠层封装方法
CN108074903A (zh) * 2016-11-15 2018-05-25 新光电气工业株式会社 引线框架和电子元件装置
CN108074903B (zh) * 2016-11-15 2022-07-01 新光电气工业株式会社 引线框架和电子元件装置
CN110045445A (zh) * 2018-01-15 2019-07-23 茂邦电子有限公司 具高深宽比光导孔阵列的光导板及其制造方法
CN110045445B (zh) * 2018-01-15 2021-06-29 茂邦电子有限公司 具高深宽比光导孔阵列的光导板及其制造方法

Also Published As

Publication number Publication date
KR20090013138A (ko) 2009-02-04
JP2009055015A (ja) 2009-03-12
US7807498B2 (en) 2010-10-05
US20090032943A1 (en) 2009-02-05
KR101014505B1 (ko) 2011-02-14

Similar Documents

Publication Publication Date Title
CN101359641A (zh) 衬底及其制造方法、半导体装置及其制造方法
CN101359650B (zh) 基板及其制造方法、以及半导体装置及其制造方法
CN106711125B (zh) 半导体封装及其制造方法
CN101601133B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US8110505B2 (en) Lead frame manufactured from low-priced material and not requiring strict process control, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
US11658098B2 (en) Leadframe package with side solder ball contact and method of manufacturing
CN103109367B (zh) 可堆叠的模塑微电子封装
KR100275660B1 (ko) 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템
EP0911886B1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
US6274927B1 (en) Plastic package for an optical integrated circuit device and method of making
US7462936B2 (en) Formation of circuitry with modification of feature height
KR101615789B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US20030234454A1 (en) Integrated circuit package and method of manufacturing the integrated circuit package
US6593545B1 (en) Laser defined pads for flip chip on leadframe package fabrication method
US9899349B2 (en) Semiconductor packages and related methods
US20040048413A1 (en) Structure and method of direct chip attach
DE102009044561B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
CN110391201A (zh) 具有间隔件的倒装芯片集成电路封装
US9679835B2 (en) Method of manufacturing resin-encapsulated semiconductor device, and lead frame
CN104319269B (zh) 多级引线框架
EP1069615A2 (en) Semiconductor device
CN109390237A (zh) 侧面可焊接无引线封装
CN103021892B (zh) 无外引脚半导体封装构造及其制造方法与导线架条
CN102044445A (zh) 无外引脚半导体封装构造的导线架制造方法
US6534337B1 (en) Lead frame type plastic ball grid array package with pre-assembled ball type contacts

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090204