CN101359650B - 基板及其制造方法、以及半导体装置及其制造方法 - Google Patents

基板及其制造方法、以及半导体装置及其制造方法 Download PDF

Info

Publication number
CN101359650B
CN101359650B CN2008101301477A CN200810130147A CN101359650B CN 101359650 B CN101359650 B CN 101359650B CN 2008101301477 A CN2008101301477 A CN 2008101301477A CN 200810130147 A CN200810130147 A CN 200810130147A CN 101359650 B CN101359650 B CN 101359650B
Authority
CN
China
Prior art keywords
metal
substrate
binding post
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101301477A
Other languages
English (en)
Other versions
CN101359650A (zh
Inventor
庄司正宣
藤田透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101359650A publication Critical patent/CN101359650A/zh
Application granted granted Critical
Publication of CN101359650B publication Critical patent/CN101359650B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供不会使加在IC元件上的限制增加且能使搭载IC元件的基板的规格共用化的基板及其制造方法、以及半导体装置及其制造方法。所述基板是用于固定IC元件并将其焊盘端子引出到外部的基板，具有俯视下纵向以及横向排列的多个接线柱(5)、和用从表面至背面之间的一部分相互连结多个接线柱(5)的连结部(6)，在一部分接线柱(5)的表面形成有与其他接线柱有区分的识别标记(8)。作为用于搭载IC元件的芯片焊盘，或者作为IC元件的外部端子，可以利用多个接线柱(5)，根据任意设定的IC固定区域的形状以及大小，可以将多个接线柱(5)作为芯片焊盘或外部端子分别使用。

Description

基板及其制造方法、以及半导体装置及其制造方法 
技术领域
本发明涉及基板及其制造方法、以及半导体装置及其制造方法。 
背景技术
半导体封装大致分成将外部端子配置在封装周边的周围型、和将外部端子配置在封装下面的面积型。周围型是如图40(a)～(c)所示，以DIP、SOP、QFP为代表的封装。如图40(d)所示，周围型是在被称之为芯片焊盘(die pad)201的芯片搭载部上搭载IC元件210，用金属线等连接IC元件210上的电极和引线框架的引线203，然后残留引线203的外周部的一部分，将除此之外的全部用树脂密封，由此来制造。引线203中的树脂封装内侧的部分被称为内部端子，树脂封装外侧的部分被称为外部端子。 
另外，面积型如图41(a)以及(b)、和图42(a)以及(b)所示，是以BGA为代表的封装，在基板211上搭载IC元件210，利用金属线或焊料、金属焊盘来电连接基板211和IC元件210，进而将IC元件210等用树脂密封，由此来制造。如图41(a)以及(b)所示，用金属线213连接基板211和IC元件210也被称为金属线型BGA。 
另外，如图42(a)以及(b)所示，基板211和IC元件210被焊盘223连接，这也被称为焊盘型BGA。特别是在焊盘型BGA中，也有如图42(a)以及(b)所示未进行树脂密封的类型的结构。如图41(a)～图42(b)所示，面积型的外部端子不是引线，而是成为在基板211的背面搭载的电极(或者焊料球)225。 
进而，近年来，如图43(a)～(i)所示，利用电镀在金属板231上形成电柱状的端子233以及芯片焊盘235，然后在芯片焊盘235上搭载IC元件210，进行利用金属线213的IC元件210和端子233的连接，然后进行树脂密封，从树脂成型部236剥下金属板231，制作切断成各产品的 封装。 
如果详细说明，在图43(a)以及(b)中，首先，在金属板231上涂布抗蚀剂，对其实施曝光显影处理，形成抗蚀剂图案237。接着，如图43(c)所示，在从抗蚀剂图案237下露出的金属板231的表面，例如利用电镀形成铜，形成电柱状的端子233和芯片焊盘235，随后如图43(d)所示，除去抗蚀剂图案。接着，如图43(e)所示，在利用电镀形成的芯片焊盘235上搭载IC元件210，进行引线键合。然后，如图43(f)所示，对IC元件210以及金属线213等进行树脂密封。接着，如图43(g)所示，从树脂成型部236剥下金属板231。然后，如图43(h)和(i)所示，将树脂成型部236切断成各产品，完成封装。 
另外，专利文献1中公开的技术是，在对平板状的引线框架的支承部的一个面进行半蚀刻之后，在引线框架的芯片焊盘上搭载IC元件，接着进行引线键合和树脂密封，然后，对一个面被半蚀刻的支承部的另一个面进行磨削而除去支承部，由此完成周围型封装。专利文献2中公开的技术是，通过将布线配置成俯视下自基板的中心向外侧呈放射状，以提高面积型封装的通用性。 
专利文献1：特开平2-240940号公报 
专利文献2：特开2004-281486号公报 
在以往的技术中，就周围型封装、面积型封装、图43(a)～(i)所示的封装、专利文献1中记载的封装的任一种而言，作为IC元件搭载面，需要芯片焊盘或内插件等基板，对应于IC元件的大小、来自IC元件的外部输出数(即引线数或球数)，需要固有的引线框架或固有的基板、或(电柱形成用的)固有的光致掩模。特别是在少量多品种的产品中，与产品的生产相一致，需要拥有大量的引线框架或基板、或光致掩模，而妨碍制造成本的降低。 
另外，在专利文献2中，通过将布线配置成从基板的中心向外侧的放射状，完成与芯片尺寸的大小相对应的面积型封装。但是，在该技术中，需要按照与自基板中心放射状延伸的布线在俯视下必然重叠的方式配置IC元件的焊盘端子，所以关于焊盘端子的布局，其设计的自由度降低。即，尽管封装的通用性提高，但另一方面，加在IC元件上的限制也增加。 
发明内容
该发明正是鉴于上述的情况而完成的发明，其目的在于，提供不会使加在IC元件上的限制增加且能使搭载IC元件的基板的规格共用化的基板及其制造方法、以及半导体装置及其制造方法。 
[发明1～3]为了实现上述目的，发明1的基板是用于固定IC元件的基板，具备：具有第一面以及朝向与所述第一面相反一侧的第二面、且在俯视下沿纵向以及横向排列的多根由第一金属构成的金属支柱；和通过从所述第一面至所述第二面之间的一部分将所述多根金属支柱相互连结的由所述第一金属构成的连结部；在所述多根金属支柱中任意金属支柱的所述第一面上，形成有识别标记。 
在这里，本发明的“第一面”例如是与IC元件的焊盘端子连接的一侧的面，“第二面”例如是与母插件连接的一侧的面。另外，本发明的“一部分”可以是第一面与第二面之间的中间部分，还可以是自中间部分至第二面之间且包括该第二面的部分。在本发明的“一部分”包括第二面的情况下，连结部形成在中间部分和第二面之间，例如其下方的面形成为与第二面在一个面上。 
发明2的基板是用于固定IC元件的基板，具备：具有第一面以及朝向与所述第一面相反一侧的第二面、且在俯视下沿纵向以及横向排列的多根由第一金属构成的金属支柱；和对所述多根金属支柱的所述第二面进行支承的支承基板；在所述第一面和所述第二面上具有由第二金属构成的镀敷层，所述支承基板和所述多根金属支柱借助配置在所述镀敷层与所述支承基板之间的粘接剂进行接合，在所述多根金属支柱中任意金属支柱的所述第一面上，形成有识别标记。在这里，本发明的“支承基板”例如是玻璃基板。 
发明3的基板例如是在发明1或发明2的基板中，其特征在于，上述多根金属支柱的每一个形成为相同的形状且具有相同的尺寸。 
通过发明1～3的基板，作为用于搭载IC元件的芯片焊盘，或者作为IC元件的外部端子，可以利用多根金属支柱，根据被任意设定的IC固定区域的形状以及大小，可以分别使用多根金属支柱作为芯片焊盘或外部端子。因此，对于IC元件的每种，没有必要准备固有的芯片焊盘或固有的引线框架、固有的基板(内插件等)，装配半导体装置。对于多种IC元件， 不对其焊盘端子的布局(配置位置)施加限制，可以使作为元件搭载以及外部端子使用的基板的规格共用化。由此，可以有助于降低基板的制造成本。 
另外，通过发明1～3，在一部分金属支柱的第一面上形成有与其他上述金属支柱有区分的识别标记。因此，即便在多根金属支柱例如为相同形状、相同尺寸、且相同颜色的情况下，也可以以上述识别标记为记号准确识别特定的金属支柱。 
[发明4]发明4的基板的制造方法，是用于固定IC元件的基板的制造方法，包括：对具有第一面以及朝向与所述第一面相反一侧的第二面的金属板至少从所述第一面进行部分蚀刻，以形成在俯视下沿纵向以及横向排列的多根由第一金属构成的金属支柱的工序；和在所述多根金属支柱中任意金属支柱的第一面上形成识别标记的工序；在形成所述多根金属支柱的工序中，按照所述多根金属支柱在所述第一面和所述第二面之间相互通过所述第一金属连结的方式，进行所述蚀刻。在这里，本发明的“金属板”例如是铜板。通过发明4的制造方法，可以制造发明1的基板。 
[发明5]发明5的基板的制造方法，是用于固定IC元件的基板的制造方法，包括：(a)在由第一金属构成且具有第一面以及朝向与所述第一面相反一侧的第二面的金属板的两面上形成由第二金属构成的镀敷层的工序；(b)在所述(a)工序之后将所述金属板的所述第二面贴附在支承基板上的工序；(c)在所述(b)工序之后，从所述第一面对所述金属板进行蚀刻，以形成在俯视下沿纵向以及横向排列的多根金属支柱的工序；和(d)在所述多根金属支柱中任意金属支柱的第一面上形成识别标记的工序。通过发明5的制造方法，可以制造发明2的基板。 
[发明6]发明6的基板的制造方法，是在发明4或发明5的制造方法中，其特征在于，在所述形成识别标记的工序中，利用喷墨法或激光打标，使所述多根金属支柱中任意金属支柱的所述第一面着色，以形成所述识别标记。在这里，关于使第一面着色的“着色材料”，例如使用耐热性异色墨液、或异色镀敷等。 
通过发明6的制造方法，没有必要根据识别标记的形成位置准备多种掩模原版，所以可以有助于降低制造成本。 
[发明7]发明7的半导体装置，具有：多根金属支柱，具有第一面以及朝向与所述第一面相反一侧的第二面，并在俯视下沿纵向以及横向排 列，其中包括第一金属支柱以及第二金属支柱；第一IC元件，其具有形成有焊盘端子的表面及朝向与表面相反一侧的背面，所述背面被固定在所述第一金属支柱的所述第一面上；第一导电部件，其对所述第二金属支柱的所述第一面和所述第一IC元件的所述焊盘端子进行连接；和树脂，其对所述多根金属支柱的一部分、所述IC元件以及所述第一导电部件进行密封；所述多根金属支柱的所述第二面从所述树脂露出，在所述多根金属支柱中任意金属支柱的所述第一面上，形成有识别标记。 
在这里，本发明的“树脂”例如是模压树脂。当设模压树脂的膨胀率为α1、阻焊剂的膨胀率为α2、底层填料的膨胀率为α3时，其大小关系例如为α1＜α3＜α2。膨胀率越小越难以伸展，膨胀率越大越容易伸展。即，模压树脂比阻焊剂或底层填料更难伸展。另外，当设模压树脂的弹性模量为β1、阻焊剂的弹性模量为β2、底层填料的弹性模量为β3时，其大小关系例如为β1＞β3＞β2。弹性模量越小越柔软，弹性模量越大越硬。即，模压树脂比阻焊剂或底层填料更硬。 
通过发明7的半导体装置，作为用于搭载IC元件的芯片焊盘，或者作为IC元件的外部端子，可以利用多根金属支柱，根据被任意设定的IC固定区域的形状以及大小，可以分别使用多根金属支柱作为芯片焊盘或外部端子。因此，对于IC元件的每种，没有必要准备固有的芯片焊盘或固有的引线框架、固有的基板(内插件等)，装配半导体装置。对于多种IC元件，不对其焊盘端子的布局(配置位置)施加限制，可以使作为元件搭载以及外部端子使用的基板的规格共用化。由此，可以有助于降低半导体装置的制造成本。 
另外，通过发明7的半导体装置，不是像以往的芯片焊盘那样金属集中在一处。作为芯片焊盘或外部端子发挥功能的金属支柱在树脂封装内分散配置，所以可以分散水分的凝集位置，减轻水蒸气压的集中。因此，在与吸湿以及加热相伴随的可靠性试验中，可以抑制树脂封装的破裂，提高半导体装置的可靠性。 
进而，通过发明7的半导体装置，即便在多根金属支柱例如具有相同形状和相同尺寸且为相同颜色的情况下，也能够以上述识别标记为记号准确识别安装有IC元件的金属支柱(即第一金属支柱)。因此，可以高精度地在第一金属支柱上对位IC元件，可以将IC元件安装于第一金属支柱且少有位置不正。 
[发明8]发明8的半导体装置，是在发明7的半导体装置中，其特征在于，所述多根金属支柱中包括第三金属支柱以及第四金属支柱，所述半导体装置还包括：固定在所述第三金属支柱的所述第一面上的无源部件；和连接所述第四金属支柱的所述第一面和所述无源部件的端子部的第二导电部件；所述无源部件和所述第二导电部件被所述树脂密封。 
只要是这样的结构，即便在多根金属支柱例如为相同形状、相同尺寸、且相同颜色的情况下，也可以以上述识别标记为记号准确识别安装有无源部件的金属支柱(即第三金属支柱)。因此，可以在第三金属支柱上高精度对位无源部件，可以在第三金属支柱上安装无源部件且不存在位置不正。 
[发明9、10]发明9的半导体装置的制造方法，包括：准备基板和IC元件的工序，该基板具备：多根由第一金属构成的金属支柱，具有第一面以及朝向与所述第一面相反一侧的第二面且在俯视下沿纵向以及横向排列，其中包括第一金属支柱以及第二金属支柱；和通过从所述第一面至所述第二面之间的一部分相互连结所述多根金属支柱的由所述第一金属构成的连结部；在所述多根金属支柱中任意金属支柱的所述第一面上形成有识别标记；所述IC元件具有形成有焊盘端子的表面以及朝向与表面相反一侧的背面；利用所述识别标记对所述第一金属支柱进行识别的工序；在识别出的所述第一金属支柱的所述第一面上固定所述IC元件的背面的工序；在固定所述IC元件的工序之后，用第一导电部件对所述IC元件的焊盘端子和所述第二金属支柱的所述第一面进行连接的工序；用树脂对所述IC元件以及所述第一导电部件、和所述多根金属支柱中所述第一面侧的部位进行密封的工序；和在所述利用树脂进行密封的工序之后，从所述第二面对所述连结部进行蚀刻以将其除去的工序。 
发明10的半导体装置的制造方法，包括：准备基板的工序，该基板具备：多根金属支柱，具有第一面以及朝向与所述第一面相反一侧的第二面且在俯视下沿纵向以及横向排列，其中包括第一金属支柱以及第二金属支柱；对所述多根金属支柱的所述第二面进行支承的支承基板；所述支承基板和所述多根金属支柱借助粘接剂进行接合，在所述多根金属支柱中任意金属支柱的所述第一面上形成有识别标记；利用所述识别标记对所述第一金属支柱进行识别的工序；在识别出的所述第一金属支柱的所述第一面上固定所述IC元件的工序；在固定所述IC元件的工序之后，用第一导电部件对所述IC元件的焊盘端子和所述第二金属支柱的所述第一面进行连接的工序；向所述支承基板上供给树脂，并用所述树脂对所述IC元件以及所述多根金属支柱的一部分、和所述第一导电部件进行密封的工序；和从所述树脂以及由该树脂密封的所述多根金属支柱的所述第二面，剥离所述支承基板的工序。 
通过发明9、10的制造方法，可以不使施加给IC元件的限制增加，且使搭载IC元件的基板的规格共用化，所以可以降低半导体装置的制造成本。另外，即便在多根金属支柱例如为相同形状、相同尺寸、且相同颜色的情况下，也可以以上述识别标记为记号准确识别安装有IC元件的金属支柱(即第一金属支柱)。因此，可以在第一金属支柱上高精度对位IC元件，可以在第一金属支柱上安装IC元件且不存在位置不正。 
[发明11]发明11的半导体装置的制造方法，是在发明9或发明10的半导体装置的制造方法中，其特征在于，还具有以所述识别标记为记号对所述第二金属支柱进行识别的工序，在用所述第一导电部件连接所述IC元件和所述第二金属支柱的工序中，利用线状的所述第一导电部件，对以所述识别标记为记号而被识别出的所述第二金属支柱的所述第一面和所述IC元件的所述焊盘端子进行连接。在这里，本发明的“线状的第一导电部件”例如为金属线。 
只要是这样的结构，即便在多根金属支柱例如为相同形状、相同尺寸、且相同颜色的情况下，也可以以上述识别标记为记号准确识别安装有线状的第一导电部件的金属支柱(即第二金属支柱)。因此，可以在第二金属支柱上高精度地安装线状的第一导电部件。 
附图说明
图1是表示第一实施方式的基板10的制造方法的图。 
图2是表示第一实施方式的基板10的制造方法的图。 
图3是表示第一实施方式的半导体装置100的制造方法的图。 
图4是表示第一实施方式的划片工序的图。 
图5是表示基板10的形状的一例的图。 
图6是表示基板10中识别标记8的形成位置的一例的图。 
图7是表示半导体装置100的截面形状的一例的图。 
图8是表示第二实施方式的半导体装置110的制造方法的图。 
图9是表示第三实施方式的半导体装置120的制造方法的图。 
图10是表示半导体装置120的截面形状的一例的图。 
图11是表示第四实施方式的半导体装置130的结构例的图。 
图12是表示第五实施方式的半导体装置140的制造方法的图。 
图13是表示第五实施方式的半导体装置140的制造方法的图。 
图14是表示第六实施方式的基板20的制造方法的图。 
图15是表示第六实施方式的基板20的制造方法的图。 
图16是表示第六实施方式的半导体装置150的制造方法的图。 
图17是表示第七实施方式的半导体装置160等的结构例的图。 
图18是表示第八实施方式的半导体装置190的制造方法的图。 
图19是表示接线柱5的侧面形状的其他例子的图。 
图20是表示第九实施方式的基板50的制造方法的图。 
图21是表示第九实施方式的基板50的制造方法的图。 
图22是表示第九实施方式的基板50的制造方法的图。 
图23是表示第九实施方式的基板50的制造方法的图。 
图24是表示第九实施方式的基板50的制造方法的图。 
图25是表示第九实施方式的基板50的制造方法的图。 
图26是表示基板50的结构例的图。 
图27是表示接线柱40的截面形状的一例的图。 
图28是表示第九实施方式的半导体装置200的制造方法的图。 
图29是表示第九实施方式的半导体装置200的制造方法的图。 
图30是表示第九实施方式的半导体装置200的制造方法的图。 
图31是表示第九实施方式的半导体装置200的制造方法的图。 
图32是表示第九实施方式的半导体装置200的制造方法的图。 
图33是表示第九实施方式的半导体装置200的结构例的图。 
图34是表示第九实施方式的半导体装置200的结构例的图。 
图35是表示接线柱4的格栅状的配置例的图。 
图36是表示半导体装置200的结构例的图。 
图37是表示接线柱40的锯齿状的配置例的图。 
图38是表示半导体装置200的其他制造方法的图。 
图39是表示第十实施方式的半导体装置300的结构例的图。 
图40是表示现有例的图。 
图41是表示现有例的图。 
图42是表示现有例的图。 
图43是表示现有例的图。 
图中：1-铜板，2a、2b-光致抗蚀剂，2a’、2b’-抗蚀剂图案，3a、3b-镀敷层，3a’、3b’-(形成图案前的)镀敷层，4a、4b-凹部，5、140、140a、140b-接线柱，6-连结部，7a、7b-光致抗蚀剂，7a’、7b’-抗蚀剂图案，8-识别标记，10、20、150-基板，11、41、151-IC元件，12-粘接剂，13、33、153、153a、153b-金属线，14、161-模压树脂，15-刀片(blade)，16-阻焊剂，17-端子部，18-突起部，19-焊料球，21-母插件，22-底层填料、布线层，31-无源部件，32-焊料，34-端子部，35-绝缘性树脂，42-电极，100、110、120、130、140、150、160、170、180、190、200、300-半导体装置，121-支承基板。 
具体实施方式
以下，参照附图对本发明的实施方式进行说明。 
(1)第一实施方式 
在该第一实施方式中，首先对基板的制造方法进行说明，接着对在该基板上安装IC元件制造半导体装置的方法进行说明。其中，在该第一实施方式中，作为基板的制造方法的一个例子，对图1以及图2所示的两种制造方法进行说明。图1是应用了半添加法(semiadditive method)的制造方法，图2是应用了减成法(subtractive method)的制造方法。在对该两种制造方法进行了说明之后，在图3中，对IC元件的安装以及树脂密封的工序进行说明，在图4中，对划片工序进行说明。 
图1(a)～(f)是表示本发明的第一实施方式的基板10的制造方法(半添加法)的剖视图。首先，如图1(a)所示准备铜板1。铜板1的俯 视下的纵向、横向尺寸比由铜板1作成的半导体装置的封装外形大即可。另外，铜板1的厚度例如为0.10～0.30mm左右。接着，如图1(b)所示，在铜板1的表面以及背面分别涂布光致抗蚀剂2a以及2b。该光致抗蚀剂2a以及2b例如可以是正型，也可以是负型。 
然后，如图1(c)所示，对光致抗蚀剂进行曝光和显影处理，露出形成有多个圆筒状电极(以下称为接线柱)的区域，形成对此外的区域进行覆盖的抗蚀剂图案2a’以及2b’。在这里，在铜板1的表面形成抗蚀剂图案2a’，并且在铜板1的背面形成抗蚀剂图案2b’。 
接着，如图1(d)所示，例如利用电镀法，在从抗蚀剂图案2a’以及2b’露出的区域(即形成接线柱的区域)的铜板1上形成镀敷层3a以及3b。在这里，在铜板1的表面形成镀敷层3a，并且在铜板1的背面形成镀敷层3b。 
其中，在图1(d)中，分别以二层结构表示镀敷层3a以及3b，但镀敷层3a以及3b可以是二层以上的层叠结构，也可以是单层结构。例如，镀敷层3a以及3b可以采用由Ni(下层)/Pd(中层)/Au(上层)构成的三层结构、Ni(下层)/Au(上层)构成的二层结构、或由Ag构成的单层结构。在镀敷层3a以及3b采用如上所述的结构的情况下，优选较厚地形成Ni层或Ag层。 
接着，如图1(e)所示，从铜板1的表面以及背面分别除去抗蚀剂图案。此外，如图1(f)所示，以镀敷层3a为掩模从表面侧对铜板1进行蚀刻，形成凹部4a，并且以镀敷层3b为掩模从背面侧对铜板1进行蚀刻，形成凹部4b。在这里，分别从表面以及背面对铜板1进行半蚀刻，形成多个接线柱5，并且形成剖视下横向连结这些接线柱5的连结部6。即，在多个接线柱5之间铜板1被完全蚀刻而消失之前(即，贯通前)停止蚀刻。此外，通过这样的半蚀刻，完成处于由自铜板1的表面至背面之间的一部分相互连结接线柱的状态的基板10。 
如图1(f)所示的铜板1的半蚀刻，例如是通过浸渍式或喷射式的湿式蚀刻来进行的。另外，蚀刻液使用例如氯化铁溶液、或者碱性的蚀刻溶液(以下称为碱性溶液)。 
其中，当镀敷层3a以及3b例如是由Ni/Pd/Au、或者Ni/Au构成时， 上述蚀刻液优选使用碱性溶液。Ni难以溶于碱性溶液，所以如图1(f)所示，可以按照使镀敷层3a以及3b分别从接线柱5的表面以及背面向外侧鼓出的方式使其有残留。另外，同样地，当镀敷层3a以及3b例如是由Ag构成时，上述蚀刻液优选使用氯化铁溶液。由于Ag难以溶于氯化铁溶液，所以如图1(f)所示，可以按照使镀敷层3a以及3b分别从接线柱5的表面以及背面向外侧鼓出的方式使其有残留。 
另外，分别形成在铜板1的表面以及背面的凹部4a以及4b，可以分别形成相同深度，还可以形成不同深度。例如，在利用喷射式的湿式蚀刻形成凹部4a以及4b的情况下，将表面侧的蚀刻时间设定成背面侧的蚀刻时间的2倍。由此，在表面侧形成例如深0.1mm的凹部4a，并且在背面侧形成深0.05mm的凹部4b。 
另外，在如图1(f)所示的半蚀刻中，通过蚀刻液，铜板1的露出的表面会发生氧化而发黑。因此，在可以在半蚀刻之后清洗基板10而除去发黑的氧化层。通过这样的清洗处理，可以从铜板1的露出面除去氧化层，可以使铜板1恢复亮度。另外，在该清洗处理之后，可以在铜板1的露出面上涂布防氧化材料。由此，可以在以后的装配工序中放置铜板1的氧化。 
另外，在图1(e)中，可以在对铜板1进行蚀刻之前，在铜板1的表面以及背面分别新形成镀敷保护用的光致抗蚀剂(未图示)。在铜板1的蚀刻工序中，以被该光致抗蚀剂覆盖的镀敷层3a以及3b为掩模对铜板1进行蚀刻，所以可以保护镀敷层3a以及3b免受蚀刻液的损害。 
另外，该镀敷保护用的光致抗蚀剂，可以在形成凹部4a以及4b之后直接残留。由此，可以在以后的装配工序中继续保护镀敷层3a以及3b。该镀敷保护用的光致抗蚀剂可以残留在镀敷层3a以及3b双方，还可以仅残留在镀敷层3b。当仅在镀敷层3b残留有光致抗蚀剂时，即便是在以后的装配工序中，也可以继续保护镀敷层3b。另外，这样的镀敷保护用的光致抗蚀剂，可以不是在铜板1的蚀刻之前形成，而是在铜板1的蚀刻之后形成。即便是这样的结构，即便在以后的装配工序中，也可以继续保护镀敷层3a以及3b。 
接着，关于另一个基板的制造方法，边参照图2边进行说明。 
图2(a)～(g)是表示本发明的第一实施方式的基板10的制造方 法(减成法)的剖视图。在图2中，对于结构与图1相同的部分，附加相同的符号，并省略其详细说明。 
首先，如图2(a)所示准备铜板1。接着，如图2(b)所示，例如利用电镀法在铜板1的表面以及背面分别形成镀敷层3a’以及3b’。与图1一样，在图2(b)中，分别以二层结构表示镀敷层3a’以及3b’，但镀敷层3a’以及3b’可以是二层以上的层叠结构，也可以是单层结构。镀敷层3a以及3b可以采用例如由Ni(下层)/Pd(中层)/Au(上层)构成的层叠结构、Ni(下层)/Au(上层)构成的层叠结构、或由Ag构成的单层结构。在镀敷层3a’以及3b’采用如上所述的结构的情况下，优选较厚地形成Ni层或Ag层。 
接着，如图2(c)所示，在铜板1的表面以及背面分别涂布光致抗蚀剂7a以及7b。此外，如图2(d)所示，对光致抗蚀剂7a以及7b进行曝光和显影处理，形成覆盖形成有接线柱的区域并露出其以外的区域的抗蚀剂图案7a’以及7b’。由此，如图2(e)所示，已形成图案的镀敷层3a以及3b分别形成在铜板1的表面以及背面。 
在这里，当镀敷层3a以及3b例如是由Ni/Pd/Au、或者Ni/Au构成时，镀敷层的蚀刻液例如使用王水。另外，当镀敷层3a以及3b例如是由Ag构成时，蚀刻液例如使用硝酸溶液。在如此对镀敷层进行蚀刻之后，如图2(f)所示，以抗蚀剂图案7a’以及7b’、和被其覆盖的镀敷层3a以及3b为掩模，从表面侧以及背面侧对铜板1分别进行蚀刻。由此，在铜板1的表面侧形成凹部4a，并且在其背面侧形成凹部4b。 
即便在该图2所示的制造方法中，与图1所示的制造方法一样，分别从表面以及背面对铜板1进行半蚀刻，形成多个接线柱5，并且形成剖视下横向连结这些接线柱5的连结部6。即，在于多个接线柱5之间铜板1被完全蚀刻而消失之前(即，贯通前)停止蚀刻。此外，通过这样的半蚀刻，完成处于由自铜板1的表面至背面之间的一部分相互连结接线柱5的状态的基板10。如图2(f)所示的铜板1的半蚀刻例如是通过浸渍式或喷射式的湿式蚀刻来进行的。蚀刻液使用例如氯化铁溶液、或者碱性溶液。 
其中，当镀敷层3a以及3b例如是由Ni/Pd/Au、或者Ni/Au构成时，蚀刻液优选使用碱性溶液。另外，当镀敷层3a以及3b例如是由Ag构成 时，上述蚀刻液优选使用氯化铁溶液。通过这样的蚀刻液的选择，如图2(f)所示，可以按照使镀敷层3a以及3b分别从接线柱5的表面以及背面向外侧鼓出的方式使其有残留。 
另外，分别形成在表面以及背面的凹部4a以及4b，可以分别形成相同深度，还可以形成不同深度。例如，在利用喷射式形成凹部4a以及4b的情况下，与图1的制造方法一样，通过调整湿式蚀刻的所需时间，可以在表面侧形成例如深0.1mm的凹部，并且在背面侧形成深0.05mm的凹部。另外，在形成这些凹部4a以及4b之后，与图1的制造方法一样，可以清洗基板10而除去发黑的氧化层。由此，可以使铜板1恢复亮度。进而，可以在该清洗处理之后，在铜板1的露出面上涂布防氧化材料。由此，可以防止以后的铜板1的氧化。 
然后，如图2(g)所示，从基板10除去抗蚀剂图案。 
其中，图2(g)的抗蚀剂除去工序，在本实施方式并不是必须的工序。在本实施方式中，可以在基板10的两面残留抗蚀剂图案。另外，在图2(g)中，可以仅除去基板10的表面侧的抗蚀剂图案，直接残留背面侧的抗蚀剂图案。由此，可以在以后的装配工序中将抗蚀剂图案用作镀敷层3a以及3b、或者镀敷层3b的保护膜。 
另外，在该图2所示的制造方法中，可以不通过湿式蚀刻之类的化学加工进行图2(c)～(e)的工序，而是通过物理加工来进行。例如，通过喷砂处理或使用了切削工具的处理，也可以部分除去镀敷层3a以及3b。喷砂处理是例如部分地喷出玻璃粒子对镀敷层3a以及3b进行切削的处理，但通过调整此时的玻璃粒子的喷出量和喷出压力等，可以进行如图2(e)所示的镀敷层3a以及3b的加工。图5是表示基板10的形状的一例的图。利用图1(a)～(f)所示的方法形成的基板10的结构与利用图2(a)～(g)所示的方法形成的基板10的结构相同，如果立体观察其形状，则例如如图5所示。即，基板10具有纵向和横向排列的多个接线柱5，这些接线柱5成为由自表面至背面之间的一部分(例如厚度方向的中间部分)相互连结的结构。另外，各接线柱5的侧面弯曲成该接线柱5的直径从表面或背面向中间部分慢慢增宽(即成为碗状)。 
接着，对在该基板10上安装裸露状态的IC元件制造半导体装置的方 法进行说明。 
图3(a)～(e)是表示本发明的第一实施方式的半导体装置100的制造方法(识别标记形成～树脂密封工序)的剖视图。如图3(a)所示，首先，在基板10的表面形成识别标记8。在这里，基板10所具有的多个接线柱5例如分别为相同形状、相同尺寸、且为相同颜色。另外，例如俯视下观察时的纵向相邻的接线柱5间的距离(各接线柱5的中心的距离)全部相等，俯视下观察时的横向相邻的接线柱5间的距离(各接线柱5的中心的距离)全部相等。为此，当将IC元件安装(固定)于基板10时，有可能无法对基板10中的IC固定区域进行识别，无法高精度将IC元件与IC固定区域对位。其中，此时，纵向相邻的接线柱5间的距离和横向相邻的接线柱5间的距离可以不完全相等。 
因此，在本实施方式中，例如利用喷墨法或激光打标，使希望的位置的接线柱5表面(上面)着色，形成识别标记8。在利用喷墨法形成识别标记8的情况下，其着色材料例如可以采用耐热性异色墨液，或者采用异色镀敷等。 
其中，在异色镀敷的情况下，除了喷墨法以外，还可以盖上掩模进行镀敷处理。但是，在使用掩模的该方法中，与希望形成识别标记8的位置相对应，需要多种掩模原版，所以也有可能招致制造成本的提高。所以，在该识别标记8的形成工序中，与进行已盖上掩模的镀敷处理相比，更优选进行利用喷墨法或激光打标的处理。另外，识别标记8可以使用分配器形成，还可以使用印刷法形成。 
图6是表示识别标记8的配置位置的一例的图。识别标记8的配置位置可以固定IC元件的区域(即IC固定区域)的内侧或其外侧均可，或者还可以是内侧或其外侧双方。图6是表示将识别标记8配置在IC固定区域的外侧的情况，在IC固定区域(例如俯视下成矩形)的对角线的延长线上，从该区域隔开一定的距离形成有识别标记8。识别标记8的配置间隔(间距)例如是一定的。另外，关于识别标记8的颜色，可以着色成在将IC元件安装在基板10上时能用照相机等进行识别的程度。在图6中，作为一个例子，表示形成黑色的识别标记8的情况。 
其中，在图6中，在一个IC固定区域中例如对应有两个识别标记8， 但在IC元件和基板10的对位精度有宽裕(即不如此要求高精度)的产品的情况下，在一个IC固定区域中可以对应有一个识别标记8。在利用例如引线键合进行IC元件和接线柱5的连接的产品中，对位精度方面存在宽裕(即对位不如此要求高精度)的产品也是较多的，关于这样的产品，还可以将与一个IC固定区域对应的识别标记8的数量设定得较少。例如，可以在IC固定区域的对角线的交点、或者划线的对角线的交点形成一个识别标记8。 
另外，在例如通过面朝下进行IC元件和接线柱5的连接的产品中，对位精度没有宽裕(即对位要求高精度)的产品也是较多的。关于这样的产品，也可以将与一个IC固定区域对应的识别标记的数量设定得较多。例如，可以在一个IC固定区域对应有三个识别标记8。如此，在本实施方式中，与半导体装置的种类(机种)或其安装方式、对位的要求精度等相一致，在基板10上仅以需要的数量形成识别标记8。 
接着，如图3(b)所示，以识别标记8为记号识别IC固定区域。例如，识别自识别标记8在一定方向(在图3(b)中剖视下为右侧方向)上位于隔开一定距离的位置上的某区域为IC固定区域。此外，在已识别的IC固定区域上将IC元件11对位，在已对位的状态下，在位于IC固定区域的多个接线柱5上安装IC元件11。通过这样的方法，可以使IC元件11与IC固定区域高精度地对位，可以将IC元件11安装在基板10上且较少发生位置不正。其中，在该芯片贴装工序中，利用粘接剂12安装IC元件11和接线柱5。使用的粘接剂12例如是热固化膏状或片状。 
接着，如图3(c)所示，位于IC固定区域以外的区域(即从IC元件的正下方向外的区域)的接线柱5的上面、与设置在IC元件11的有源面上的焊盘端子例如通过金属线13连接。在这里，可以以识别标记8为记号来识别成为外部端子的接线柱5，在所识别的接线柱5上连接金属线13的一端。通过这样的方法，可以从多个接线柱5中准确识别成为外部端子的接线柱5，能够在所识别的接线柱5上高精度地安装金属线13。其中，在识别标记8与接线柱5或镀敷层3a一样具有导电性的情况下，例如可以在形成有识别标记8的接线柱5上连接金属线13，将该接线柱5用作外部端子。 
接着，如图3(d)所示，用模压树脂14密封包括IC元件11、金属线13以及接线柱5的基板10的整个上方。模压树脂14例如是热固化性的环氧树脂等。在该树脂密封工序中，例如包括IC元件11的基板10的表面侧覆盖空腔，对其内侧进行减压，向被减压的空腔内提供模压树脂14。通过在这样的减压下的树脂供给，能够以良好的填充性向空腔内供给模压树脂14，能够如图3(d)所示，用模压树脂14掩埋凹部4a且没有间隙。 
随后，从背面侧对连结各接线柱5的连结部6进行蚀刻并除去。该连结部6的蚀刻与形成凹部4a以及4b时一样，例如使用氯化铁溶液或碱性溶液进行。由此，如图3(e)所示，可以电断开相邻的各接线柱5，将与金属线13连接的接线柱5分别用作电独立的外部端子成为可能。另外，各接线柱5通过模压树脂14来固定其表面侧的部位，所以在除去连结部之后也可以保持其位置。 
其中，当作为镀敷层3b的保护膜在背面侧残留未图示的光致抗蚀剂时，在连结部的蚀刻之后除去该光致抗蚀剂。 
另外，在镀敷层3b是镀Ag层的情况下，可以除去镀Ag层，进行其他的镀敷处理。即，可以除去镀Ag层，然后，重新贴附其他种类的镀层作为镀敷层3b。作为其他种类的镀层，例如可以举出Ni/Pd/Au、或者Ni/Au、焊料等。关于这样的镀敷层3b的重新贴附，当在背面侧形成有光致抗蚀剂时，可以在除去该光致抗蚀剂之后进行，另外，当未在背面侧形成有光致抗蚀剂时，可以在除去连结部之后进行。 
接着，对模压树脂14进行划片而使其单片化。在该划片工序中，沿着划线将模压树脂14分割成单个的树脂封装，并且切断未成为制品的树脂的空白部分并除去。另外，模压树脂14的切断例如是以接线柱5背面露出的部分为记号进行的。在该划片工序中，可以如图4(a)所示用端子尺寸以上的刀片15切割端子部(即接线柱5)，还可以如图4(b)所示使用半蚀刻幅度尺寸以下的刀片15切割端子之间(即，相邻的一个接线柱5和另一个接线柱5之间)。另外，如图4(a)所示，可以对形成有识别标记8的接线柱5进行切割。由此，完成半导体装置100。 
其中，当对形成有识别标记8的接线柱5进行切割(即，划线和识别 标记8重叠)时，该识别标记8当然不会在半导体装置100的内部残留。另外，当识别标记8比划线还位于内侧时，在划片后也会有识别标记8残留于半导体装置100的内部。根据划线和识别标记8的位置关系，有识别标记8残留于半导体装置100的内部的情况、和不残留的情况。 
由此，通过本发明的第一实施方式，作为用于搭载IC元件11的芯片焊盘，或者作为IC元件11的外部端子，可以利用多个接线柱5，根据任意设定的IC固定区域的形状以及大小，可以将多个接线柱5作为芯片焊盘或外部端子分别使用。因此，对于每种IC元件11，没有必要准备固有的芯片焊盘或固有的引线框架、固有的基板10(内插件等)来装配半导体装置100。针对多种IC元件11，不对其焊盘端子的布局(配置位置)施加限制，可以使作为元件搭载以及外部端子使用的基板10的规格共用化。由此，可以有助于降低半导体装置的制造成本。 
另外，不是像以往的芯片焊盘那样金属集中在一处。作为芯片焊盘或外部端子发挥功能的接线柱5在树脂封装内分散配置，所以可以分散水分的凝集位置，减轻水蒸气压的集中。因此，在与吸湿以及加热相伴随的可靠性试验(即，在将由模压树脂14构成的树脂封装载置于高湿度的气氛中的状态下实施加热处理，检查树脂封装是否发生异常的试验)中，可以抑制树脂封装的破裂，提高半导体装置100的可靠性。 
进而，与半导体装置的种类(机种)或其安装方式、对位的要求精度等相一致，在基板10上仅以需要的数量形成识别标记8。此外，在芯片贴装工序中，以识别标记8为记号来识别IC固定区域。通过这样的方法，可以正确识别IC固定区域。因此，可以使IC元件11与IC固定区域高精度地对位，可以在位于IC固定区域上的接线柱5上安装IC元件11且少有位置不正。 
另外，如图7所示，剖视下看接线柱5的侧面是弯曲的，相邻接线柱5之间的凹部4a以及4b在剖视下成为碗状。由此，与接线柱5的侧面未发生弯曲(即，接线柱5的侧面相对于表面以及背面是垂直的)的情况相比，可以增加模压树脂14和接线柱5侧面的接触面积，可以提高模压树脂14和接线柱5的接合力。 
进而，在各接线柱5的表面分别形成的镀敷层3a从表面向外侧鼓出， 如图7的虚线所示，镀敷层3a和接线柱5在剖视下的形状成为“T”字形。由此，镀敷层3a的鼓出部分被模压树脂14卡住，可以得到基于镀敷层3a的锚固效果。 
由此，通过本发明的第一实施方式，实施下述a)、b)的双重防脱落措施，因此可以向模压树脂14侧压住接线柱5，可以防止接线柱5从模压树脂14脱落。 
a)接线柱5的侧面的弯曲形状 
b)基于镀敷层3a和接线柱5的T字形的锚固效果 
在该第一实施方式中，铜板1与本发明的“金属板”相对应，铜板1的表面与本发明的“第一面”相对应，铜板1的背面与本发明的“第二面”相对应。另外，接线柱5与本发明的“金属支柱”相对应，安装有IC元件11的接线柱5与本发明的“第一金属支柱”相对应，隔着镀敷层3a与金属线13连接的接线柱5与本发明的“第二金属支柱”相对应。进而，金属线13与本发明的“第一导电部件”相对应，模压树脂14与本发明的“树脂”相对应。另外，具有识别标记8的基板10与本发明的“基板”相对应。 
(2)第二实施方式 
图8(a)～(c)是表示本发明的第二实施方式的半导体装置110的制造方法的剖视图。在这里进行说明的是，在图3(e)所示的背面贯通(即，连结部6的除去)之后，用抗蚀剂掩埋位于基板10的背面侧的凹部4b，并且在背面侧的镀敷层3b使用Ni/Pd/Au、Ni/Au或者在背面侧的镀敷层3b追加锡焊而形成的情况。其中，关于图8(a)～(c)，对于结构与在第一实施方式中说明的各图相同的部分，附加相同的符号，并省略其详细说明。 
在图8(a)中，直至背面贯通工序为止均与第一实施方式相同。在该第二实施方式中，在背面贯通之后，向基板10的背面侧涂布阻焊剂16，掩埋凹部4b。接着，对该阻焊剂16进行曝光、显影处理，部分除去阻焊剂16，如图8(b)所示，使镀敷层3b露出，并且在凹部4b内残留阻焊剂16。 
在这里，当阻焊剂16是正型时，使用仅对形成有凹部4b的区域进行 遮光的光致掩模(未图示)，对阻焊剂16进行曝光。另外，当阻焊剂16是负型时，使用仅对形成有接线柱5的区域进行遮光的光致掩模(未图示)对阻焊剂16进行曝光。由此，可以在凹部4b内残留阻焊剂16。 
接着，如图8(c)所示，在已露出的镀敷层3b的表面形成焊料镀层等的端子部17。然后，对模压树脂14进行划片而将其单片化。该划片工序可以如图4(a)所示用端子尺寸以上的刀片15切割接线柱5，还可以如图4(b)所示使用半蚀刻幅度尺寸以下的刀片15切割接线柱5之间。根据划线和识别标记8的位置关系，有识别标记8残留于半导体装置110的内部的情况、和未残留的情况。由此，完成半导体装置110。 
如此，通过本发明的第二实施方式，向凹部4b中埋入阻焊剂16，所以与第一实施方式相比，相邻的接线柱5的连结力较强。另外，在接线柱5的厚度方向的中间部分有圆盘状的突起部18，该突起部18通过阻焊剂16被固定在模压树脂14侧。该突起部18是从表面以及背面侧分别进行的湿式蚀刻的边界部分。该突起部18例如可以说是在接线柱5的剖视情况下宽度比其他部分更宽的部分。 
通过本发明的第二实施方式，实施下述a)～c)的三重防脱落措施，因此可以向模压树脂14侧压住接线柱，可以防止接线柱从模压树脂14脱落。 
a)接线柱5的侧面的弯曲形状 
b)通过镀敷层3a和接线柱5的T字形的锚固效果 
c)通过阻焊剂16的脱落按压(包括突起部18的固定) 
第二实施方式中与本发明的对应关系，与第一实施方式相同。 
(3)第三实施方式 
图9(a)～(c)是表示本发明的第三实施方式的半导体装置120的制造方法的剖视图。在这里进行说明的是，在图3(e)的背面贯通(即，连结部6的除去)之后，用阻焊剂16掩埋位于基板10的背面侧的凹部4b，通过在镀敷层3b上搭载焊料球19的情况。其中，关于图9(a)～(c)，对于结构与在第一、第二实施方式中说明的各图相同的部分，附加相同的符号，并省略其详细说明。 
在图9(a)中，直至背面贯通工序为止均与第一实施方式相同。在该第三实施方式中，在背面贯通之后，向基板10的背面涂布阻焊剂16，掩埋凹部4b。在这里，将阻焊剂16涂得比第二实施方式还厚。接着，对该阻焊剂16进行曝光、显影处理，部分除去阻焊剂16，如图9(b)所示，使镀敷层3b露出，并且在凹部4b内残留阻焊剂16。在这里，如图9(b)所示，形成阻焊剂16的(露出镀敷层3b的)开口部，且其比第二实施方式小，使阻焊剂16漫上接线柱5侧。在这里，作为阻焊剂16，例如使用树脂。特别是作为阻焊剂16，优选使用热膨胀率比模压树脂14的热膨胀率还大的树脂。另外，作为阻焊剂16，优选使用弹性模量比模压树脂14的弹性模量还小的树脂。 
然后，如图9(c)所示，在从阻焊剂16露出的镀敷层3b上搭载焊料球19。在这里，由于阻焊剂16而镀敷层3b的露出面变得狭窄(即缩小)，所以能够以隆起的方式(即，剖视下成为蘑菇型)形成焊料球19。通过该焊料球19，得到稳定的安装端子面积、高度(同平面性)，所以二次安装性变得有利。 
随后，对模压树脂14进行划片并将其单片化。该划片工序如图4(a)或者图4(b)所示。即，可以如图4(a)所示用端子尺寸以上的刀片15切割接线柱5，还可以如图4(b)所示使用半蚀刻幅度尺寸以下的刀片15切割接线柱5之间。另外，可以如图4(a)所示切割形成有识别标记8的接线柱5。根据划线和识别标记8的位置关系，有识别标记8残留于半导体装置120的内部的情况、和未残留的情况。由此，完成半导体装置120。 
如此，通过本发明的第三实施方式，与第二实施方式一样，在凹部4b中掩埋有阻焊剂16，所以与第一实施方式相比，相邻的接线柱5的连结力较强。另外，如图10所示，在接线柱5的厚度方向的中间部分，有通过分别从表面和背面侧进行的湿式蚀刻形成的圆盘状的突起部18，该突起部18通过阻焊剂16被固定在模压树脂14侧。 
进而，在凹部4b中掩埋的阻焊剂16漫上接线柱5侧，通过该漫上的部分按压镀敷层3b的外周部。另外，该阻焊剂16的漫上接线柱5侧的部分被焊料球19按压。只要是这样的结构，可以用阻焊剂16按压形成有镀 敷层3b的接线柱5，可以用焊料球19按压该阻焊剂16。 
通过本发明的第三实施方式，实施下述a)～d)的四重防脱落措施，因此可以向模压树脂14侧压住接线柱，可以防止接线柱5从模压树脂14的脱落。 
a)接线柱5的侧面的弯曲形状 
b)通过镀敷层3a和接线柱5的T字形的锚固效果 
c)通过阻焊剂16的按压(包括突起部18的固定和基于漫上结构的从下侧的按压这两者) 
d)通过蘑菇型焊料球19的按压 
第三实施方式中与本发明的对应关系，与第一实施方式相同。 
(4)第四实施方式 
图11是表示本发明的第四实施方式的半导体装置130的构成例的剖视图。在图11中，对结构与在第一～第三实施方式中说明的各图相同的部分附加相同的符号，并省略其详细说明。 
图11所示的半导体装置130是将在第一实施方式中划片后的半导体装置100(参照图7)安装在母插件21上，通过向模压树脂14和母插件21之间注入底层填料22而形成的。即，在该半导体装置130中，设置在接线柱5的背面上的镀敷层3b和设置在母插件21的表面上的布线层23被接合，在模压树脂14和母插件21之间，接线柱5的从模压树脂14露出的部分、镀敷层3b和布线层23被底层填料22密封。由此，通过在二次安装之后注入底层填料22，可以提高IC元件11和母插件21的连接可靠性。在这里，作为底层填料22，例如使用树脂。特别是作为底层填料22，优选使用热膨胀率比模压树脂14的热膨胀率还大的树脂。另外，作为底层填料22，优选使用弹性模量比模压树脂14的弹性模量还小的树脂。 
第四实施方式中与本发明的对应关系，与第一实施方式相同。 
(5)第五实施方式 
在上述的第一实施方式中，对在将IC元件11安装在基板10上之后对连结部6进行蚀刻并将其除去的情况进行说明。但是，在本发明中，可 以在IC元件11的安装之前对连结部6进行蚀刻。在第五实施方式中，对这样的方法进行说明。 
图12(a)～图13(d)是表示本发明的第五实施方式的半导体装置140的制造方法的剖视图。在图12以及图13中，对结构与在第一～第四实施方式中说明的各图相同的部分附加相同的符号，并省略其详细说明。 
在图12(a)中，基板10例如是通过在图1或图2中说明的方法制造的。在基板10的背面涂布阻焊剂16掩埋凹部4b。在这里，例如与第三实施方式一样，较厚地涂布阻焊剂16。 
此外，从表面一侧对连结相邻的各接线柱5的连结部6进行蚀刻并将其除去。该连结部6的蚀刻例如使用氯化铁或碱性溶液进行。由此，如图12(b)所示，可以电断开相邻的各接线柱5。其中，在该第五实施方式中，在对连结部进行蚀刻时，向凹部4b埋入阻焊剂16。为此，在除去连结部之后，也会通过阻焊剂16将相邻的各接线柱5维持在连结状态。 
接着，对阻焊剂16实施曝光、显影处理，部分地除去阻焊剂16，如图12(c)所示，使镀敷层3b露出，并且在凹部4b内有阻焊剂16残留。在这里，例如与第三实施方式一样，使阻焊剂16漫上接线柱5侧。 
接着，识别标记的配置是利用喷墨法或激光打标，使希望的位置的接线柱5表面(上面)着色，形成识别标记8。在利用喷墨法形成识别标记8的情况下，其着色材料例如可以采用耐热性异色墨液，或者采用异色镀敷等。其中，形成识别标记8的工序，可以在部分除去阻焊剂16的工序之前进行，但为了防止在除去阻焊剂16的工序或在其之前的工序即设置在识别标记8的工序之后进行的工序中所形成的识别标记8受到损伤或被除去，优选在除去阻焊剂16的工序之后、或者在即将进行后述的芯片贴装工序之前，形成识别标记8。 
接着，如图13(a)所示，通过粘接剂12将IC元件11安装在位于IC固定区域的多个接线柱5上。在该芯片贴装工序中，以识别标记8为记号将IC元件11识别为IC固定区域，将IC元件11对位于所识别的IC固定区域。此外，在将IC元件11对位于IC固定区域的状态下，在位于IC固定区域的多个接线柱5上安装IC元件11。通过这样的方法，可以高精度地使IC元件11和IC固定区域对位，可以将IC元件11安装于基板 10上且少有位置不正。 
接着，如图13(b)所示，例如用金属线13连接IC固定区域以外的区域(即从IC元件的正下方向外的区域)的接线柱5的上面、与设置在IC元件11的有源面上的焊盘端子。在这里，可以以识别标记8为记号来识别成为外部端子的接线柱5，在所识别的接线柱5上连接金属线13的一端。通过这样的方法，可以从多个接线柱5中准确识别成为外部端子的接线柱5，可以在所识别的接线柱5上高精度地安装金属线13。 
接着，如图13(c)所示，用模压树脂14密封包括IC元件11、金属线13以及接线柱5的基板10的整个上方。模压树脂14例如是热固化性的环氧树脂等。在该树脂密封工序中，例如包括IC元件11的基板10的表面侧覆盖空腔，对其内侧进行减压，向被减压的空腔内提供模压树脂14。通过在这样的减压下的树脂供给，能够如图13(c)所示，用模压树脂14掩埋凹部4a且没有间隙。 
接着，如图13(d)所示，在从阻焊剂16露出的镀敷层的表面搭载焊料球19。在这里，与第三实施方式一样，由于阻焊剂16而镀敷层3b的露出面变得狭窄(即缩小)，所以能够使焊料球19在剖视下的形状成为蘑菇型。随后，对模压树脂14进行划片并将其单片化。该划片工序如图4(a)或者图4(b)所示，可以切割形成有识别标记8的接线柱5。根据划线和识别标记8的位置关系，有识别标记8残留于半导体装置140的内部的情况、和未残留的情况。由此，完成半导体装置140。 
如此，通过本发明的第五实施方式，与第一实施方式一样，以识别标记8为记号来识别IC固定区域，在所识别的IC固定区域对位IC元件11。因此，可以将IC元件11高精度地对位于IC固定区域，可以在位于IC固定区域的接线柱5上安装IC元件11且少有位置不正。另外，通过本发明的第五实施方式，实施下述a)～d)的四重防脱落措施，因此可以向模压树脂14侧压住接线柱，可以防止接线柱5从模压树脂14的脱落。 
a)接线柱5的侧面的弯曲形状 
b)通过镀敷层3a和接线柱5的T字形的锚固效果 
c)通过阻焊剂16的脱落按压(包括突起部18的固定和漫上结构) 
d)通过蘑菇型焊料球19的脱落按压 
进而，通过本发明的第五实施方式，在除去由铜板构成的连结部6之后，也可以通过阻焊剂16来维持相邻的各接线柱5的连结状态。为此，例如可以在图12(c)所示的状态下使基板10流通，即便在不具有进行铜板的蚀刻或阻焊剂的涂布、曝光以及显影处理的装置的装配工序(设备)中，也可以装配半导体装置140。 
在该第五实施方式中，连结部6以及阻焊剂16与本发明的“连结部”对应。其他对应关系与第一实施方式相同。 
(6)第六实施方式 
在上述的第一实施方式中，如图1以及图2所示，对从表面以及背面分别对铜板1进行半蚀刻制造基板10的情况进行了说明。但是，本发明的基板的制造方法并不限于此。例如，可以仅对铜板1的表面实施半蚀刻来制造基板。在第六实施方式中，对这一点进行说明。其中，在该第六实施方式中，作为基板的制造方法的一例，对图14以及图15所示的两种制造方法进行说明。图14是应用了半添加法的制造方法，图15是应用了减成法的制造方法。在对该两种制造方法进行说明之后，图16中对IC元件的安装以及树脂密封的工序进行说明。 
图14(a)～(f)是表示本发明的第六实施方式的基板20的制造法方法(半添加法)的剖视图。在图14中，对结构与在第一～第五实施方式中说明的各图相同的部分附加相同的符号，并省略其详细说明。 
首先，如图14(a)所示准备铜板1。接着，如图14(b)所示，向铜板1的表面以及背面分别涂布光致抗蚀剂2a以及2b。然后，如图14(c)所示，对光致抗蚀剂2a以及2b实施曝光以及显影处理，形成露出形成有接线柱5的区域并覆盖其以外的区域的进行覆盖的抗蚀剂图案2a’以及2b’。在这里，在铜板1的表面形成抗蚀剂图案2a’，并且在铜板1的背面形成抗蚀剂图案2b’。 
接着，如图14(d)所示，例如利用非电解镀敷法，在从抗蚀剂图案2a’以及2b’露出的区域(即形成接线柱5的区域)的铜板1上形成镀敷层3a以及3b。在形成镀敷层3a以及3b之后，如图14(e)所示，从铜板1的表面以及背面分别除去抗蚀剂图案。然后，如图14(f)所示，以镀敷 层3a为掩模从表面侧对铜板1进行半蚀刻，形成凹部4a。在该图14(f)的工序中，仅从表面侧对铜板1进行蚀刻，不从背面侧进行蚀刻。这样的仅在单面进行的蚀刻可以利用喷射式的湿式蚀刻来实行。例如，作为蚀刻液，例如选择氯化铁溶液或碱性溶液，将其以喷雾的方式喷到铜板1的表面侧，由此形成凹部4a。 
其中，凹部4a的深度可以是铜板1的厚度的一半，也可以比其深或比其浅。另外，基于与第一实施方式相同的理由，可以在半蚀刻之后清洗基板20，还可以在清洗处理之后(包括凹部的内面)向铜板1的表背面涂布防氧化材料。 
另外，在图14(e)中，可以在对铜板1进行蚀刻之前，在铜板1的表面以及背面分别新形成镀敷保护用的光致抗蚀剂(未图示)。在铜板1的蚀刻工序中，以被该光致抗蚀剂覆盖的镀敷层3a为掩模从表面侧对铜板1进行蚀刻。因此，可以保护镀敷层3a以及3b免受蚀刻液的损害。 
另外，该镀敷保护用的光致抗蚀剂，可以在形成凹部4a之后直接残留。由此，可以在以后的装配工序中继续保护镀敷层3a以及3b。该镀敷保护用的光致抗蚀剂可以形成在镀敷层3a以及3b双方，还可以仅残留在镀敷层3b。另外，这样的镀敷保护用的光致抗蚀剂，可以不是在铜板1的蚀刻之前形成，而是在铜板1的蚀刻之后形成。即便是这样的结构，即便在以后的装配工序中，也可以继续保护镀敷层3a以及3b。 
接着，关于另一个制造方法，边参照图15边进行说明。 
图15(a)～(g)是表示本发明的第六实施方式的基板20的制造方法(减成法)的剖视图。在图15中，对于结构与在第一～第五实施方式中说明的各图相同的部分，附加相同的符号，并省略其详细说明。 
首先，如图15(a)所示准备铜板1。接着，如图15(b)所示，例如利用非电解镀敷法在铜板1的表面以及背面分别形成镀敷层3a’以及3b’。此外，如图15(c)所示，在铜板1的表面以及背面分别涂布光致抗蚀剂7a以及7b。接着，如图15(d)所示，对光致抗蚀剂7a以及7b进行曝光和显影处理，形成覆盖形成有接线柱的区域并露出其以外的区域的抗蚀剂图案7a’以及7b’。此外，如图15(e)所示，以抗蚀剂图案7a’以及7b’为掩模分别对镀敷层3a’以及3b’进行蚀刻而将其除去。由此，如图 15(e)所示，已形成图案的镀敷层3a以及3b分别形成在铜板1的表面以及背面。 
接着，如图15(f)所示，以抗蚀剂图案7a’、和被其覆盖的镀敷层3a为掩模，从表面侧对铜板1进行半蚀刻。由此，在铜板1的表面侧形成凹部4a。在该图15(f)的工序中，仅从铜板1的表面侧进行蚀刻，不从背面侧进行蚀刻。这样的仅从表面侧的蚀刻例如可以通过喷射式的湿式蚀刻来实行。在这里，作为蚀刻液，例如选择氯化铁溶液或碱性溶液，以喷雾的形式将其喷到铜板1的表面侧，由此形成凹部4a。 
其中，在铜板1的表面形成的凹部的深度可以是铜板1的厚度的一半，还可以比其深或比其浅。另外，基于与第一实施方式相同的理由，可以在半蚀刻之后清洗基板20，还可以在清洗处理之后(包括凹部的内面)在铜板1的表背面涂布防氧化材料。 
接着，如图15(g)所示，从基板20除去抗蚀剂图案。其中，图15(g)的抗蚀剂除去工序，在本实施方式并不是必须的工序，是一个例子。在本实施方式中，可以在基板20的两面残留抗蚀剂图案。另外，在图15(g)中，可以仅除去基板20的表面侧的抗蚀剂图案，直接残留背面侧的抗蚀剂图案。由此，可以在以后的装配工序中将抗蚀剂图案用作镀敷层3b的保护膜。 
另外，在图15所示的制造方法中，可以不通过湿式蚀刻之类的化学加工进行图15(c)～(e)的工序，而是通过物理加工来进行。与第一实施方式一样，可以通过喷砂处理或使用了切削工具的处理，部分除去镀敷层。图16(a)～(d)是表示本发明的第六实施方式的半导体装置150的制造方法(识别标记加工～树脂密封工序)的剖视图。在图16中，对于结构与在第一～第五实施方式中说明的各图相同的部分，附加相同的符号，并省略其详细说明。 
在图16(a)中，首先，准备利用图14或者图15的方法制造的基板20，在该基板20的表面形成识别标记8。在这里，与第一实施方式一样，例如通过喷墨法或激光打标，使希望的位置的接线柱5上面着色，形成识别标记8。接着，以识别标记8为记号识别IC固定区域，在已识别的IC固定区域上对位IC元件11。此外，在IC固定区域的多个接线柱5上， 隔着粘接剂12安装IC元件11。 
接着，如图16(b)所示，例如用金属线13连接IC固定区域以外的区域(即从IC元件的正下方向外的区域)的接线柱5的上面、与设置在IC元件11的有源面上的焊盘端子。在这里，可以以识别标记8为记号来识别成为外部端子的接线柱5，在所识别的接线柱5上连接金属线13的一端。通过这样的方法，可以从多个接线柱5中准确识别成为外部端子的接线柱5，可以在所识别的接线柱5上高精度地安装金属线13。 
接着，如图16(c)所示，用模压树脂14密封包括IC元件11、金属线13以及接线柱5的基板10的整个上方。模压树脂14例如是热固化性的环氧树脂等。在该树脂密封工序中，例如包括IC元件11的基板20的表面侧覆盖空腔，对其内侧进行减压，向被减压的空腔内提供模压树脂14。通过在这样的减压下的树脂供给，能够如图16(c)所示，用模压树脂14掩埋凹部4a且没有间隙。 
随后，以镀敷层3b为掩模，从背面侧对基板20进行蚀刻而除去连结部6，如图16(d)所示，电断开相邻的各接线柱5。该基板20的蚀刻例如使用氯化铁溶液或碱性溶液进行的。由此，将与金属线13连接的接线柱5分别用作电独立的外部端子成为可能。 
其中，当作为镀敷层3b的保护膜在背面侧残留未图示的光致抗蚀剂时，在连结部的蚀刻之后除去该光致抗蚀剂。 
另外，在镀敷层3b是镀Ag层的情况下，可以除去镀Ag层，进行其他的镀敷处理。即，可以除去镀Ag层，然后，重新贴附其他种类的镀层作为镀敷层3b。作为其他种类的镀层，例如可以举出Ni/Pd/Au、或者Ni/Au、焊料等。关于这样的镀敷层3b的重新贴附，当在背面侧形成有光致抗蚀剂时，可以在除去该光致抗蚀剂之后进行，另外，当未在背面侧形成有光致抗蚀剂时，可以在除去连结部之后进行。 
接着，对模压树脂14进行划片而使其单片化。该划片工序如图4(a)或图4(b)所示，可以切割形成有识别标记8的接线柱5。根据划线和识别标记8的位置关系，有识别标记8残留于半导体装置150的内部的情况、和不残留的情况。由此，完成半导体装置150。 
由此，通过本发明的第六实施方式，与第一实施方式一样，作为用于 搭载IC元件11的芯片焊盘，或者作为IC元件11的外部端子，可以利用多个接线柱5，根据任意设定的IC固定区域的形状以及大小，可以将多个接线柱5作为芯片焊盘或外部端子分别使用。因此，与第一实施方式一样，可以使作为元件搭载以及外部端子使用的基板20的规格共用化。由此，可以有助于降低半导体装置的制造成本。 
另外，通过本发明的第六实施方式，与第一实施方式一样，以识别标记8为记号识别IC固定区域，在所识别的IC固定区域对位IC元件11。因此，可以高精度地将IC元件11对位于IC固定区域，可以将IC元件11安装于位于IC固定区域的接线柱5上且少有位置不正。 
进而，通过本发明的第六实施方式，实施下述a)、b)的双重防脱落措施，因此可以向模压树脂14侧压住接线柱5，可以防止接线柱5从模压树脂14脱落。 
a)接线柱5的侧面的弯曲形状 
b)基于镀敷层3a和接线柱5的T字形的锚固效果 
在该第六实施方式中，具有识别标记8的基板20与本发明的“基板”相对应。其他对应关系与第一实施方式相同。 
(7)第七实施方式 
在上述的第一～第六实施方式中，对在具有多个接线柱5的基板10或20上搭载IC元件11的情况进行了说明。但是，在本发明中，在基板10或20上搭载的元件并不限于IC元件11，例如可以是电阻元件、电容元件等无源部件。 
图17(a)～(c)是表示本发明的第七实施方式的半导体装置160、170、180的构成例的剖视图。在图17中，对结构与在第一～第六实施方式中说明的各图相同的部分附加相同的符号，并省略其详细说明。 
关于图17(a)所示的半导体装置160，是无源部件31被焊料32固定在接线柱5的表面、且该无源部件31与IC元件11的电连接(即连线)在母插件(未图示)侧进行的类型的装置。在图17(a)中，该半导体装置160的接线柱5的背面侧的部位从模压树脂14露出，且接线柱5的侧面在剖视下是弯曲的。另外，焊料32层例如是在安装无源部件31之前将 膏状焊料32涂布在接线柱5的表面，在安装时对该膏状焊料32实施回流处理，由此形成。 
关于图17(b)所示的半导体装置170，是无源部件31被焊料32固定在接线柱5上、且该无源部件31与IC元件11的电连接由金属线33等进行的类型的装置。在该半导体装置170中，接线柱5的背面侧的部位从模压树脂14露出，且接线柱5的侧面在剖视下是弯曲的。另外，就无源部件31的端子部34而言，用Au或Ag等镀敷其表面，端子部34和接线柱5的表面被金属线33连接。进而，与IC元件11连接的金属线13的一部分和与无源部件31连接的金属线33的一部分，与相同的接线柱5的表面连接。通过金属线13、接线柱5、和金属线33，IC元件11和无源部件31进行电连接。 
关于图17(c)所示的半导体装置180，是无源部件31被绝缘性树脂35固定在接线柱5上、且该无源部件31与IC元件11的电连接由金属线33等进行的类型的装置。在该半导体装置180中，与图17(b)所示的半导体装置170的不同点在于，接合无源部件31和接线柱5的接合部件不是焊料，而是绝缘性树脂35。其他结构完全相同。 
由此，关于本发明的第七实施方式的半导体装置160、170、180，作为用于搭载IC元件11或无源部件31的芯片焊盘，另外，作为IC元件11或无源部件31的外部端子，可以分别利用多个接线柱5。此外，根据任意设定的IC固定区域的形状以及大小、和固定无源部件31的区域的形状以及大小，可以将多个接线柱5作为芯片焊盘或外部端子分别使用。因此，与第一实施方式一样，可以使基板10的规格共用化，可以有助于降低半导体装置的制造成本。 
另外，在本发明的第七实施方式中，在芯片贴装工序中，可以以识别标记8为记号识别安装有无源部件31的区域(以下称为规定区域)，在所识别的规定区域对位无源部件31。通过这样的方法，可以在规定区域高精度地对位无源部件31，可以在位于规定区域的多个接线柱5上安装无源部件31且少有位置不正。另外，在引线键合工序中，以识别标记8为记号识别成为外部端子的接线柱5，在所识别的接线柱5上分别连接金属线13、33的一端。通过这样的方法，可以从多个接线柱5中准确识别成 为外部端子的接线柱5，能够在所识别的接线柱5上高精度地分别安装金属线13、33。 
进而，通过本发明的第七实施方式，实施下述a)、b)的双重防脱落措施，因此可以向模压树脂14侧压住接线柱5，可以防止接线柱5从模压树脂14脱落。 
a)接线柱5的侧面的弯曲形状 
b)基于镀敷层3a和接线柱5的T字形的锚固效果 
在该第七实施方式中，安装有无源部件31的接线柱5与本发明的“第三金属支柱”相对应，与无源部件31电连接的接线柱5与本发明的“第四金属支柱”相对应。另外，焊料32或金属线33与本发明的“第二导电部件”相对应。其他对应关系与第一实施方式相同。 
(8)第八实施方式 
在上述的第一～第七实施方式中，对使用金属线13电连接多个接线柱5和IC元件11的情况(即，引线键合方式)进行了说明。但是，本发明并不限于引线键合方式，例如可以是面朝下方式。在第八实施方式中，对该点进行具体说明。 
图18(a)～(e)是表示本发明的第八实施方式的半导体装置190的制造方法的剖视图。在图18中，对于结构与在第一～第七实施方式中说明的各图相同的部分，附加相同的符号，并省略其详细说明。 
在图18(a)中，首先，准备利用图1或者图2的方法制造的基板10，在该基板10的表面形成识别标记8。在这里，与第一实施方式一样，例如通过喷墨法或激光打标，使希望的位置的接线柱5上面着色，形成识别标记8。其中，与引线键合方式相比，在面朝下方式中，要求IC元件41和基板10的对位具有更高的精度，所以例如可以相对于一个IC固定区域形成两个以上的识别标记8。 
接着，如图18(b)所示，在使IC元件41的有源面朝向基板10的状态下，以识别标记8为记号识别IC固定区域，将IC元件41对位于已识别的IC固定区域。此外，如图18(c)所示，在将IC元件41定位于IC固定区域的状态下，向基板10一侧按压IC元件41，使在IC元件41 的有源面上形成的多个电极42分别与和它们各自对应的多个接线柱5上面接合。在这里，电极42例示是由金属构成的焊盘，其配置间隔(pitch)可以被设计成接线柱5的间距的整数倍。由此，IC元件41被安装在基板10上，IC元件41的电极42和接线柱5被电连接。其中，作为电极42，可以使用利用电镀形成由金属构成的焊盘、或焊料焊盘等。 
接着，如图18(d)所示，用模压树脂14密封包括IC元件41的基板10的整个上方。模压树脂14例如是热固化性的环氧树脂等。在该树脂密封工序中，例如包括IC元件41的基板10的表面侧覆盖空腔，对其内侧进行减压，向被减压的空腔内提供模压树脂14。由此，能够以良好的填充性向空腔内供给模压树脂14，能够用模压树脂14掩埋凹部4a且没有间隙。 
随后，从背面侧对连结各接线柱5的连结部6进行蚀刻而将其除去。由此，如图18(e)所示，可以电断开相邻的各接线柱5，可以将接线柱5分别用作电独立的外部端子。然后，对模压树脂14进行划片而使其单片化。该划片工序如图4(a)或图4(b)所示，可以切割形成有识别标记8的接线柱5。根由此，完成半导体装置190。 
由此，通过本发明的第八实施方式，与引线键合方式一样，根据任意设定的IC固定区域的形状以及大小，可以将多个接线柱5作为芯片焊盘或外部端子分别使用。因此，与第一实施方式一样，可以使作为元件搭载以及外部端子使用的基板10的规格共用化。由此，可以有助于降低半导体装置的制造成本。 
另外，通过本发明的第八实施方式，与第一实施方式一样，以识别标记8为记号识别IC固定区域，在所识别的IC固定区域对位IC元件41。因此，可以高精度地将IC元件41对位于IC固定区域，可以将IC元件41安装于位于IC固定区域的接线柱5上且少有位置不正。 
进而，通过本发明的第八实施方式，实施下述a)、b)的双重防脱落措施，因此可以向模压树脂14侧压住接线柱5，可以防止接线柱5从模压树脂14脱落。 
a)接线柱5的侧面的弯曲形状 
b)基于镀敷层3a和接线柱5的T字形的锚固效果 
在该第八实施方式中，电极42与本发明的“第一导电部件”相对应。其他对应关系与第一实施方式相同。 
其中，在上述的第一～第八实施方式中，以在基板10上形成的凹部4a以及4b在剖视下的形状(以下称为截面形状)为碗形的情况为例进行说明。但是，凹部4a以及4b的截面形状并不限于此。例如，如图19(a)～(e)所示，凹部4a以及4b的截面形状可以为将椭圆横着放倒的形状。此时，面向凹部4a以及4b的接线柱5的侧面成为缩颈形状。 
如果这样的结构，在图19(d)中，在对IC元件11和基板10的表面侧的部位进行树脂密封时，成为缩颈抓住模压树脂14这样的形态。因此，在图19(d)以后的工序中，可以得到基于缩颈的锚固效果，可以更牢靠地防止接线柱5从模压树脂14脱落。 
另外，如图19(a)～(e)所示的缩颈形状例如可以通过喷射式的湿式蚀刻形成。在喷射式中，通过将蚀刻溶液的喷雾角度设定成与铜板的表面垂直，可以促进蚀刻在深度方向上的进行，通过使其倾斜，可以促进蚀刻的横向进行(即侧面蚀刻)。进而，也可以通过提高蚀刻液的喷雾压力来提高蚀刻速度。因此，例如利用喷射式进行铜板的蚀刻，并且在蚀刻过程中适当变化蚀刻溶液相对于铜板表面的喷雾角度、喷雾压力，由此可以使接线柱5的侧面在剖视下成为缩颈形状。 
(9)第九实施方式 
图20～图25是表示本发明的第九实施方式的基板50的制造方法的图。如果进行详细说明，则图20(a)、图21(a)以及图23(a)为仰视图，图20(b)、图21(b)以及图23(b)是分别用X1-X’1线、X2-X’2线、X4-X’4线将图20(a)、图21(a)以及图23(a)切断时的剖面图。另外，图25(a)～(c)是表示图24(c)以后的制造工序的剖面图。 
首先，准备如图20(a)以及(b)所示的铜板101。铜板101在剖视下的纵、横尺寸比由铜板101作成的半导体装置的封装外形大即可。另外，铜板101的厚度h例如为0.10～0.30mm左右。接着，如图21(a)以及(b)所示，用抗蚀剂103全面覆盖铜板101的上面，并且铜板101的下面形成露出其部分表面的抗蚀剂图案105。如图21(a)以及(b)所示， 抗蚀剂图案105的形状例如为圆形，其圆心之间的距离(即间距)例如为0.5～1.0mm左右，直径Φ为0.2～0.3mm左右。 
接着，如图22所示，以该抗蚀剂图案105为掩模对铜板101的下面进行半蚀刻(即，蚀刻至铜板101的厚度方向的中途)，在铜板101的下面侧形成凹部107。铜板101的蚀刻例如使用氯化铁溶液。然后，如图23(a)以及(b)所示，在铜板101的上下两面镀敷银(Ag)或钯(Pd)等的金属薄膜109。其中，该金属薄膜109的镀敷可以在铜板101的蚀刻之前进行。 
另外，在这样的镀敷处理等前后或与其同时，准备如图24(a)所示的支承基板121，如图24(b)所示在支承基板121的上面涂布粘接剂。支承基板121例如是玻璃基板。另外，粘接剂123例如是阻焊剂、紫外线固化粘接剂(即UV粘接剂)或热固化粘接剂等。此外，如图24(c)所示，将已实施镀敷处理的铜板101的下面按压在涂布有粘接剂123的支承基板121的上面而将其粘接。 
接着，如图25(a)所示，在铜板101的上面形成：在形成有凹部107的区域开口并覆盖其以外的区域的抗蚀剂图案131。此外，如图25(b)所示，以该抗蚀剂图案131为掩模对铜板101进行蚀刻直至贯通，形成多个圆柱状电极(即，接线柱)40。在从铜板101形成多个接线柱40之后，如图25(c)所示，从接线柱40的上面除去抗蚀剂图案。由此，完成基板50。 
然后，例如通过喷墨法或激光打标，使位于希望的位置的接线柱40表面(上面)着色，形成识别标记8。在利用喷墨法形成识别标记8的情况下，其着色材料例如可以采用耐热性异色墨液，或者采用异色镀敷等。如图26所示，在支承基板121上形成多个由铜板101形成的接线柱40，它们互相以相同形状和相同尺寸在纵向、横向分别以等间隔配置。另外，在一部分接线柱40的表面形成有与其他接线柱40有区分的识别标记8。 
图27(a)～(c)是表示接线柱40的截面形状的一例的图。如图27(a)～(c)所示。利用上述制造方法形成的接线柱40的上面以及下面的直径Φ1、Φ2可以为相同大小，也可以是Φ1小于Φ2，还可以是Φ1大于Φ2。各种情况都各有优点。 
即，如图27(a)所示，为了形成Φ1＝Φ2的接线柱40，可以使用掩模区域(即覆盖的区域)的形状以及大小相同的抗蚀剂图案105、131(参照图21以及图25)，从下面以及上面分别蚀刻铜板101。此时，抗蚀剂图案105、131可以由相同种类的光致掩模形成，所以与使用不同种类的光致掩模情况相比，可以进一步降低基板50的制造成本。另外，如图27(b)所示，当形成Φ1＜Φ2的接线柱40时，为了使支承基板121和接线柱40的粘接面积较大且接线柱40的姿态稳定，在后面说明的IC元件的安装工序(即芯片贴装工序)或树脂密封工序中，可以降低接线柱40颠倒的可能性。进而。如图27(c)所示，当形成Φ1＞Φ2的接线柱40时，可以在接近支承基板121的一侧确保接线柱-接线柱之间的间隙较宽，树脂向该间隙的填充变得比较容易。 
其中，如图27(b)所示，为了形成Φ1＜Φ2的接线柱40，使在铜板101的下面形成的抗蚀剂图案105的掩模区域和在铜板101的上面形成的抗蚀剂图案131的掩模区域为相同的圆形，并且使抗蚀剂图案105的掩模面积大于抗蚀剂图案131的掩模面积即可。即，可以使抗蚀剂图案105的开口面积小于抗蚀剂图案131的开口面积。由此，在铜板101的上面进行范围比下面更广的蚀刻，所以Φ1＜Φ2。 
另外，如图27(c)所示，为了形成Φ1＞Φ2的接线柱40，使在铜板101的下面形成的抗蚀剂图案105的掩模区域和在铜板101的上面形成的抗蚀剂图案131的掩模区域为相同的圆形，并且使抗蚀剂图案105的掩模面积小于抗蚀剂图案131的掩模面积即可。由此，在铜板101的下面进行范围比上面更广的蚀刻，所以Φ1＞Φ2。 
进而，在利用光刻法分别在铜板101上形成抗蚀剂图案105、131的工序中，例如可以以铜板101的外形为记号进行光致掩模的对位。通过这样的方法，可以相对于铜板101以高位置精度分别形成抗蚀剂图案105、131，可以充分减少在抗蚀剂图案105、131之间的相对位置不正量。 
接着，对在该基板50上安装裸露状态的IC元件制造半导体装置200的方法进行说明。 
图28～图32是表示本发明的第九实施方式的半导体装置200的制造方法的图。如果进行详细说明，则图28(a)～图32(a)是表示IC元件 151的芯片尺寸例如为2mm方形时的俯视图。另外，图28(b)～图32(b)是表示IC元件151的芯片尺寸例如为1mm方形时的俯视图。进而，图28(c)～图32(c)是用Y9-Y’9线～Y13-Y’13线切断图28(b)～图32(b)时的剖面图。 
在图28(a)～(c)中，首先，在IC固定区域的接线柱40上(或者IC元件151的背面侧)涂布粘接剂(未图示)。在这里使用的粘接剂例如是热固化膏或片。接着，以识别标记8为记号，识别IC固定区域，将IC元件151对位于已识别的IC固定区域。然后，在已对位的状态下，使IC元件151的背面接触IC固定区域的多个接线柱40上并固定(芯片贴装工序)。接着，如图29(a)～(c)所示，例如用金属线153连接IC固定区域以外的区域的(即，从IC元件151的正下方向外的区域)的接线柱40的上面、和IC元件151表面的焊盘端子。在这里，可以以识别标记8为记号，识别成为外部端子的接线柱40，在所识别的接线柱40上连接金属线153的一端。 
此外，如图30(a)～(c)所示，用模压树脂161密封包括IC元件151、金属线153、接线柱40以及识别标记8的支承基板121的整个上方(树脂密封工序)。模压树脂161例如是热固化性的环氧树脂等。如上所述，支承基板121例如是玻璃基板，是热膨胀系数比较小的材料，所以即便是在树脂密封工序中加热200℃左右，俯视下在纵向和横向也几乎没有扩展。因此，在树脂密封工序期间，也可以持续保持相邻接线柱40间的距离大致恒定。 
然后，如图31(a)～(c)所示，将内包有IC元件151的模压树脂161从支承基板剥离。关于从支承基板的剥离，当使用紫外线固化型粘接剂作为粘接剂123时，可以通过UV(紫外线)照射使粘接力降低然后进行剥离。或者，可以施加机械力将内包有IC元件151的模压树脂161从支承基板剥离。另外，剥离后的粘接剂可以残留在树脂侧，还可以残留在支承基板侧。图34(a)是粘接剂123残留在模压树脂161侧的情况，图34(b)是粘接剂123与支承基板一起被除去的情况。在本发明中，可以是图34(a)以及(b)的任意形态。其中，在从支承基板剥离模压树脂161之后，成为从其剥离面露出金属薄膜109的状态。 
接着，在图31(a)～(c)中，例如使用墨液以及激光。在模压树脂161的上面(即未露出端子的一侧的面)标上产品标记(未图示)等。此外，如图32(a)～(c)所示，在模压树脂161的整个上面连续粘贴例如紫外线固化胶带(UV胶带)163。此外，使用刀片切断模压树脂161使其与产品外形一致。在该划片工序中，将模压树脂161分割成各个树脂封装162，并且切断不会成为产品的树脂的空白部分而将其除去。另外，树脂的切断例如是以从模压树脂161的下面(即，露出端子的一侧的面)露出的接线柱40为记号进行的。 
由此，如图33(a)、(b)所示，完成了由IC元件151、接线柱40、金属线153、和将它们密封的树脂封装162构成的半导体装置200。从树脂封装露出的接线柱40(即外部端子)可以原封不动，也可以像BGA那样搭载焊料球等。其中，表1表示第九实施方式的半导体装置200的应用芯片尺寸、芯片下的(外部)端子数、最大外部端子数以及封装外形的一例。 
【表1】 
  间距  (mm)   应用芯片尺寸  (mmSQ)   芯片下的  端子数   最大外部  端子数   封装外形  (mm)
  0.5   1   4   16   2.5
  0.5   2   16   36   3.5
  0.5   3   36   64   4.5
  0.5   4   64   100   5.5
  0.5   5   100   144   6.5
  0.5   6   144   196   7.5
  0.5   7   196   256   8.5
在表1中，间距是指相邻接线柱之间的距离，是从一个接线柱中心到另一个接线柱中心的距离。如表1以及图35(a)所示，间距例如为0.5mm左右。另外，应用芯片尺寸是指被树脂封装密封的IC元件的芯片尺寸(IC元件在俯视下的形状例如是正方形)。 
另外，最大外部端子数是通过树脂封装进行树脂密封的接线柱40的最大数，封装外形是树脂封装在俯视下的纵向或横向长度(树脂封装在俯 视下的形状例如是正方形)。如表1以及图35(b)所示，在接线柱40于俯视下分别整齐地纵向以及横向排列的状态下，即当俯视下配置在正栅上的各交点位置(以下简称为“配置成格栅状”)时，固定IC元件的区域(即IC固定区域)以及树脂密封的区域(即密封区域)的面积越大，则各区域所含的接线柱40也就越多。 
根据上述说明，通过本发明的第九实施方式，作为用于搭载IC元件151的芯片焊盘，或者作为IC元件151的外部端子，可以利用接线柱40，根据任意设定的IC固定区域的形状以及大小，可以将接线柱40作为芯片焊盘或外部端子分别使用。即，接线柱40成为芯片焊盘，也成为外部端子。因此，没有如同以往技术那样，对于每种IC元件151准备固有的芯片焊盘或固有的引线框架、固有的基板(内插件等)，装配半导体装置。对于多种IC元件151，不对其焊盘端子的布局施加限制，可以使作为元件搭载以及外部端子使用的基板50的规格共用化。由此，可以有助于降低半导体装置的制造成本。 
另外，如图25(a)～(c)等所示，可以在接线柱40的下面侧的外周面形成金属薄膜109。因此，当将接线柱40的下面例如焊接在母插件等上时，可以自接线柱的下面向其外周面广泛载置焊料，可以以高接合强度连接接线柱40和母插件。 
进而，如图36(a)～(c)所示，不像以往的芯片焊盘那样金属集中在一处。作为芯片焊盘或外部端子发挥功能的接线柱40在树脂封装162内分散配置，所以可以分散水分的凝集位置，减轻水蒸气压的集中。因此，在与吸湿以及加热相伴随的可靠性试验中，可以抑制树脂封装162的破裂，提高半导体装置的可靠性。其中，图36(a)～(c)表示IC元件151的尺寸例如是2mm方形的情况，在图36(a)中，为了避免附图的复杂化，省略了树脂封装163的标记。 
另外，通过本发明的第九实施方式，与第一实施方式一样，以识别标记8为记号来识别IC固定区域，在所识别的IC固定区域对位IC元件151。因此，可以将IC元件151高精度地对位于IC固定区域，可以在位于IC固定区域的接线柱40上安装IC元件151且少有位置不正。 
在该第九实施方式中，铜板101与本发明的“金属板”相对应，铜板 101的表面与本发明的“第一面”相对应，铜板101的背面与本发明的“第二面”相对应。另外，接线柱40与本发明的“金属支柱”相对应，安装有IC元件151的接线柱与本发明的“第一金属支柱”相对应，通过金属薄膜109与金属线153连接的接线柱40与本发明的“第二金属支柱”相对应。进而，金属线153与本发明的“第一导电部件”相对应，模压树脂161与本发明的“树脂”相对应。另外，具有识别标记8的基板50与本发明的“基板”相对应。 
其中，在该第九实施方式中，如图35(b)所示，对接线柱40于俯视下分别整齐地纵向以及横向排列的状态、即俯视下配置成格栅状的情况进行说明。但是，接线柱40的配置并不限于此。例如，如图37所示，接线柱40可以是奇数列和偶数列彼此错开半个间距且奇数行和偶数行彼此错开半个间距的状态，即俯视下配置成锯齿状。即便是这样的结构，接线柱40也可以成为芯片焊盘或外部端子的任意，所以不会像以往技术那样需要专用的芯片焊盘。另外，由于形成有识别标记8，所以与栅格状的情况一样，可以准确识别IC固定区域。 
另外，在该第九实施方式中，关于形成接线柱40的侧面的铜板101的蚀刻工序，是对从铜板101的上下两面分两次进行该工序的情况进行了说明。但是，该蚀刻工序也可以不是分两次进行，可以控制成一次。即，如图38(a)所示，首先，在下面未形成凹部的平坦铜板101的下面镀敷Ag等的金属薄膜109。接着，将已实施该镀敷处理的铜板101的下面按压在涂布有粘接剂123的支承基板121的上面而将其粘接。此外，如图25(b)所示，以未图示的抗蚀剂图案为掩模对铜板101进行蚀刻直至贯通，形成多个接线柱40。在从铜板101形成多个接线柱40之后，除去抗蚀剂图案，然后，如图25(c)所示，以识别标记8为记号，在IC固定区域的接线柱40上安装IC元件151。然后，借助金属线153，将IC元件151的焊盘端子连接在IC固定区域以外的接线柱40上。 
通过这样的方法，可以将蚀刻工序从两次减至一次，所以可以缩短制造基板50所需的时间，可以降低制造成本。但是，在图38(a)～(c)的方法中，在接线柱40的侧面未形成Ag等的金属薄膜109，所以与分两次进行蚀刻的情况相比，金属薄膜109的涂布面积少。因此，当将接线柱 40的下面焊接在例如母插件等上时，认为接线柱40和母插件的接合强度有可能降低。 
(10)第十实施方式 
在上述的第九实施方式中，如图36(a)～(c)所示，是对在树脂封装162内仅配置一片IC元件151的情况(即单芯片封装)进行了说明，但本发明并不限于此。 
图39是表示本发明的第十实施方式的半导体装置300的构成例的图。如果进行详细说明，则图39(a)以及(b)是表示半导体装置300的构成例的俯视图，图39(c)是用X20-X’20线将图39(b)切断时的剖面图。在图39(a)中，为了避免附图的复杂化，省略了模压树脂161的标记。其中，在图39(a)～(c)中，对于和在第九实施方式中说明的图20～图38相同结构的部分附加相同符号，并省略对其的详细说明。 
如图39(a)～(c)所示，在本发明中，可以在树脂封装162中配置两个以上的IC元件151。IC元件151可以是同种，也可以是外形或焊盘端子的数量互不相同的异种。如此，以裸露芯片的状态用一个树脂封装162密封多个IC元件151的MCM的制造方法也可以与上述的实施方式相同。 
即，如图39(a)所示，首先，以识别标记8为记号分别识别第一IC固定区域和第二IC固定区域。接着，在第一IC固定区域的接线柱40上安装第一IC元件151，并且在第二IC固定区域的接线柱40上安装第二IC元件151(芯片贴装工序)。此外，用金属线153等连接在IC固定区域以外的区域配置的接线柱40和IC元件151的焊盘端子。在这里，可以以识别标记8为记号识别成为外部端子的接线柱40，在所识别的接线柱40上连接金属线153的一端。 
接着，如图39(b)以及(c)所示，例如用热固化性的环氧树脂等密封IC元件151、金属线153以及接线柱40(树脂密封工序)。然后，将密封有IC元件151的树脂从支承基板(未图示)剥离，按照使两个IC元件151一并包含在相同封装中的方式对模压树脂161进行划片，由此分割成各树脂封装162。 
如此，通过本发明的第十实施方式，与第九实施方式一样，接线柱40成为芯片焊盘，也成为外部端子。因此，在装配MCM时，对于每种IC元件151，不必准备固有的芯片焊盘或固有的引线框架、固有的基板(内插件等)，可以降低其制造成本。另外，对于半导体装置300的结构本身，与第九实施方式一样，作为芯片焊盘或外部端子发挥功能的接线柱40在树脂封装162内分散配置，所以可以分散水分在树脂封装162内的凝集位置，减轻水蒸气压的集中。因此，在与吸湿以及加热相伴随的可靠性试验中，可以抑制树脂封装162的破裂，提高半导体装置的可靠性。 
进而，以识别标记8为记号来识别两个IC固定区域，在所识别的两个IC固定区域一个一个对位IC元件151。因此，可以将两个IC元件151高精度地分别对位于IC固定区域，可以分别两个安装IC元件151且少有位置不正。 
其中，在本发明中，如图39(a)所示，可以将IC固定区域以外的区域的接线柱40用作金属线153的中继端子。即，可以将借助金属线153a与IC元件151的焊盘端子连接的接线柱40a，借助金属线153b与其他接线柱40b连接。通过这样的方法，即使不改变接线柱40的配置位置，也可以将IC元件151的焊盘端子引出至任意位置，所以可以实质上变更半导体装置300的外部端子。因此，可以进一步提高例如如图26所示的基板20的通用性。 
进而，如图39(a)所示，可以借助金属线153以及接线柱40电连接IC元件151两者的焊盘端子。另外，关于识别标记8与接线柱40或镀敷层一样具有导电性的情况，例如可以如图39(a)所示，在形成有识别标记8的接线柱40上连接金属线153，将该接线柱40用作外部端子或中继端子。由此，可以进一步提高半导体装置的设计自由度。 
第十实施方式中与本发明的对应关系与第九实施方式相同。 

Claims (15)

1.一种基板，用于固定IC元件，具备：
具有第一面以及朝向与所述第一面相反一侧的第二面、且在俯视下沿纵向以及横向排列的多根由第一金属构成的金属支柱；和
通过从所述第一面至所述第二面之间的一部分将所述多根金属支柱相互连结的由所述第一金属构成的连结部；
在所述多根金属支柱中任意金属支柱的所述第一面上，形成有识别标记。
2.根据权利要求1所述的基板，其特征在于，
至少在所述金属支柱的所述第一面和所述第二面中的任意一面上，具有由第二金属构成的镀敷层，所述镀敷层从所述第一面或所述第二面鼓出。
3.根据权利要求1所述的基板，其特征在于，
由所述第一金属构成的连结部包括所述第二面。
4.根据权利要求1所述的基板，其特征在于，
由所述第一金属构成的连结部配置在所述第一面和所述第二面的中间部。
5.根据权利要求1所述的基板，其特征在于，
由所述第一金属构成的连结部偏向于所述第一面或所述第二面之中的任一方。
6.根据权利要求1所述的基板，其特征在于，
所述识别标记是具有导电性的掩模。
7.一种用于固定IC元件的基板的制造方法，包括：
(a)对具有第一面以及朝向与所述第一面相反一侧的第二面的金属板至少从所述第一面进行部分蚀刻，以形成在俯视下沿纵向以及横向排列的多根由第一金属构成的金属支柱的工序；和
(b)在所述多根金属支柱中任意金属支柱的第一面上形成识别标记的工序；
在形成所述多根金属支柱的工序中，按照所述多根金属支柱在所述第一面和所述第二面之间相互通过所述第一金属连结的方式，进行所述蚀刻。
8.根据权利要求7所述的基板的制造方法，其特征在于，
所述蚀刻仅从所述第一面进行。
9.根据权利要求7所述的基板的制造方法，其特征在于，
所述蚀刻从所述第一面和所述第二面进行。
10.根据权利要求7所述的基板的制造方法，其特征在于，
在所述(a)工序之前，包括至少在所述第一面和所述第二面中的任一面上形成由第二金属构成的镀敷层的工序，
在所述(a)工序的蚀刻中，按照使所述镀敷层从所述第一面或所述第二面鼓出的方式进行蚀刻。
11.一种用于固定IC元件的基板的制造方法，包括：
(a)对具有第一面以及朝向与所述第一面相反一侧的第二面的金属板从所述第一面和所述第二面进行部分蚀刻来形成凹部，并形成在俯视下沿纵向以及横向排列的多根由第一金属构成的金属支柱的工序，其中，按照所述多根金属支柱在所述第一面和所述第二面之间相互通过所述第一金属连结的方式进行蚀刻；
(b)从所述第二面侧向所述凹部中埋入树脂的工序；
(c)通过蚀刻来除去所述金属支柱被连结的部分的工序；和
(d)在所述多根金属支柱中任意金属支柱的第一面上形成识别标记的工序。
12.一种半导体装置的制造方法，包括：
(a)准备基板和IC元件的工序，该基板具备：多根由第一金属构成的金属支柱，具有第一面以及朝向与所述第一面相反一侧的第二面且在俯视下沿纵向以及横向排列，其中包括第一金属支柱以及第二金属支柱；和通过从所述第一面至所述第二面之间的一部分相互连结所述多根金属支柱的由所述第一金属构成的连结部；在所述多根金属支柱中任意金属支柱的所述第一面上形成有识别标记；所述IC元件具有形成有焊盘端子的表面以及朝向与表面相反一侧的背面；
(b)利用所述识别标记对所述第一金属支柱进行识别的工序；
(c)在识别出的所述第一金属支柱的所述第一面上固定所述IC元件的背面的工序；
(d)在固定所述IC元件的工序之后，用第一导电部件对所述IC元件的焊盘端子和所述第二金属支柱的所述第一面进行连接的工序；
(e)用树脂对所述IC元件以及所述第一导电部件、和所述多根金属支柱中所述第一面侧的部位进行密封的工序；和
(f)在所述利用树脂进行密封的工序之后，从所述第二面对所述连结部进行蚀刻以将其除去的工序。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，
在所述(f)工序之后，向所述蚀刻后的部分埋入树脂。
14.根据权利要求12所述的半导体装置的制造方法，其特征在于，
在所述(f)工序之后，还包括对所述密封树脂进行切断的划片工序。
15.根据权利要求12所述的半导体装置的制造方法，其特征在于，
所述(a)工序中准备的所述基板至少在所述金属支柱的所述第一面和所述第二面中的任意一面上，具有由第二金属构成的镀敷层，所述镀敷层从所述第一面或所述第二面鼓出。
CN2008101301477A 2007-07-31 2008-07-30 基板及其制造方法、以及半导体装置及其制造方法 Expired - Fee Related CN101359650B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007199565 2007-07-31
JP2007199565 2007-07-31
JP2007-199565 2007-07-31

Publications (2)

Publication Number Publication Date
CN101359650A CN101359650A (zh) 2009-02-04
CN101359650B true CN101359650B (zh) 2011-03-16

Family

ID=40332048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101301477A Expired - Fee Related CN101359650B (zh) 2007-07-31 2008-07-30 基板及其制造方法、以及半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US7875988B2 (zh)
JP (1) JP2009055014A (zh)
KR (1) KR101018520B1 (zh)
CN (1) CN101359650B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766832A (zh) * 2014-01-03 2015-07-08 海成帝爱斯株式会社 制造半导体封装基板的方法及用其制造的半导体封装基板

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101204092B1 (ko) * 2008-05-16 2012-11-22 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법
US20100015340A1 (en) * 2008-07-17 2010-01-21 Zenergy Power Inc. COMPOSITIONS AND METHODS FOR THE MANUFACTURE OF RARE EARTH METAL-Ba2Cu3O7-delta THIN FILMS
US8106502B2 (en) * 2008-11-17 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with plated pad and method of manufacture thereof
US9299648B2 (en) * 2009-03-04 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with patterned substrate and method of manufacture thereof
JP5195647B2 (ja) * 2009-06-01 2013-05-08 セイコーエプソン株式会社 リードフレームの製造方法及び半導体装置の製造方法
US7993981B2 (en) * 2009-06-11 2011-08-09 Lsi Corporation Electronic device package and method of manufacture
US8334467B2 (en) * 2009-06-17 2012-12-18 Lsi Corporation Lead frame design to improve reliability
CN101996978B (zh) * 2009-08-20 2014-04-09 精材科技股份有限公司 芯片封装体及其形成方法
US8564133B2 (en) 2009-08-20 2013-10-22 Ying-Nan Wen Chip package and method for forming the same
WO2011059205A2 (en) * 2009-11-11 2011-05-19 Lg Innotek Co., Ltd. Lead frame and manufacturing method of the same
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
TWI427716B (zh) 2010-06-04 2014-02-21 矽品精密工業股份有限公司 無載具之半導體封裝件及其製法
US8330272B2 (en) * 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8669649B2 (en) * 2010-09-24 2014-03-11 Stats Chippac Ltd. Integrated circuit packaging system with interlock and method of manufacture thereof
US20120146165A1 (en) * 2010-12-09 2012-06-14 Udo Ausserlechner Magnetic field current sensors
US8415206B2 (en) * 2011-03-24 2013-04-09 Stats Chippac Ltd. Integrated circuit packaging system with lead frame etching and method of manufacture thereof
TWI533380B (zh) * 2011-05-03 2016-05-11 旭德科技股份有限公司 封裝結構及其製作方法
TWI445100B (zh) * 2011-05-20 2014-07-11 Subtron Technology Co Ltd 封裝結構及其製作方法
US8841173B2 (en) 2011-10-20 2014-09-23 Stats Chippac Ltd. Integrated circuit packaging system with leadframe lead array routing and method of manufacture thereof
US9911685B2 (en) 2012-11-09 2018-03-06 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
KR20140060390A (ko) * 2012-11-09 2014-05-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 랜드 및 그 제조 방법과 이를 이용한 반도체 패키지 및 그 제조 방법
US9324584B2 (en) * 2012-12-14 2016-04-26 Stats Chippac Ltd. Integrated circuit packaging system with transferable trace lead frame
US9437457B2 (en) 2013-08-30 2016-09-06 Mediatek Inc. Chip package having a patterned conducting plate and method for forming the same
US10074581B2 (en) 2013-08-30 2018-09-11 Mediatek Inc. Chip package having a patterned conducting plate and a conducting pad with a recess
US9633297B2 (en) * 2013-10-22 2017-04-25 Toppan Printing Co., Ltd. IC module, IC card, and IC module substrate
CN103745968B (zh) * 2014-01-26 2016-06-01 矽力杰半导体技术(杭州)有限公司 封装结构及其制备方法
US9559077B2 (en) * 2014-10-22 2017-01-31 Nxp Usa, Inc. Die attachment for packaged semiconductor device
DE102015105752B4 (de) * 2015-04-15 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiteranordnung mit Reservoir für Markermaterial
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
KR101664022B1 (ko) * 2015-08-03 2016-10-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
JP6777365B2 (ja) * 2016-12-09 2020-10-28 大口マテリアル株式会社 リードフレーム
JP7039245B2 (ja) * 2017-10-18 2022-03-22 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
CN111405772B (zh) * 2020-03-10 2021-04-20 昆山一鼎工业科技有限公司 半导体器件的表面处理方法
US11887916B2 (en) 2020-09-09 2024-01-30 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US20220157707A1 (en) * 2020-11-17 2022-05-19 Panjit International Inc. Thin semiconductor package and manufacturing method thereof
US20240020260A1 (en) * 2022-07-13 2024-01-18 Global Unichip Corporation Communication interface structure and die-to-die package

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02240940A (ja) 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JPH07335721A (ja) * 1994-06-13 1995-12-22 Mitsubishi Electric Corp アライメントマークを有する半導体装置
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3691335B2 (ja) * 2000-03-28 2005-09-07 三洋電機株式会社 回路装置の製造方法
JP3639495B2 (ja) * 2000-03-28 2005-04-20 三洋電機株式会社 回路装置の製造方法
JP2001326250A (ja) 2000-05-17 2001-11-22 Nec Corp フリップチップ型半導体装置及び製造方法
JP3600136B2 (ja) * 2000-09-04 2004-12-08 三洋電機株式会社 回路装置の製造方法
JP3909575B2 (ja) * 2002-01-22 2007-04-25 ヤマハ株式会社 半導体素子及びその製造方法
JP2004266195A (ja) * 2003-03-04 2004-09-24 Sony Corp 半導体パッケージの製造方法
JP2004281486A (ja) 2003-03-13 2004-10-07 Rohm Co Ltd 半導体パッケージ及び同パッケージを用いた半導体装置
JP3804649B2 (ja) * 2003-09-19 2006-08-02 株式会社村田製作所 電子回路装置の製造方法および電子回路装置
JP4379102B2 (ja) * 2003-12-12 2009-12-09 セイコーエプソン株式会社 半導体装置の製造方法
KR100642746B1 (ko) * 2004-02-06 2006-11-10 삼성전자주식회사 멀티 스택 패키지의 제조방법
JP2005322704A (ja) 2004-05-07 2005-11-17 Matsushita Electric Ind Co Ltd 半導体装置
JP2006303305A (ja) * 2005-04-22 2006-11-02 Aoi Electronics Co Ltd 半導体装置
JP4032063B2 (ja) * 2005-08-10 2008-01-16 株式会社三井ハイテック 半導体装置の製造方法
KR100809726B1 (ko) * 2007-05-14 2008-03-06 삼성전자주식회사 얼라인 마크, 상기 얼라인 마크를 구비하는 반도체 칩,상기 반도체 칩을 구비하는 반도체 패키지 및 상기 반도체칩과 상기 반도체 패키지의 제조방법들
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-322704A 2005.11.17

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766832A (zh) * 2014-01-03 2015-07-08 海成帝爱斯株式会社 制造半导体封装基板的方法及用其制造的半导体封装基板
CN104766832B (zh) * 2014-01-03 2020-07-14 海成帝爱斯株式会社 制造半导体封装基板的方法及用其制造的半导体封装基板

Also Published As

Publication number Publication date
JP2009055014A (ja) 2009-03-12
KR101018520B1 (ko) 2011-03-03
US7875988B2 (en) 2011-01-25
US20090034225A1 (en) 2009-02-05
CN101359650A (zh) 2009-02-04
KR20090013137A (ko) 2009-02-04

Similar Documents

Publication Publication Date Title
CN101359650B (zh) 基板及其制造方法、以及半导体装置及其制造方法
CN101601133B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
KR101615789B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US6201266B1 (en) Semiconductor device and method for manufacturing the same
US7696082B2 (en) Semiconductor device manufacturing method, semiconductor device, and wiring board
EP2622635B1 (en) Singulation of ic packages
JP4483969B2 (ja) 基板及びその製造方法、半導体装置の製造方法
KR20020027233A (ko) 반도체 장치 및 그의 제조 방법
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN101359641A (zh) 衬底及其制造方法、半导体装置及其制造方法
TWI521661B (zh) 導線架基板之製造方法與半導體裝置
KR20120005446A (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US20020030575A1 (en) Semiconductor packages and methods for making the same
US7598122B1 (en) Die attach method and microarray leadframe structure
KR101041228B1 (ko) 플래시 메모리 카드 상의 테스트 패드
CN101944520B (zh) 半导体封装结构与半导体封装工艺
US20070163992A1 (en) Method and device for contacting semiconductor chips
US10763202B2 (en) Multi-row wiring member for semiconductor device and method for manufacturing the same
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP2010153751A (ja) 半導体パッケージ
JP4821803B2 (ja) 半導体装置及び半導体装置の製造方法
JP2009076947A (ja) 半導体装置及び配線基板
JP2004158871A (ja) 半導体装置およびその製造方法
JP2004336075A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110316

Termination date: 20160730