KR101664022B1 - 반도체 패키지 및 이의 제조 방법 - Google Patents

반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101664022B1
KR101664022B1 KR1020150109344A KR20150109344A KR101664022B1 KR 101664022 B1 KR101664022 B1 KR 101664022B1 KR 1020150109344 A KR1020150109344 A KR 1020150109344A KR 20150109344 A KR20150109344 A KR 20150109344A KR 101664022 B1 KR101664022 B1 KR 101664022B1
Authority
KR
South Korea
Prior art keywords
etching
passive element
pad
bump
forming
Prior art date
Application number
KR1020150109344A
Other languages
English (en)
Inventor
이승우
김병진
방원배
김기정
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020150109344A priority Critical patent/KR101664022B1/ko
Application granted granted Critical
Publication of KR101664022B1 publication Critical patent/KR101664022B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 리드프레임을 이용한 반도체 패키지의 두께를 줄여서 기존 대비 로우 프로파일(low profile)을 실현시킬 수 있도록 한 반도체 패키지 및 이의 제조 방법에 관한 것이다.
즉, 본 발명은 라우터블 몰디드 리드프레임의 수동소자가 부착되는 수동소자 부착패드를 반도체 칩이 부착되는 범프패드에 비하여 낮게 형성된 구조로 개선하여, 수동소자의 부착 높이를 낮추어줄 수 있도록 함으로써, 시스템 인 패키지의 전체 두께를 줄여서 기존 대비 로우 프로파일(low profile) 구조를 갖도록 한 반도체 패키지 및 이의 제조 방법을 제공하고자 한 것이다.

Description

반도체 패키지 및 이의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 리드프레임을 이용한 반도체 패키지의 두께를 줄여서 기존 대비 로우 프로파일(low profile)을 실현시킬 수 있도록 한 반도체 패키지 및 이의 제조 방법에 관한 것이다.
일반적으로, 반도체 패키지를 제조하기 위한 기판의 한 종류인 금속 재질의 리드프레임은 전체 골격을 이루는 사이드프레임과, 반도체 칩이 실장되는 칩탑재판과, 상기 사이드프레임과 칩탑재판을 일체로 연결하는 타이바와, 사이드프레임으로부터 칩탑재판의 사방 모서리에 인접되게 연장된 다수의 리드를 포함하여 구성된다.
최근에는 반도체 패키지를 칩의 크기에 가깝게 제조하기 위하여 리드프레임을 매우 얇고 작게 제작하고 있고, 또한 단위 생산성을 향상시키기 위하여 리드프레임을 다수의 반도체 패키지 영역이 한꺼번에 매트릭스 배열을 이루는 스트립 형태로 제작하고 있으며, 이렇게 제작된 리드프레임중 하나를 소위 "라우터블 몰디드 리드프레임(RtMLF: Routable Molded Lead Frame)"이라 칭한다.
여기서, 첨부한 도 3a 내지 도 3g을 참조로, 종래의 라우터블 몰디드 리드프레임 및 이를 이용한 시스템 인 패키지(System in Package; SiP) 제조 공정을 살펴보면 다음과 같다.
참고로, 시스템 인 패키지(System in Package; SiP)는 반도체 패키지의 일종으로서, 다수의 반도체 칩과 수동소자를 하나의 패키지 안에 집적시킨 패키지를 말한다.
먼저 일정 두께 및 면적을 갖는 일체형의 금속 플레이트(30)가 제공된다(도 3a 참조).
다음으로, 상기 금속 플레이트(30)를 다수의 도전성 패턴들로 분할하기 위한 선행 과정으로서, 금속 플레이트(30)의 저면 중 원하는 영역에 대하여 화학적 용액에 의한 1차 에칭(etching) 공정이 진행되고, 이 1차 에칭 공정에 의하여 금속 플레이트(30)의 저면에는 동일한 깊이를 갖는 다수의 에칭공간부(32)가 형성된다(도 3b 참조).
이때, 상기 금속 플레이트(30)의 저면에 대한 1차 에칭 공정이 진행된 상태에서는 금속 플레이트(30)의 상부가 분할되지 않은 상태이므로, 금속 플레이트(30)는 여전히 일체형 구조를 유지하게 된다.
이어서, 상기 금속 플레이트(30)의 저면에 형성된 복수의 에칭공간부(32)내에 몰딩 컴파운드 수지를 이용하여 프리몰딩 공정을 실시함으로써, 각 에칭공간부(32)내에 프리몰딩체(16)가 일체로 채워지게 된다(도 3c 참조).
연이어, 상기 프리몰딩체(16)의 저부를 그라인딩함으로써, 나중에 볼패드 역할을 하도록 금속플레이트(30)의 저면을 외부로 노출시키는 동시에 금속플레이트(30)의 저면과 프리몰딩체(16)의 저면이 동일 평면을 이루도록 한다(도 3d 참조).
다음으로, 상기 금속 플레이트(30)를 다수의 도전성 패턴들로 분할하기 위한 과정으로서, 금속 플레이트(30)의 상면 중 원하는 영역에 대한 2차 에칭 공정이 진행된다(도 3e 참조).
따라서, 상기 금속 플레이트(30)가 1차 에칭 공정과, 프리몰딩 공정과, 2차 에칭 공정에 의하여 일정 간격의 도전성 패턴(14)들로 개개 분할되고, 개개 분할된 도전성 패턴(14)들 사이에는 프리몰딩체(16)가 절연 가능하게 채워져 접합된 라우터블 몰디드 리드프레임(10)으로 완성된다.
이때, 상기 도선성 패턴(14)은 그 상면이 동일 평면을 이루며 소정의 회로배열을 갖는 바, 반도체 칩의 범프가 전기적 신호 교환 가능하게 융착되는 범프패드(14a)와, 수동소자(예를 들어, 저항, 커패시터, 인덕터 등)가 도전 가능하게 부착되는 수동소자 부착패드(14b)로 구성되며, 범프패드(14a)의 저면은 솔더볼 등과 같은 입출력단자가 부착되는 볼랜드(14c)가 된다.
또한, 상기 수동소자는 입출력을 위한 2개의 전극을 갖기 때문에 수동소자 부착패드(14b)는 상기한 2차 에칭 공정에 의하여 두 개의 도전성 패턴으로 분할되어 형성된다.
이어서, 상기 라우터블 몰디드 리드프레임(10)에 반도체 칩(20) 및 수동소자(24)을 부착하는 공정이 진행된다(도 3f 참조).
이때, 상기 반도체 칩(20)의 각 본딩패드에는 통상의 범핑 공정에 의하여 도전성 범프(22)가 미리 부착된 상태이다.
이에, 상기 반도체 칩(20)의 각 범프(22)가 라우터블 몰디드 리드프레임(10)의 각 범프패드(14a) 위에 융착되는 상태가 되고, 상기 수동소자(24)도 수동소자 부착패드(14b) 위에 도전 가능하게 부착된다.
대개, 상기 수동소자(24)는 웨이퍼 상태에서 미세한 두께로 그라인딩된 반도체 칩(20)에 비하여 두꺼운 블럭 형상으로 구비되므로, 위와 같이 리드프레임(10)에 반도체 칩(20)과 수동소자(24)가 함께 부착되면, 반도체 칩(20)에 비하여 수동소자(24)가 더 높게 배치되는 상태가 된다.
다음으로, 상기 라우터블 몰디드 리드프레임(10)의 상면에 걸쳐 몰딩 컴파운드 수지(40)를 몰딩하여 반도체 칩(20), 도전성 범프(22) 및 수동소자(24) 등을 봉지시키는 몰딩 공정이 진행된다(도 3g 참조).
선택적으로, 상기 리드프레임(10)의 각 도전성패턴(14)의 저면 즉, 볼랜드(14c)에 솔더볼과 같은 입출력단자를 융착하는 공정이 더 진행될 수 있다.
그러나, 상기한 종래의 라우터블 몰디드 리드프레임 및 이를 이용한 시스템 인 패키지는 다음과 같은 단점이 있다.
상기 라우터블 몰디드 리드프레임에 반도체 칩과 수동소자가 함께 부착되면, 반도체 칩은 웨이퍼 상태에서 미세한 두께로 그라인딩된 상태이므로, 반도체 칩에 비하여 수동소자가 더 높게 위쪽으로 돌출되는 상태가 되어, 결국 시스템 인 패키지의 전체 두께(height)를 증가시키는 단점이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 라우터블 몰디드 리드프레임의 수동소자가 부착되는 수동소자 부착패드를 반도체 칩이 부착되는 범프패드에 비하여 낮게 형성된 구조로 개선하여, 수동소자의 부착 높이를 낮추어줄 수 있도록 함으로써, 시스템 인 패키지의 전체 두께를 줄여서 기존 대비 로우 프로파일(low profile) 구조를 갖도록 한 반도체 패키지 및 이의 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 범프패드와 수동소자 부착패드를 포함하는 다수의 도전성패턴과, 각 도전성패턴 사이에 채워져 접합된 프리몰딩체로 구성된 리드프레임과; 상기 범프패드에 도전성 범프를 매개로 부착되는 반도체 칩과; 상기 수동소자 부착패드에 부착되는 수동소자와; 상기 리드프레임의 상부에 오버몰딩되어 반도체 칩 및 수동소자를 봉지하는 몰딩 컴파운드 수지를 포함하는 반도체 패키지에 있어서, 상기 수동소자 부착패드와 접합된 부분의 프리몰딩체 높이를 범프패드와 접합된 프리몰딩체 높이에 비하여 낮게 몰딩하고, 상기 수동소자 부착패드의 높이를 여러번의 에칭 공정을 이용하여 범프패드에 비하여 낮게 형성하여, 수동소자 부착패드에 부착되는 수동소자의 높이가 반도체 칩의 높이와 동일하거나 그 이하가 되도록 한 것을 특징으로 하는 반도체 패키지를 제공한다.
바람직하게는, 상기 수동소자의 저면과 대응되는 프리몰딩체 표면에는 몰딩 컴파운드 수지의 흐름 유도를 위한 안내홈이 형성된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 금속 플레이트 제공 단계와; 상기 금속 플레이트의 저면 중 원하는 영역에 대한 1차 에칭을 실시하여, 복수의 범프패드 형성용 에칭공간부를 형성하는 동시에 범프패드 형성용 에칭공간부에 비하여 낮은 깊이를 갖는 수동소자 부착패드 형성용 에칭공간부를 형성하는 단계와; 상기 범프패드 형성용 에칭공간부와 수동소자 부착패드 형성용 에칭공간부내에 프리몰딩체를 채워서 접합하는 프리몰딩 단계와; 상기 금속 플레이트가 범프패드와 수동소자 부착패드를 포함하는 개개의 도전성 패턴으로 분할되도록 금속 플레이트의 상면 중 원하는 영역에 대한 2차 에칭을 실시하되, 수동소자 부착패드의 높이가 범프패드의 높이보다 낮게 되도록 2차 에칭을 실시하는 단계와; 상기 범프패드에 도전성 범프를 매개로 반도체 칩을 도전 가능하게 부착하는 단계와; 상기 범프패드에 비하여 낮은 수동소자 부착패드에 수동소자를 도전 가능하게 부착하는 단계와; 상기 반도체 칩 및 수동소자를 몰딩 컴파운드 수지로 감싸여지도록 한 몰딩 단계; 를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.
바람직하게는, 상기 1차 에칭을 실시할 때, 상기 복수의 범프패드 형성용 에칭공간부가 먼저 에칭으로 형성되고, 상기 수동소자 부착패드 형성용 에칭공간부가 나중에 에칭으로 형성되는 것을 특징으로 한다.
또는, 상기 1차 에칭을 실시할 때, 상기 수동소자 부착패드 형성용 에칭공간부가 먼저 에칭으로 형성되고, 상기 복수의 범프패드 형성용 에칭공간부가 나중에 에칭으로 형성되는 것을 특징으로 한다.
또한, 상기 2차 에칭을 실시하는 단계에서, 범프패드 형성용 에칭공간부에 채워진 프리몰딩체와 대응되는 금속플레이트의 상면을 에칭하되, 프리몰딩체가 노출될 때까지 한 번의 화학적 에칭 공정을 진행하여, 프리몰딩체를 사이에 두고 개개로 분할된 복수의 범프패드가 형성되는 것을 특징으로 한다.
특히, 상기 2차 에칭을 실시하는 단계에서, 수동소자 패드 형성용 에칭공간부에 채워진 프리몰딩체와 대응되는 금속플레이트의 상면을 에칭하되, 프리몰딩체가 노출될 때까지 여러번의 화학적 에칭 공정을 진행하여, 프리몰딩체의 표면에 범프패드의 높이보다 낮은 수동소자 패드가 개개로 분할 형성되는 것을 특징으로 한다.
바람직하게는, 상기 1차 에칭을 실시할 때, 수동소자 부착패드용 형성용 에칭공간부의 표면에 볼록한 돌출부가 남도록 에칭을 실시하는 것을 특징으로 한다.
또한, 상기 돌출부는 프리몰딩 단계에서 프리몰딩체와 접합되고, 2차 에칭을 실시하는 단계에서 에칭으로 제거되어, 돌출부와 접합되었던 프레몰딩체의 표면에 몰딩 컴파운드 수지의 흐름 유도를 위한 안내홈이 형성되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 라우터블 몰디드 리드프레임을 이용한 시스템 인 패키지를 제조할 때, 수동소자가 부착되는 수동소자 부착패드를 반도체 칩이 부착되는 범프패드에 비하여 낮게 형성된 구조로 개선하여, 수동소자의 부착 높이를 낮추어줄 수 있도록 함으로써, 시스템 인 패키지의 전체 두께를 줄여서 기존 대비 로우 프로파일(low profile) 구조를 갖는 시스템 인 패키지를 제공할 수 있다.
둘째, 수동소자 부착패드와 접합된 상태에서 수동소자의 저면과 대응되는 프리몰딩체의 표면에 몰딩 컴파운드 수지의 흐름 유도를 위한 안내홈을 형성하여, 수동소자와 프리몰딩체 간의 간격을 넓혀줌으로써, 수동소자와 프리몰딩체 사이에 언더필 재료로서의 몰딩 컴파운드 수지가 용이하게 채워질 수 있다.
도 1a 내지 도 1h는 본 발명의 제1실시예에 따른 반도체 패키지 및 이의 제조 방법을 순서대로 도시한 단면도,
도 2a 내지 도 2i는 본 발명의 제2실시예에 따른 반도체 패키지 및 이의 제조 방법을 순서대로 도시한 단면도,
도 3a 내지 도 3g는 종래의 반도체 패키지 및 제조 방법을 도시한 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
제1실시예
첨부한 도 1a 내지 도 1h는 본 발명의 제1실시예에 따른 반도체 패키지 및 이의 제조 방법을 순서대로 도시한 단면도이다.
먼저, 일정 두께 및 면적을 갖는 일체형의 금속 플레이트(30)가 제공된다(도 1a 참조).
다음으로, 상기 금속 플레이트(30)를 범프패드(14a)와 수동소자 부착패드(14b)를 포함하는 다수의 도전성 패턴(14)들로 분할하기 위한 선행 과정으로서, 금속 플레이트(30)의 저면 중 원하는 영역에 대하여 화학적 용액에 의한 1차 에칭(etching) 공정이 진행되고, 이 1차 에칭 공정에 의하여 금속 플레이트(30)의 저면에 다수의 에칭공간부(32)가 형성된다(도 1b 참조).
본 발명에 따르면, 상기 에칭공간부(32)는 범프패드 형성용 에칭공간부(32a)와 수동소자 부착패드 형성용 에칭공간부(32b)가 서로 다른 깊이로 형성된다.
이에, 상기 금속 플레이트(30)의 저면 중 원하는 영역에 대한 1차 에칭 공정을 실시하여, 동일한 깊이를 갖는 복수의 범프패드 형성용 에칭공간부(32a)를 형성하는 동시에 범프패드 형성용 에칭공간부(32a)에 비하여 낮은 깊이를 갖는 수동소자 부착패드 형성용 에칭공간부(32b)를 형성한다.
이때, 상기 수동소자 부착패드 형성용 에칭공간부(32b)를 범프패드 형성용 에칭공간부(32a)에 비하여 낮은 깊이로 에칭하는 방법은 화학적 에칭 용액의 양을 달리 적용하는 방법이 적용될 수 있다.
바람직하게는, 상기 1차 에칭 공정을 실시할 때, 상기 복수의 범프패드 형성용 에칭공간부(32a)를 먼저 에칭으로 형성하고, 상기 수동소자 부착패드 형성용 에칭공간부(32b)를 나중에 에칭으로 형성할 수 있다.
또는, 상기 1차 에칭 공정을 실시할 때, 상기 수동소자 부착패드 형성용 에칭공간부(32b)를 먼저 에칭으로 형성하고, 상기 복수의 범프패드 형성용 에칭공간부(32a)를 나중에 에칭으로 형성할 수 있다.
다음으로, 상기 범프패드 형성용 에칭공간부(32a)와 수동소자 부착패드 형성용 에칭공간부(32b)내에 몰딩 컴파운드 수지를 이용하여 프리몰딩 공정을 실시함으로써, 각 에칭공간부(32a,32b)내에 프리몰딩체(16)가 일체로 채워지게 된다(도 1c 참조).
연이어, 상기 프리몰딩체(16)의 저부를 그라인딩함으로써, 나중에 볼패드 역할을 하도록 금속플레이트(30)의 저면을 외부로 노출시키는 동시에 금속플레이트(30)의 저면과 프리몰딩체(16)의 저면이 동일 평면을 이루도록 한다(도 1d 참조).
다음으로, 상기 금속 플레이트(30)가 범프패드(14a)와 수동소자 부착패드(14b)를 포함하는 개개의 도전성 패턴(14)으로 분할되도록 금속 플레이트(30)의 상면 중 원하는 영역에 대한 2차 에칭을 실시하되, 수동소자 부착패드(14b)의 높이가 범프패드(14a)의 높이보다 낮게 되도록 2차 에칭 공정을 실시한다(도 1e 및 도 1f 참조).
상기 2차 에칭 공정을 실시하는 단계에서, 범프패드 형성용 에칭공간부(32a)에 채워진 프리몰딩체(16)와 대응되는 금속플레이트(30)의 상면 부분을 화학적 용액으로 에칭하되, 프리몰딩체(16)가 노출될 때까지 한 번의 화학적 에칭 공정을 진행함으로써, 프리몰딩체(16)를 사이에 두고 금속플레이트(30)가 복수의 범프패드(14a)로 개개 분할된다.
또한, 상기 2차 에칭 공정을 실시하는 단계에서, 수동소자 패드 형성용 에칭공간부(32b)에 채워진 프리몰딩체(16)와 대응되는 금속플레이트의 상면 부분을 화학적 용액으로 에칭하되, 도 1e 및 도 1f에서 보듯이 그 아래의 프리몰딩체(16)가 노출될 때까지 여러번의 화학적 에칭 공정을 진행함으로써, 프리몰딩체(16)의 표면에 범프패드(14a)의 높이보다 낮은 수동소자 패드(14b)가 개개로 분할 형성되는 상태가 된다.
이러한 2차 에칭 공정을 실시한 결과, 상기 도전성 패턴(14)은 반도체 칩의 범프가 전기적 신호 교환 가능하게 융착되는 범프패드(14a)와, 범프패드(14a)의 높이보다 낮은 높이로 형성되어 수동소자(예를 들어, 저항, 커패시터, 인덕터 등)가 도전 가능하게 부착되는 수동소자 부착패드(14b)를 포함하고, 범프패드(14a)의 저면은 솔더볼 등과 같은 입출력단자가 부착되는 볼랜드(14c)가 된다.
이때, 상기 수동소자 부착패드(14b)는 수동소자가 입출력을 위한 2개의 전극을 갖기 때문에 수동소자의 각 전극을 부착하기 위하여 프리몰딩체(16) 위에 접합된 상태로 두 개의 도전성 패턴으로 분할 형성된다.
이와 같이, 범프패드(14a)와 보다 낮은 높이의 수동소자 부착패드(14b)를 포함하는 도전성패턴(14)과, 각 도전성패턴(14) 사이에 채워져 접합된 프리몰딩체(16)로 구성된 본 발명의 제1실시예에 따른 라우터블 몰디드 리드프레임(10)이 완성된다.
다음으로, 상기 라우터블 몰디드 리드프레임(10)에 반도체 칩(20) 및 수동소자(24)을 부착하는 공정이 진행된다(도 1g 참조).
이때, 상기 반도체 칩(20)의 각 본딩패드에는 통상의 범핑 공정에 의하여 도전성 범프(22)가 미리 부착된 상태이다.
이에, 상기 반도체 칩(20)의 각 범프(22)가 라우터블 몰디드 리드프레임(10)의 각 범프패드(14a) 위에 융착되는 상태가 되고, 상기 수동소자(24)도 수동소자 부착패드(14b) 위에 도전 가능하게 부착되는 바, 수동소자 부착패드(14b)가 범프패드(14a)에 비하여 낮은 높이를 가지므로, 종래에 수동소자(24)가 반도체 칩(20)의 높이보다 높게 위치하던 것과 달리, 수동소자(24)가 반도체 칩(20)의 높이와 동일하거나 그 이하 위치에 놓이게 된다.
다시 말해서, 상기와 같이 수동소자 부착패드(14b)와 접합된 부분의 프리몰딩체(16) 높이를 범프패드(14a)와 접합된 부분의 프리몰딩체(16) 높이에 비하여 낮게 프리 몰딩하고, 상기 수동소자 부착패드(14b)의 높이를 여러번의 에칭 공정을 이용하여 범프패드(14a)에 비하여 낮게 형성함으로써, 수동소자 부착패드(14b)에 부착되는 수동소자(24)의 높이가 반도체 칩(20)의 높이와 동일하거나 그 이하 위치에 놓이게 된다.
다음으로, 상기 라우터블 몰디드 리드프레임(10)의 상면에 걸쳐 몰딩 컴파운드 수지(40)를 몰딩하여 반도체 칩(20), 도전성 범프(22) 및 수동소자(24) 등을 봉지시키는 몰딩 공정을 진행함으로써, 본 발명의 제1실시예에 따른 시스템 인 패키지가 완성된다(도 1h 참조).
선택적으로, 상기 리드프레임(10)의 각 도전성패턴(14)의 저면 즉, 볼랜드(14c)에 솔더볼과 같은 입출력단자를 융착하는 공정이 더 진행될 수 있다.
이상과 같은 본 발명의 제1실시예에 따르면, 수동소자(24)가 부착되는 수동소자 부착패드(14b)를 반도체 칩(20)이 부착되는 범프패드(14a)에 비하여 낮게 형성된 구조로 개선하여, 수동소자(24)의 부착 높이를 반도체 칩(20)과 동일하거나 그 이하 위치로 낮추어줄 수 있도록 함으로써, 시스템 인 패키지의 전체 두께를 줄일 수 있고, 결국 기존 대비 로우 프로파일(low profile) 구조를 갖는 시스템 인 패키지를 제공할 수 있다.
제2실시예
첨부한 도 2a 내지 도 2i는 본 발명의 제2실시예에 따른 반도체 패키지 및 이의 제조 방법을 순서대로 도시한 단면도이다.
본 발명의 제2실시예에 따른 반도체 패키지는 상기한 제1실시예와 동일한 구조 및 제법으로 구성되지만, 수동소자 부착패드(14b)와 접합된 상태에서 수동소자(24)의 저면과 대응되는 프리몰딩체(16)의 표면에 몰딩 컴파운드 수지(40)의 흐름 유도를 위한 안내홈(34)을 형성하여, 수동소자(24)와 프리몰딩체(16) 간의 간격을 넓혀줌으로써, 몰딩 공정시 수동소자(24)와 프리몰딩체(16) 사이에 언더필 재료로서의 몰딩 컴파운드 수지(40)가 용이하게 채워질 수 있도록 한 점에 특징이 있다.
먼저, 일정 두께 및 면적을 갖는 일체형의 금속 플레이트(30)가 제공된다(도 2a 참조).
다음으로, 상기 금속 플레이트(30)의 저면 중 원하는 영역에 대하여 화학적 용액에 의한 1차 에칭(etching) 공정이 진행되고, 이 1차 에칭 공정에 의하여 금속 플레이트(30)의 저면에 다수의 에칭공간부(32)가 형성된다(도 2b 참조).
본 발명에 따르면, 상기 에칭공간부(32)는 범프패드 형성용 에칭공간부(32a)와 수동소자 부착패드 형성용 에칭공간부(32b)가 서로 다른 깊이로 형성된다.
이에, 상기 금속 플레이트(30)의 저면 중 원하는 영역에 대한 1차 에칭 공정을 실시하여, 동일한 깊이를 갖는 복수의 범프패드 형성용 에칭공간부(32a)를 형성하는 동시에 범프패드 형성용 에칭공간부(32a)에 비하여 낮은 깊이를 갖는 수동소자 부착패드 형성용 에칭공간부(32b)를 형성한다.
이때, 상기 1차 에칭을 실시할 때, 수동소자 부착패드용 형성용 에칭공간부(32b)의 표면에 볼록한 돌출부(33)가 남도록 에칭을 실시한다.
바람직하게는, 상기 돌출부(33)가 될 부분에 마스크를 가려준 다음 에칭을 실시함으로써, 수동소자 부착패드용 형성용 에칭공간부(32b)의 표면 중앙부에 볼록한 돌출부(33)가 형성될 수 있다.
다음으로, 상기 범프패드 형성용 에칭공간부(32a)와 수동소자 부착패드 형성용 에칭공간부(32b)내에 몰딩 컴파운드 수지를 이용하여 프리몰딩 공정을 실시함으로써, 각 에칭공간부(32a,32b)내에 프리몰딩체(16)가 일체로 채워지게 된다(도 2c 참조).
연이어, 상기 프리몰딩체(16)의 저부를 그라인딩함으로써, 나중에 볼패드 역할을 하도록 금속플레이트(30)의 저면을 외부로 노출시키는 동시에 금속플레이트(30)의 저면과 프리몰딩체(16)의 저면이 동일 평면을 이루도록 한다(도 2d 참조).
다음으로, 상기한 제1실시예와 같이 금속 플레이트(30)가 범프패드(14a)와 수동소자 부착패드(14b)를 포함하는 개개의 도전성 패턴(14)으로 분할되도록 금속 플레이트(30)의 상면 중 원하는 영역에 대한 2차 에칭을 실시하되, 수동소자 부착패드(14b)의 높이가 범프패드(14a)의 높이보다 낮게 되도록 2차 에칭 공정을 실시한다(도 2e 내지 도 2g 참조).
이때, 도 2f에서 보듯이 상기 수동소자 부착패드용 형성용 에칭공간부(32b)에 채워진 프리몰딩체(16)의 표면 중앙부에 볼록한 돌출부(33)가 남게 되는데, 이 돌출부(33)까지 2차 에칭 공정에서 제거해 줌으로써, 돌출부가 제거된 프리몰딩체(16)의 표면 중앙부에 몰딩 컴파운드 수지(40)의 흐름 유도를 위한 안내홈(34)을 형성되는 상태가 된다.
이러한 2차 에칭 공정을 실시한 결과, 상기 도전성 패턴(14)은 반도체 칩의 범프가 전기적 신호 교환 가능하게 융착되는 범프패드(14a)와, 범프패드(14a)의 높이보다 낮은 높이로 형성되어 수동소자(예를 들어, 저항, 커패시터, 인덕터 등)가 도전 가능하게 부착되는 수동소자 부착패드(14b)를 포함하고, 범프패드(14a)의 저면은 솔더볼 등과 같은 입출력단자가 부착되는 볼랜드(14c)가 된다.
이때, 상기 수동소자 부착패드(14b)는 수동소자가 입출력을 위한 2개의 전극을 갖기 때문에 수동소자의 각 전극을 부착하기 위하여 프리몰딩체(16) 위에 접합된 상태로 두 개의 도전성 패턴으로 분할 형성된다.
이와 같이, 범프패드(14a)와 보다 낮은 높이의 수동소자 부착패드(14b)를 포함하는 도전성패턴(14)과, 각 도전성패턴(14) 사이에 채워져 접합된 프리몰딩체(16)를 포함하되, 수동소자 부착패드(14b) 사이의 프리몰딩체(16)에 안내홈(34)이 형성된 본 발명의 제2실시예에 따른 라우터블 몰디드 리드프레임(10)이 완성된다.
다음으로, 상기 라우터블 몰디드 리드프레임(10)에 반도체 칩(20) 및 수동소자(24)을 부착하는 공정이 진행된다(도 2h 참조).
이에, 상기 반도체 칩(20)의 각 범프(22)가 라우터블 몰디드 리드프레임(10)의 각 범프패드(14a) 위에 융착되는 상태가 되고, 상기 수동소자(24)도 수동소자 부착패드(14b) 위에 도전 가능하게 부착되는 바, 수동소자 부착패드(14b)가 범프패드(14a)에 비하여 낮은 높이를 가지므로, 종래에 수동소자(24)가 반도체 칩(20)의 높이보다 높게 위치하던 것과 달리, 수동소자(24)가 반도체 칩(20)의 높이와 동일하거나 그 이하 위치에 놓이게 된다.
다음으로, 상기 라우터블 몰디드 리드프레임(10)의 상면에 걸쳐 몰딩 컴파운드 수지(40)를 몰딩하여 반도체 칩(20), 도전성 범프(22) 및 수동소자(24) 등을 봉지시키는 몰딩 공정을 진행함으로써, 본 발명의 제1실시예에 따른 시스템 인 패키지가 완성된다(도 2i 참조).
이때, 상기 수동소자 부착패드(14b)와 접합된 상태에서 수동소자(24)의 저면과 대응되는 프리몰딩체(16)의 표면에 몰딩 컴파운드 수지(40)의 흐름 유도를 위한 안내홈(34)이 형성된 상태이므로, 수동소자(24)와 프리몰딩체(16) 간의 간격이 보다 넓게 넓혀진 상태가 된다.
따라서, 몰딩 공정시 수동소자(24)와 프리몰딩체(16) 사이에 언더필 재료로서의 몰딩 컴파운드 수지(40)가 용이하게 채워질 수 있고, 이에 수동소자(24)와 프리몰딩체(16) 사이에 몰딩 컴파운드 수지가 채워지지 않아 보이드(void)가 발생되는 현상을 방지할 수 있다.
10 : 리드프레임
14 : 도전성 패턴
14a : 범프패드
14b : 수동소자 부착패드
14c : 볼랜드
16 : 프리몰딩체
20 : 반도체 칩
22 : 도전성 범프
24 : 수동소자
30 : 금속 플레이트
32 : 에칭공간부
32a : 범프패드 형성용 에칭공간부
32b : 수동소자 부착패드 형성용 에칭공간부
33 : 돌출부
34 : 안내홈
40 : 몰딩 컴파운드 수지

Claims (10)

  1. 범프패드와 수동소자 부착패드를 포함하는 다수의 도전성패턴과, 각 도전성패턴 사이에 채워져 접합된 프리몰딩체로 구성된 리드프레임과; 상기 범프패드에 도전성 범프를 매개로 부착되는 반도체 칩과; 상기 수동소자 부착패드에 부착되는 수동소자와; 상기 리드프레임의 상부에 오버몰딩되어 반도체 칩 및 수동소자를 봉지하는 몰딩 컴파운드 수지를 포함하는 반도체 패키지에 있어서,
    상기 수동소자 부착패드와 접합된 부분의 프리몰딩체 높이를 범프패드와 접합된 프리몰딩체 높이에 비하여 낮게 몰딩하고, 상기 수동소자 부착패드의 높이를 여러번의 에칭 공정을 이용하여 범프패드에 비하여 낮게 형성하여, 수동소자 부착패드에 부착되는 수동소자의 높이가 반도체 칩의 높이와 동일하거나 그 이하가 되도록 한 것을 특징으로 하는 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 수동소자의 저면과 대응되는 프리몰딩체 표면에는 몰딩 컴파운드 수지의 흐름 유도를 위한 안내홈이 형성된 것을 특징으로 하는 반도체 패키지.
  3. 금속 플레이트 제공 단계와;
    상기 금속 플레이트의 저면 중 원하는 영역에 대한 1차 에칭을 실시하여, 복수의 범프패드 형성용 에칭공간부를 형성하는 동시에 범프패드 형성용 에칭공간부에 비하여 낮은 깊이를 갖는 수동소자 부착패드 형성용 에칭공간부를 형성하는 단계와;
    상기 범프패드 형성용 에칭공간부와 수동소자 부착패드 형성용 에칭공간부내에 프리몰딩체를 채워서 접합하는 프리몰딩 단계와;
    상기 금속 플레이트가 범프패드와 수동소자 부착패드를 포함하는 개개의 도전성 패턴으로 분할되도록 금속 플레이트의 상면 중 원하는 영역에 대한 2차 에칭을 실시하되, 수동소자 부착패드의 높이가 범프패드의 높이보다 낮게 되도록 2차 에칭을 실시하는 단계와;
    상기 범프패드에 도전성 범프를 매개로 반도체 칩을 도전 가능하게 부착하는 단계와;
    상기 범프패드에 비하여 낮은 수동소자 부착패드에 수동소자를 도전 가능하게 부착하는 단계와;
    상기 반도체 칩 및 수동소자를 몰딩 컴파운드 수지로 감싸여지도록 한 몰딩 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  4. 청구항 3에 있어서,
    상기 1차 에칭을 실시할 때, 상기 복수의 범프패드 형성용 에칭공간부가 먼저 에칭으로 형성되고, 상기 수동소자 부착패드 형성용 에칭공간부가 나중에 에칭으로 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  5. 청구항 3에 있어서,
    상기 1차 에칭을 실시할 때, 상기 수동소자 부착패드 형성용 에칭공간부가 먼저 에칭으로 형성되고, 상기 복수의 범프패드 형성용 에칭공간부가 나중에 에칭으로 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  6. 청구항 3에 있어서,
    상기 2차 에칭을 실시하는 단계에서,
    범프패드 형성용 에칭공간부에 채워진 프리몰딩체와 대응되는 금속플레이트의 상면을 에칭하되, 프리몰딩체가 노출될 때까지 한 번의 화학적 에칭 공정을 진행하여, 프리몰딩체를 사이에 두고 개개로 분할된 복수의 범프패드가 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  7. 청구항 3에 있어서,
    상기 2차 에칭을 실시하는 단계에서,
    수동소자 패드 형성용 에칭공간부에 채워진 프리몰딩체와 대응되는 금속플레이트의 상면을 에칭하되, 프리몰딩체가 노출될 때까지 여러번의 화학적 에칭 공정을 진행하여, 프리몰딩체의 표면에 범프패드의 높이보다 낮은 수동소자 패드가 개개로 분할 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  8. 청구항 3에 있어서,
    상기 1차 에칭을 실시할 때, 수동소자 부착패드용 형성용 에칭공간부의 표면에 볼록한 돌출부가 남도록 에칭을 실시하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  9. 청구항 8에 있어서,
    상기 돌출부는 프리몰딩 단계에서 프리몰딩체와 접합되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  10. 청구항 9에 있어서,
    상기 돌출부는 2차 에칭을 실시하는 단계에서 에칭으로 제거되어, 돌출부와 접합되었던 프리몰딩체의 표면에 몰딩 컴파운드 수지의 흐름 유도를 위한 안내홈이 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020150109344A 2015-08-03 2015-08-03 반도체 패키지 및 이의 제조 방법 KR101664022B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150109344A KR101664022B1 (ko) 2015-08-03 2015-08-03 반도체 패키지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150109344A KR101664022B1 (ko) 2015-08-03 2015-08-03 반도체 패키지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR101664022B1 true KR101664022B1 (ko) 2016-10-24

Family

ID=57256772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150109344A KR101664022B1 (ko) 2015-08-03 2015-08-03 반도체 패키지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101664022B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698177A (zh) * 2017-10-20 2019-04-30 日月光半导体制造股份有限公司 半导体装置封装及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237363A (ja) * 2000-02-22 2001-08-31 Sanyo Electric Co Ltd 回路装置および実装基板
JP2001257291A (ja) * 2000-03-13 2001-09-21 Sanyo Electric Co Ltd 回路装置
JP2003297873A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd 半導体装置，構造体及び電子装置
JP2009055014A (ja) * 2007-07-31 2009-03-12 Seiko Epson Corp 基板及びその製造方法、並びに半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237363A (ja) * 2000-02-22 2001-08-31 Sanyo Electric Co Ltd 回路装置および実装基板
JP2001257291A (ja) * 2000-03-13 2001-09-21 Sanyo Electric Co Ltd 回路装置
JP2003297873A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd 半導体装置，構造体及び電子装置
JP2009055014A (ja) * 2007-07-31 2009-03-12 Seiko Epson Corp 基板及びその製造方法、並びに半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698177A (zh) * 2017-10-20 2019-04-30 日月光半导体制造股份有限公司 半导体装置封装及其制造方法
CN109698177B (zh) * 2017-10-20 2022-03-15 日月光半导体制造股份有限公司 半导体装置封装及其制造方法

Similar Documents

Publication Publication Date Title
US7148576B2 (en) Semiconductor device and method of fabricating the same
TWI527175B (zh) 半導體封裝件、基板及其製造方法
US20090127682A1 (en) Chip package structure and method of fabricating the same
KR101160694B1 (ko) 반도체장치의 제조 방법
US9698143B2 (en) Wireless module with active devices
KR101563911B1 (ko) 반도체 패키지
KR20040036643A (ko) 리드프레임, 수지봉입형 반도체장치 및 그 제조방법
US20080224283A1 (en) Leadframe-based semiconductor package and fabrication method thereof
US20160141232A1 (en) Integrated circuit package
US20190311991A1 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
TW202023007A (zh) 半導體封裝結構及其製法
US11715714B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN103635999A (zh) 半导体装置
KR20060010124A (ko) 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
TW201807771A (zh) 晶片封裝陣列以及晶片封裝體
KR101664022B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI421993B (zh) 四方扁平無導腳之半導體封裝件及其製法及用於製造該半導體封裝件之金屬板
US11139275B2 (en) Semiconductor device and method of manufacturing the same
KR101778395B1 (ko) 3d 프린팅 기술을 이용한 반도체 패키지
JP2004363365A (ja) 半導体装置及びその製造方法
US20120261820A1 (en) Assembly of stacked devices with semiconductor components
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
KR101099583B1 (ko) 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법
JP2001093935A (ja) 半導体装置およびそれに用いる半導体チップ
KR20160017412A (ko) 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 4