JP4821803B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4821803B2
JP4821803B2 JP2008135162A JP2008135162A JP4821803B2 JP 4821803 B2 JP4821803 B2 JP 4821803B2 JP 2008135162 A JP2008135162 A JP 2008135162A JP 2008135162 A JP2008135162 A JP 2008135162A JP 4821803 B2 JP4821803 B2 JP 4821803B2
Authority
JP
Japan
Prior art keywords
region
post
substrate
copper plate
passive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008135162A
Other languages
English (en)
Other versions
JP2009283746A (ja
Inventor
正宣 庄司
透 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008135162A priority Critical patent/JP4821803B2/ja
Publication of JP2009283746A publication Critical patent/JP2009283746A/ja
Application granted granted Critical
Publication of JP4821803B2 publication Critical patent/JP4821803B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体パッケージは、外部端子をパッケージ周辺に配置したペリフェラル型と、外部端子をパッケージ下面に配置したエリア型とに大別される。ペリフェラル型とは、図３１（ａ）〜（ｃ）に示すように、ＤＩＰ、ＳＯＰ、ＱＰＦに代表されるパッケージのことである。図３１（ｄ）に示すように、ペリフェラル型は、ダイパッド２０１といわれるチップ搭載部にＩＣ素子２１０を搭載し、ＩＣ素子２１０上の電極とリードフレームのリード２０３とを金線等で接続し、その後、リード２０３の外周部の一部を残し、それ以外の全てを樹脂封止することで製造される。リード２０３のうちの樹脂パッケージ内側の部分は内部端子と呼ばれ、樹脂パッケージ外側の部分は外部端子とも呼ばれている。
また、エリア型とは、図３２（ａ）及び（ｂ）、並びに、図３３（ａ）及び（ｂ）に示すように、ＢＧＡに代表されるパッケージのことであり、基板２１１の上にＩＣ素子２１０を搭載し、金線若しくは半田、金のバンプにより基板２１１とＩＣ素子２１０を電気的に接続させ、さらにＩＣ素子２１０等を樹脂封止することにより製造される。図３２（ａ）及び（ｂ）に示すように、基板２１１とＩＣ素子２１０とが金線２１３で接続されているものは金線型ＢＧＡとも呼ばれている。
また、図３３（ａ）及び（ｂ）に示すように、基板２１１とＩＣ素子２１０とがバンプ２２３で接続されているものはバンプ型ＢＧＡとも呼ばれている。特に、バンプ型ＢＧＡでは、図３３（ａ）及び（ｂ）に示すように樹脂封止を行わないタイプのものもある。図３２（ａ）〜図３３（ｂ）に示すように、エリア型の外部端子はリードではなく、基板２１１の下面に搭載された電極（又は、半田ボール）２２５となっている。
さらに、近年では、図３４（ａ）〜（ｉ）に示すように、金属板２３１の上に電柱状の端子２３３及びダイパッド２３５を電気メッキで形成した後、ダイパッド２３５上にＩＣ素子２１０を搭載し、金線２１３によるＩＣ素子２１０と端子２３３との接続を行い、その後樹脂封止を行い、樹脂成型部２３６から金属板２３１を引き剥がして、個々の製品に切断するパッケージも作られている。
詳しく説明すると、図３４（ａ）及び（ｂ）では、まず始めに、金属板２３１の上にレジストを塗布し、これに露光現像処理を施してレジストパターン２３７を形成する。次に、図３４（ｃ）に示すように、レジストパターン２３７下から露出している金属板２３１の上面に例えば銅を電気メッキで形成し、電柱状の端子２３３及びダイパッド２３５を形成し、その後、図３４（ｄ）に示すようにレジストパターンを除去する。次に、図３４（ｅ）に示すように、電気メッキによって形成されたダイパッド２３５上にＩＣ素子２１０を搭載し、ワイヤーボンディングを行う。そして、図３４（ｆ）に示すＩように、ＩＣ素子２１０及び金線２１３等を樹脂封止する。次に、図３４（ｇ）に示すように、樹脂成型部２３６から金属板２３１を引き剥がす。そして、図３４（ｈ）及び（ｉ）に示すように、樹脂成型部２３６を個々の製品に切断して、パッケージを完成させる。
また、特許文献１には、平板状のリードフレームの支持部の一方の面をハーフエッチングした後で、リードフレームのダイパッド上にＩＣ素子を搭載し、続いて、ワイヤーボンディング及び樹脂封止を行い、その後、一方の面がハーフエッチされている支持部の他方の面を研削して支持部を除去することによって、ペリフェラル型パッケージを完成させる技術が開示されている。特許文献２には、平面視で基板の中心から外側へ放射状に配線を配置することで、エリア型パッケージの汎用性を高めようとする技術が開示されている。さらに、特許文献３には、封止樹脂等をダイシングする技術が開示されている。
特開平２−２４０９４０号公報 特開２００４−２８１４８６号公報 特開２００６−１０８３４３号公報
従来の技術では、ペリフェラル型パッケージ、エリア型パッケージ、図３４（ａ）〜（ｉ）に示したパッケージ、特許文献１に記載のパッケージの何れにおいても、ＩＣ素子搭載面としてダイパッド若しくは、インターポーザなどの基板を必要としており、ＩＣ素子の大きさ、ＩＣ素子からの外部出力数（即ち、リード数もしくはボール数）に応じて、固有のリードフレーム又は固有の基板、若しくは（電柱形成用の）固有のフォトマスクを必要としていた。特に、少量多品種の製品においては、製品の生産に合わせて多くのリードフレーム又は基板、若しくはフォトマスクを保有する必要があり、製造コスト低減の妨げとなっていた。
また、特許文献２では、基板の中心から外側へ放射状に配線を配置することで、大小のチップサイズに対応したエリア型パッケージを達成している。しかしながら、この技術では、基板中心から放射状に延びる配線と平面視で必ず重なるようにＩＣ素子のパッド端子を配置する必要があるので、パッド端子のレイアウトに関して設計の自由度が低くなってしまう。つまり、パッケージの汎用性は高まるものの、一方で、ＩＣ素子に課せられる制約も増えてしまう。
そこで、この発明はこのような事情に鑑みてなされたものであって、素子に課せられる制約を増やすことなく基板の仕様を共通化できるようにした基板、基板の製造方法、半導体装置及び半導体装置の製造方法の提供を目的とする。
（３）半導体装置について
本発明の一態様に係る半導体装置は、第１の面及び前記第１の面とは反対側を向く第２の面を有し、平面視で縦方向に複数の列、横方向に複数の行ができるように配置された複数本の金属支柱を備え、前記複数本の金属支柱の各々が、前記第１の面に第１領域と、前記第１領域から平面視で突出した第２領域とを有する基板と、第１の金属支柱の第１の面に固定されたＩＣ素子と、第２の金属支柱の前記第１領域に接着剤を介して固定された受動素子と、前記受動素子が固定された前記第２の金属支柱の前記第２領域と、第３の金属支柱とを電気的に接続する導電部材と、前記ＩＣ素子と、前記受動素子及び前記導電部材を封止する樹脂と、を含むことを特徴とするものである。ここで、「ＩＣ素子」はＩＣ回路を搭載したＩＣ素子のことであり、「受動素子」は抵抗、コンデンサ又はインダクタ等のことである。
このような構成であれば、ＩＣ素子や受動素子など、機能や形状が多岐にわたる多種類の素子を搭載するためのダイパッドとして又は外部端子として複数本の金属支柱を利用することができ、多種類の素子に対して、そのパッド端子のレイアウト（配置位置）に制約を課することなく、素子搭載及び外部端子として用いる基板の仕様を共通化することができる。これにより、半導体装置の製造コストを低減することができる。
また、このような構成であれば、例えば、第２の金属支柱の第１領域に受動素子が取り付けられる際に、フィレットは第１領域の外周縁部でせき止められたり、この外周縁部から流れ落ちたりし易く、第１領域から第２領域へ広がり難くなっている。従って、第２の金属支柱の第２領域にフィレットで覆われていないスペースを容易に確保することができ、このスペースに金線等の導電部材を再現性良く接合することができる。
（４）半導体装置の製造方法について
本発明の一態様に係る半導体装置の製造方法は、第１の面及び前記第１の面とは反対側を向く第２の面を有し、平面視で縦方向に複数の列、横方向に複数の行ができるように配置された複数本の金属支柱を備え、前記複数本の金属支柱の各々が、前記第１の面に第１領域と、前記第１領域から平面視で突出した第２領域とを有する基板、を用意する工程と、第１の金属支柱の第１の面にＩＣ素子を取り付ける工程と、第２の金属支柱の前記第１領域に接着剤を介して受動素子を取り付ける工程と、前記受動素子が固定された前記第２の金属支柱の前記第２領域と、第３の金属支柱とを導電部材を用いて電気的に接続する工程と、前記ＩＣ素子と、前記受動素子及び前記導電部材を樹脂で封止する工程と、を含むことを特徴とするものである。
このような方法によれば、多種類の素子に対して、そのパッド端子のレイアウト（配置位置）に制約を課することなく、基板の仕様を共通化することができる。従って、多種類の素子に対して汎用性の高い基板を提供することができ、基板と、当該基板を用いた半導体装置の製造コストを低減することができる。
また、このような方法によれば、例えば、第２の金属支柱の第１領域に受動素子を取り付ける際に、フィレットは第１領域の外周縁部でせき止められたり、この外周縁部から流れ落ちたりし易く、第１領域から第２領域へ広がり難い。従って、第２の金属支柱の第２領域にフィレットで覆われていないスペースを容易に確保することができ、このスペースに金線等の導電部材を再現性良く接合することができる。
以下、本発明の実施の形態を図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）第１実施形態
図１〜図６は、本発明の第１実施形態に係る基板５０の製造方法を示す図である。詳しく説明すると、図１（ａ）、図２（ａ）、図４（ａ）は下面図であり、図１（ｂ）、図２（ｂ）及び図４（ｂ）は、図１（ａ）、図２（ａ）及び図４（ａ）をＸ１−Ｘ´１線、Ｘ２−Ｘ´２線、Ｘ４−Ｘ´４線でそれぞれ切断したときの端面図である。また、図３及び、図５（ａ）〜図６（ｃ）は、端面図である。
まず始めに、図１（ａ）及び（ｂ）に示すような銅板（即ち、Ｃｕ条）１を用意する。銅板１の平面視での縦、横の寸法は、銅板１から作成される半導体装置のパッケージ外形よりも大きいものであれば良い。また、銅板１の厚さｈは、例えば０．１０〜０．３０ｍｍ程度である。次に、図２（ａ）及び（ｂ）に示すように、銅板１の上面をフォトレジスト３で全面的に覆うと共に、銅板１の下面にはその表面を部分的に露出するレジストパターン５を形成する。ここでは、まず、銅板１の下面全体に例えばポジ型のフォトレジストを塗布し、次に、例えば図１７に示すフォトマスクＭ１を用いてフォトレジストを露光し、その後、フォトレジストに現像処理を施すことによって、銅板１の下面にレジストパターン５を形成する。
図１７に示すように、フォトマスクＭ１には、例えば、平面視で達磨型（又は、瓢箪型（ｇｏｕｒｄ−ｓｈａｐｅｄ））の遮光パターンＰ１を複数有し、これらの遮光パターンＰ１は平面視で縦方向に複数の列、横方向に複数の行ができるように配置されている。また、フォトマスクＭ１において、遮光パターンＰ１以外の領域は、光を透過させる透過領域である。このようなフォトマスクＭ１を用いてポジ形のフォトレジストを露光処理することにより、銅板１の下面には遮光パターンＰ１が転写されて、図２（ａ）及び（ｂ）に示すように、平面視で達磨型のレジストパターン５が形成される。なお、レジストパターン５は、例えば、面積が大で正円に近い形の第１領域５ａと、面積が小で半円に近い形の第２領域５ｂとを有する。第１領域５ａの直径φは例えば０．２〜０．３ｍｍ程度である。また、隣り合う第１領域５ａの中心間の距離（即ち、ピッチ）は例えば０．５〜１．０ｍｍ程度である。
次に、図３に示すように、レジストパターン５をマスクに、銅板１の下面をハーフエッチング（即ち、銅板１の厚み方向の途中までエッチング）して、銅板１の下面側に凹部７を形成する。銅板１のエッチングには、例えば塩化第２鉄溶液を使用する。次に、フォトレジスト３とレジストパターン５を銅板１から取り除く。そして、図４（ａ）及び（ｂ）に示すように、銅板１の上面及び下面にそれぞれ銀（Ａｇ）又はパラジウム（Ｐｄ）等の金属薄膜９をメッキする。なお、この金属薄膜９のメッキは、銅板１のエッチングの前に行ってもよい。銅板１の下面に凹部７を形成し、金属薄膜９をメッキした後は、そこにレジストパターン５を反映した形状（即ち、達磨型）が浮かび上がることとなる。
また、このようなメッキ処理等と前後して或いは同時に、図５（ａ）に示すような支持基板２１を用意し、図５（ｂ）に示すように支持基板２１の上面に接着剤２３を塗布しておく。支持基板２１は例えばガラス基板である。また、接着剤２３は例えばソルダーレジスト、紫外線硬化接着剤（即ち、ＵＶ接着剤）又は熱硬化接着剤などである。そして、図５（ｃ）に示すように、メッキ処理が施された銅板１の下面を、接着剤２３が塗布された支持基板２１の上面に押し当てて接着する。
次に、図６（ａ）に示すように、凹部７が形成された領域の真上を開口し、それ以外の領域（即ち、複数個の達磨型が浮かび上がっている領域）の真上を覆うレジストパターン３１を銅板１の上面に形成する。ここでは、まず、銅板１の上面全体に例えばポジ型のレジストを塗布し、次に、例えば図１７に示したようなフォトマスクＭ１を用いてレジストを露光し、その後、レジストに現像処理を施すことによって、銅板１の上面にレジストパターン３１を形成する。フォトマスクＭ１を用いてポジ形のレジストを露光処理することにより、銅板１の上面には遮光パターンＰ１が転写されて、平面視で達磨型のレジストパターン３１が形成される。
次に、図６（ｂ）に示すように、達磨型のレジストパターン３１をマスクに、銅板１をその上面側から下面側にかけて貫通するまでエッチングして、複数本の筒状電極（即ち、ポスト）１５を形成する。このように、銅板１から複数本のポスト１５を形成した後は、図６（ｃ）に示すように、ポスト１５の上面からレジストパターン３１を除去する。これにより、基板５０が完成する。
図７に示すように、完成した基板５０は、平面視で縦方向及び横方向に並んだ複数本のポスト１５を備え、これらポスト１５が接着剤（図示せず）を介して支持基板２１に接合されている。また、各ポスト１５の平面視による形状は例えば達磨型であり、面積が大で正円に近い形の第１領域１５ａと、面積が小で半円に近い形の第２領域１５ｂとを有する。第１領域１５ａの直径φは０．２〜０．３ｍｍ程度、第１領域１５ａの中心間の距離（即ち、ピッチ）は０．５〜１．０ｍｍ程度である。
基板５０が完成した後は、例えばインクジェット工法、印刷工法、ディスペンス工法又はレーザーマークによって、所望の位置にあるポスト１５の上面（表面）を着色して認識マーク８を形成する。認識マーク８をインクジェット工法で形成する場合、その着色材料には例えば耐熱性異色インク、又は、異色メッキ等を採用することが可能である。図７に示すように、支持基板２１上には銅板１からなるポスト１５が多数形成されており、それらは互いに同一形状且つ同一寸法で、縦方向及び横方向にそれぞれ等間隔で配置されているが、任意のポスト１５に認識マーク８を形成することで、ＩＣ素子や受動素子を基板５０に取り付ける際に、基板５０におけるＩＣ素子の固定領域（以下、ＩＣ固定領域ともいう。）や受動素子の固定領域をそれぞれ認識することができ、基板５０にＩＣ素子及び受動素子をそれぞれ精度良く取り付けることができる。
次に、この基板５０にベア状態のＩＣ素子及び受動素子を取り付けて半導体装置１００を製造する場合について説明する。
図８〜図１３は、本発明の第１実施形態に係る半導体装置１００の製造方法を示す図である。詳しく説明すると、図８（ａ）〜図１１（ａ）は平面図、図８（ｂ）〜図１１（ｂ）は、図８（ａ）〜図１１（ａ）をＸ８−Ｘ´８〜Ｘ１１−Ｘ´１１で切断したときの端面図である。また、図１２は下面図、図１３（ａ）及び（ｂ）は図１２をＸ軸方向に沿って切断したときの拡大端面図である。
図８（ａ）及び（ｂ）において、まず始めに、ＩＣ固定領域にあるポスト（以下、第１のポストともいう。）１５の上面、又は、ＩＣ素子５１の下面に接着剤２３を塗布する。接着剤２３は例えば熱硬化ペースト若しくはシートである。次に、認識マーク８を目印にＩＣ固定領域を認識し、認識した領域にＩＣ素子５１を位置合わせする。そして、位置合わせした状態で、複数本の第１のポスト１５の上面に、ＩＣ素子５１の下面（即ち、ＩＣ素子５１のパッド端子が形成された面とは反対側の面）を接触させて固定する。認識マーク８を目印にＩＣ固定領域を認識しているので、ＩＣ素子５１を基板５０に対して精度良く位置合わせすることができ、ＩＣ素子５１を位置ズレ少なく取り付けることができる。
また、上記のＩＣ素子５１の取り付け工程と前後して、又は並行して、受動素子５２の取り付け工程を行う。ここでは、受動素子５２の固定領域にあるポスト１５の上面、又は、受動素子５２の下面に例えばハンダ２４を塗布する。次に、認識マーク８を目印に受動素子５２の固定領域を認識し、認識した領域に受動素子５２を位置合わせする。そして、位置合わせした状態で、受動素子５２の固定領域にあるポスト（以下、第２のポストともいう。）１５の上面に受動素子５２の下面を接触させて固定する。
即ち、第２のポスト１５の一方の上面であって、その第１領域１５ａに受動素子５２の一端５２ａを接合する。また、第２のポスト１５の他方の上面であって、その第２領域１５ｂに受動素子５２の他端５２ｂを接合する。認識マーク８を目印に受動素子５２の固定領域を認識しているので、受動素子５２を基板５０に対して精度良く位置合わせすることができ、受動素子５２を位置ズレ少なく取り付けることができる。このような接合により、受動素子５２の一端５２ａと他端５２ｂは、それぞれ異なる第２のポスト１５と電気的に接続される（ダイアタッチ工程）。
次に、図９（ａ）及び（ｂ）に示すように、ＩＣ固定領域以外の領域で、且つ、受動素子５２の固定領域以外の領域にあるポスト（即ち、第３のポスト）１５の上面と、ＩＣ素子５１表面のパッド端子とを例えば金線５３で接続する。また、第３のポスト１５の上面と、第２のポスト１５のハンダで覆われていない部分とを例えば金線５３で接続する。ここでは、認識マーク８を目印に、外部端子となる第３のポスト１５を認識し、認識した第３のポスト１５に金線５３の一端を接続する。このような方法によれば、複数本のポスト１５の中から第３のポスト１５を精度良く認識することができ、認識した第３のポスト１５に金線５３を精度良く取り付けることができる。なお、認識マーク８が導電性を有する材料からなる場合は、例えば、認識マーク８が形成された第３のポスト１５に金線５３の一端を接続して当該ポスト１５を外部端子として使用しても良い（ワイヤーボンディング工程）。
次に、図１０（ａ）及び（ｂ）に示すように、支持基板２１の上面側にモールド樹脂６１を供給して、ＩＣ素子５１と、受動素子５２と、金線５３及びポスト１５を含む支持基板２１の上方全体をモールド樹脂６１で封止する（樹脂封止工程）。この樹脂封止工程では、例えば、支持基板２１上に複数個のＩＣ素子５１と受動素子５２、複数個のポスト１５等が収められる金型（図示せず）を被せ、この金型の内部にモールド樹脂６１を高温（例えば、１５０℃以上）で圧入する。モールド樹脂６１は、例えば熱硬化性のエポキシ樹脂等である。上述したように、支持基板２１は例えばガラス基板であり、比較的熱膨張係数が小さい材料であるため、樹脂封止工程で２００℃程度の熱が加わった場合でも、平面視で縦及び横方向にほとんど広がらない。従って、樹脂封止工程の間も、隣接するポスト１５間の距離をほぼ一定に保ち続けることが可能である。
次に、図１１（ａ）及び（ｂ）に示すように、ＩＣ素子５１と受動素子５２、金線５３及びポスト１５を内包したモールド樹脂６１を支持基板から引き剥がす。支持基板からの引き剥がしは、接着剤２３として紫外線硬化型接着剤を用いた場合には、ＵＶ（紫外線）照射により接着力を低下させてから引き剥がしても良い。若しくは、機械的に力を加えてＩＣ素子５１を内包したモールド樹脂６１を支持基板から引き剥がすだけでも良い。支持基板からモールド樹脂６１を引き剥がした後は、図１６（ａ）に示すように、モールド樹脂６１の下面（即ち、支持基板から剥がされた面）から金属薄膜で覆われたポスト１５が露出した状態となる。なお、図１１（ａ）及び（ｂ）において、モールド樹脂６１を支持基板から引き剥がした後の接着剤は、モールド樹脂６１側に残っていても良いし、支持基板側に残っていても良い。
次に、例えばインク及びレーザーを用いて、モールド樹脂６１の上面（即ち、端子が露出していない側の面）に製品マーク（図示せず）などを記す。そして、図１１（ａ）〜（ｃ）に示すように、モールド樹脂６１の上面全体に例えば紫外線硬化テープ（ＵＶテープ）６７を連続して貼る。なお、ＵＶテープ６７はモールド樹脂６１の上面ではなく、下面全体に連続して貼るようにしても良い。
次に、図１２（ａ）及び（ｂ）に示すように、モールド樹脂６１のＵＶテープ６７が貼られていない側の面（例えば、下面）にダイシングブレード７５を当てて、モールド樹脂６１を製品外形に合わせて切断する（ダイシング工程）。このダイシング工程では、モールド樹脂６１を個々の樹脂パッケージに分割すると共に、製品にならない樹脂の余白部分を切断して除去する。このダイシング工程では、例えば、図１３（ａ）に示すように、ポスト１５の列又は行と平面視で重なる位置でモールド樹脂６１を切断しても良いし、図１３（ｂ）に示すように、ポスト１５間の位置でモールド樹脂６１を切断しても良い。
これにより、図１４（ａ）及び（ｂ）に示すように、ＩＣ素子５１と受動素子５２、ポスト１５と、金線５３と、これらを封止する樹脂パッケージ６２とからなる半導体装置１００が完成する。樹脂パッケージから露出しているポスト１５の下面側は、金属薄膜９で覆われたままでも良いし、金属薄膜９を覆うように半田ボール等を載せても良い。
表１に、第１実施形態に係る半導体装置１００の適用チップサイズ、チップ下の端子数（即ち、ポスト１５の数）、最大外部端子数及びパッケージ外形の一例を示す。
Figure 0004821803
表１において、ピッチとは、同一列又は同一行において隣り合うポスト間の距離のことであり、例えば、一方のポストの中心から（一方のポストと隣り合う）他方のポストの中心までの距離のことである。表１に示すように、ピッチは例えば０．５ｍｍ程度である。また、適用チップサイズとは、樹脂パッケージに封止されているＩＣ素子のチップサイズのことである。最大外部端子数とは、樹脂パッケージによって樹脂封止されるポスト１５の最大数であり、パッケージ外形とは樹脂パッケージの平面視での縦又は横の長さのことである。なお、表１では、ＩＣ素子の平面視での形状と、樹脂パッケージの平面視での形状とがそれぞれ正方形の場合を例示している。
ところで、上記の第１実施形態では、例えば図１５（ａ）及び（ｂ）に示すように、ポスト１５の平面視での形状は達磨型であり、面積が大で正円に近い形の第１領域１５ａと、面積が小で半円に近い形の第２領域１５ｂとを有し、これら第１領域１５ａと第２領域１５ｂは繋がっている。そして、ダイアタッチ工程では、例えば、受動素子５２の一端５２ａを第２のポスト１５の一方の第１領域１５ａに接合すると共に、受動素子５２の他端５２ｂを第２のポスト１５の他方の第２領域１５ｂに接合する。このような、受動素子５２とポスト１５との接合は例えばハンダにより行う。
例えば、受動素子５２の一端５２ａを第１領域１５ａに接合するときは、図１５（ｂ）に示すように、第１領域１５ａの上面にハンダを塗布し、第１領域１５ａに繋がる第２領域１５ｂの上面にはできるだけハンダを塗布しないようにする。そして、ハンダが塗布された第１領域１５ａの上面に受動素子の一端５２ａを接触させる。
このとき、受動素子５２の一端５２ａと第１領域１５ａとの接合面からハンダの一部がはみ出し、このはみ出したハンダ（以下、フィレットともいう。）２４´は第１領域１５ａの外周縁部や第２領域１５ｂに向かって広がる。ここで、第２領域１５ｂは第１領域１５ａから突出しているので、フィレット２４´は第２領域１５ｂに到達する前に、第１領域１５ａの外周縁部でせき止められたり、第１領域１５ａの外周縁部から流れ落ちたりし易く、第１領域１５ａから第２領域１５ｂへ広がり難い。このため、ポスト１５の第２領域１５ｂにおいて、フィレット２４´で覆われていないスペースを容易に確保することができ、このスペースに金線５３の一端を再現性良く接合することができる。
また、受動素子５２の他端５２ｂを第２領域１５ａに接合するときは、第２領域１５ｂの上面にハンダを塗布し、第２領域１５ｂに繋がる第１領域１５ａの上面にはできるだけハンダを塗布しないようにする。そして、ハンダが塗布された第２領域１５ｂの上面に受動素子の他端５２ｂを接触させる。このとき、受動素子５２の他端５２ｂからはみ出したフィレット２４´は第２領域１５ａの外周縁部や第１領域１５ａに向かって広がる。ここで、第２領域１５ｂは第１領域１５ａから突出しているので、フィレット２４´は第２領域１５ｂの外周縁部でせき止められたり、第２領域１５ａの外周縁部から流れ落ちたりし易く、第１領域１５ａへは広がり難い。さらに、第１領域１５ａは、第２領域１５ｂと比べて面積が大きい。このため、ポスト１５の第１領域１５ａにおいて、フィレット２４´で覆われていないスペースを容易に確保することができ、このスペースに金線５３の一端を再現性良く接合することができる。
なお、この第１実施形態では、例えば図１５（ａ）及び（ｂ）に示すように、複数本のポスト１５の各々が、第１領域１５ａから第２領域１５ｂにかけて平面視で括れていることが好ましい。これにより、第１領域１５ａから第２領域１５ｂに至る経路の幅が狭くなっているので、括れがない場合と比べて、第１領域１５ａから第２領域１５ｂへのフィレット２４´の広がりを効率良く防ぐことができる。
このように、本発明の第１実施形態によれば、ＩＣ素子５１や受動素子５２など、機能や形状が多岐にわたる多種類の素子を搭載するためのダイパッドとして又は外部端子としてポスト１５を利用することができ、任意に設定されるＩＣ固定領域の形状及び大きさや、受動素子５２の形状及び大きさに応じて、複数本のポスト１５をダイパッド又は外部端子として使い分けることができる。従って、素子の種類毎に、固有のダイパッドや固有のリードフレーム、固有の基板（インターポーザなど）を用意して半導体装置を組み立てる必要はない。多種類の素子に対して、そのパッド端子のレイアウト（配置位置）に制約を課することなく、素子搭載及び外部端子として用いる基板の仕様を共通化できる。これにより、基板と、当該基板を用いた半導体装置の製造コストを低減することができる。
また、本発明の第１実施形態によれば、例えば、複数本のポスト１５の各々は、その上面に第１領域１５ａと第２領域１５ｂとを有し、第２領域１５ｂは第１領域１５ａから平面視で突出している。このため、受動素子５２の一端５２ａをポスト１５の第１領域１５ａに接合する際に、フィレット２４´は第１領域１５ａから第２領域１５ｂにかけての外周縁部でせき止められたり、この外周縁部から流れ落ちたりし易く、第２領域１５ｂへ広がり難い。それゆえ、ポスト１５の第２領域１５ｂにフィレット２４´で覆われていないスペースを容易に確保することができ、このスペースに金線５３の一端を再現性良く接合することができる。
この点についてもう少し詳しく説明する。
図３０（ａ）及び（ｂ）は、上面の形状が平面視で正円形のポスト４０を有する基板に受動素子５２が取り付けられた半導体装置５００の構成例を示す図である。
例えば図３０（ａ）及び（ｂ）に示す半導体装置５００のように、ポスト４０の上面の形状が平面視で単に正円形である（即ち、突出した第２領域を有さない）場合であっても、素子搭載及び外部端子として用いる基板の仕様を共通化することはできるので、基板と、当該基板を用いた半導体装置の製造コストを低減することができる。
しかしながら、フィレット２４´の広がりについては、金線５３を接合するための領域に到達する前に外周縁部でせき止めたりすることができないので、これを十分に抑制することはできず、フィレット２４´で覆われていないスペースを確保することが困難な場合がある。図３０（ａ）及び（ｂ）に示す正円形のポスト４０において、フィレット２４´で覆われていないスペースを十分に確保するためにはその面積を大きくすることが考えられるが、ポスト４０の大面積化は縦方向及び横方向へのピッチの拡大を伴うため、半導体装置の微細化、高集積化の妨げとなる。
これに対して、本発明の第１実施形態に係る半導体装置１００によれば、例えば図１５（ａ）及び（ｂ）に示したように、第１領域１５ａにハンダを塗布した場合は、フィレット２４´の広がりを第１領域１５ａの外周縁部でせき止め、また、せき止められないときは外周縁部から流し落とすことができ、第２領域１５ｂへのフィレット２４´の広がりを抑制することができる。従って、ポスト１５のピッチを拡大しなくても、フィレット２４´で覆われていないスペースを容易に確保することができる。このように、少なくとも受動素子５２を有する場合は、正円形のポスト４０よりも達磨型のポスト１５の方が、半導体装置の微細化、高集積化に適している。
なお、上記の第１実施形態では、図１６（ａ）に示したように、各ポスト１５の長手方向（即ち、第１領域１５ａの中心と、第２領域１５ｂの中心とを結ぶ直線の延びる方向）が、平面視で縦方向（即ち、Ｙ方向）である場合を例に説明したが、本発明はこれに限られることはない。例えば、各ポスト１５の長手方向は平面視で横方向（即ち、Ｘ方向）であっても良い。或いは、図１６（ｂ）に示すように、各ポスト１５の長手方向は平面視で斜め方向（即ち、Ｘ方向と交差し、且つ、Ｙ方向とも交差する方向）であっても良い。特に、図１６（ａ）及び（ｂ）に示すように、各ポスト１５が平面視で縦方向及び横方向にそれぞれ、ほぼ同じピッチで配置されている場合は、縦方向又は横方向よりも斜め方向の方がスペースが大きい。従って、このスペースが大きいところに第２領域１５ｂを配置した場合は、縦方向及び横方向のピッチを広げずに、第２領域１５ｂの面積を大きくすることが可能となる。
また、上記の第１実施形態では、銅板１の上面と下面とに形成するフォトレジストがポジ型である場合について説明したが、これらはポジ型に限定されることはなく、ネガ型であっても良い。フォトレジストにネガ型を用いる場合は、例えば図１７に示したフォトマスクＭ１において、光を遮る遮光パターンＰ１と、光を透過させる透過領域とを反転させれば良い。つまり、フォトマスクＭ１の反転マスクを用いれば良い。これにより、第１実施形態で説明したレジストパターン５、３１（図２、図６参照。）を形成することができる。
（２）第２実施形態
上記の第１実施形態では、ポストの平面視による形状が達磨型（又は、瓢箪型）である場合について説明した。しかしながら、本発明において、ポストの平面視による形状は達磨型に限定されることはなく、第１領域と、第１領域から平面視で突出した第２領域とを有する形状であれば良い。このような形状としては、達磨型の他に例えば十字型がある。
図１８（ａ）及び（ｂ）は、本発明の第２実施形態に係る基板６０の構成例と、ポスト２５の構成例を示す図である。図１８（ａ）に示すように、この基板６０は、平面視で縦方向及び横方向に並んだ複数本のポスト２５を備え、これらポスト２５が接着剤（図示せず）を介して支持基板２１に接合されている。また、支持基板２１上に並ぶ複数本のポスト２５の各々は平面視で十字型となっており、第１領域２５ａと、この第１領域２５ａから一方向に突出した第２領域２５ｂとを有する。
このような構成であれば、例えば図１９（ａ）及び（ｂ）に示すように、ポスト２５の第１領域２５ａに、例えばハンダを介して受動素子５２の一端５２ａを接合することができる。このとき、受動素子５２の一端５２と第１領域２５ａとの接合面からハンダがはみ出すことが想定されるが、第２領域２５ｂは第１領域２５ａから平面視で突出しているので、フィレット２４´は第１領域２５ａの外周縁部でせき止められたり、外周縁部から流れ落ちたりし易く、第１領域２５ａから第２領域２５ｂへ広がり難い。このため、ポスト２５の第２領域２５ｂにフィレット２４´で覆われていないスペースを容易に確保することができ、このスペースに金線５３の一端を再現性良く接合することができる。このように、基板６０は、第１実施形態で説明した基板５０と同様の効果を奏する。
また、この基板６０の製造方法は、レジストパターン５、３１（図２、図６を参照。）の形成に使用するフォトマスクの遮光パターンの形状が異なる点を除けば、第１実施形態で説明した基板５０の製造方法（図１〜図６を参照。）と同じである。
具体的には、銅板１の下面にレジストパターン５を形成する工程、及び、銅板１の上面にレジストパターン３１を形成する工程では、図１７に示したフォトマスクＭ１ではなく、図２２に示すように、十字型の遮光パターンＰ２を有するフォトマスクＭ２を用いてフォトレジストを露光処理する。これにより、平面視で十字型のレジストパターン５、３１を形成することができる。この十字型のレジストパターン５をマスクに銅板１を上面の側からエッチングすると共に、十字型の遮光パターンを有するレジストパターン３１をマスクに（上面の側が支持基板２１に固定された）銅板１を下面の側からエッチングすることにより、図１８に示した基板６０が完成する。
また、この基板６０を用いた半導体装置２００の製造方法も、第１実施形態で説明した半導体装置１００の製造方法と同じである。図２１（ａ）に示すように、完成後の半導体装置２００では、モールド樹脂６１の下面（即ち、支持基板から剥がされた面）から金属薄膜で覆われた十字型のポスト２５が露出しているので、ここに半田ボール等を載せても良い。
なお、平面視で例えば横方向（即ち、Ｘ方向）に対するポスト２５の傾きは、図２１（ａ）に示す状態（説明の便宜上から、この状態の傾きを０゜とする。）に限定されない。例えば、図２１（ｂ）に示すように、ポスト４５の傾きは約４５゜でも良い。
このような構成であっても、例えば、図２０（ａ）及び（ｂ）に示すように、フィレット２４´は第１領域２５ａから第２領域２５ｂへ広がり難く、第２領域２５ｂにフィレット２４´で覆われていないスペースを容易に確保することができるので、図１９（ａ）及び（ｂ）の場合と同様の効果を得ることができる。
（３）第３実施形態
上記の第１、第２実施形態では、支持基板２１の上面に銅板１の下面を接着して、ポスト４０を含む基板５０を製造する場合について説明した。そして、この基板５０にＩＣ素子５１や受動素子５２を取り付けて半導体装置１００、２００を製造する場合について説明した。しかしながら、本発明において、基板及び半導体装置の構成と、それらの製造方法は、第１、第２実施形態に限定されることはなく、例えば、以下のような第３実施形態であっても良い。
この第３実施形態では、まず始めに、基板の製造方法について説明し、次に、この基板を用いた半導体装置の製造方法について説明する。なお、この第３実施形態では基板の製造方法の一例として、図２３及び図２４に示す二通りの製造方法を説明する。図２３はセミアディティブ工法を応用した製造方法であり、図２４はサブトラクティブ工法を応用した製造方法である。この二通りの基板７０の製造方法について説明した後、図２６、２２において半導体装置３００の製造方法を説明する。
図２３（ａ）〜（ｆ）は、本発明の第３実施形態に係る基板７０の製造方法（セミアディティブ工法）を示す断面図である。まず始めに、図２３（ａ）に示すように銅板１を用意する。次に、図２３（ｂ）に示すように、銅板１の上面及び下面にそれぞれフォトレジスト１２ａ及び１２ｂを塗布する。このフォトレジスト１２ａ及び１２ｂは例えばポジ型でも、ネガ型でも良い。
次に、図２３（ｃ）に示すように、フォトレジストを露光及び現像処理して、複数本の筒状電極（即ち、ポスト）が形成される領域を露出し、それ以外の領域を覆うレジストパターン１２ａ´及び１２ｂ´を形成する。ここでは、銅板１の上面にレジストパターン１２ａ´を形成すると共に、銅板１の下面にレジストパターン１２ｂ´を形成する。ここで、フォトレジスト１２ａ、１２ｂが例えばネガ型の場合は、それらの露光処理に例えば図１７に示したフォトマスクＭ１を用いれば良い。また、フォトレジスト１２ａ、１２ｂが例えばポジ型の場合は、フォトレジスト１２ａ及び１２ｂの露光に例えばフォトマスクＭ１の反転マスクを用いれば良い。
なお、平面視での形状が達磨型ではなく、十字型のポストを形成する場合は、例えば図２２に示したフォトマスクＭ２又はその反転マスクを用いてフォトレジストを露光すれば良い。これにより、平面視での形状が十字型のレジストパターン１２ａ´、１２ｂ´を形成することができる。
次に、図２３（ｄ）に示すように、例えば電解メッキ法により、レジストパターン１２ａ´及び１２ｂ´から露出している領域（即ち、ポストが形成される領域）の銅板１にメッキ層１３ａ及び１３ｂを形成する。ここでは、銅板１の上面にメッキ層１３ａを形成すると共に、銅板１の下面にメッキ層１３ｂを形成する。
なお、図２３（ｄ）ではメッキ層１３ａ及び１３ｂをそれぞれ２層構造で示しているが、メッキ層１３ａ及び１３ｂは２層以上の積層構造でも単層構造でも良い。例えば、メッキ層１３ａ及び１３ｂは、Ｎｉ（下層）／Ｐｄ（中層）／Ａｕ（上層）からなる３層構造、Ｎｉ（下層）／Ａｕ（上層）からなる２層構造、又は、Ａｇからなる単層構造を採ることができる。
次に、図２３（ｅ）に示すように、銅板１の上面及び下面からそれぞれレジストパターンを除去する。そして、図２３（ｆ）に示すように、メッキ層１３ａをマスクに銅板１を上面側からエッチングして凹部１４ａを形成する共に、メッキ層１３ｂをマスクに銅板１を下面側からエッチングして凹部１４ｂを形成する。ここでは、銅板１を上面及び下面からそれぞれハーフエッチングして、複数本のポスト１５を形成すると共に、これらポスト１５を断面視で横方向に連結する連結部１６を形成する。即ち、複数本のポスト１５間で銅板１が完全にエッチングされてなくなる前（即ち、貫通前）にエッチングを止める。そして、このようなハーフエッチングにより、銅板１の上面から下面に至る間の一部分でポストが互いに連結された状態の基板７０が完成する。
図２３（ｆ）に示す銅板１のハーフエッチングは、例えばディップ式又はスプレー式のウェットエッチングで行う。また、エッチング液には、例えば第２塩化鉄溶液、又は、アルカリ性のエッチング溶液（以下、アルカリ溶液という。）を用いる。
なお、銅板１の上面及び下面にそれぞれ形成する凹部１４ａ及び１４ｂは、それぞれ同じ深さに形成しても良いし、異なる深さに形成しても良い。例えば、スプレー式のウェットエッチングで凹部１４ａ及び１４ｂを形成する場合は、上面側のエッチング時間を下面側のエッチング時間の２倍に設定する。これにより、上面側に例えば深さ０．１ｍｍの凹部１４ａを形成すると共に、下面側に深さ０．０５ｍｍの凹部１４ｂを形成することができる。
また、図２３（ｅ）において、銅板１をエッチングする前に銅板１の上面及び下面にそれぞれメッキ保護用のフォトレジスト（図示せず）を新たに形成しておいても良い。銅板１のエッチング工程では当該フォトレジストで覆われたメッキ層１３ａ及び１３ｂをマスクに銅板１をエッチングすることになるので、メッキ層１３ａ及び１３ｂをエッチング液から保護することができる。
また、このメッキ保護用のフォトレジストは、凹部１４ａ及び１４ｂを形成した後もそのまま残しておいても良い。これにより、以降の組立工程においても、メッキ層１３ａ及び１３ｂを保護し続けることができる。このメッキ保護用のフォトレジストは、メッキ層１３ａ及び１３ｂの両方に残しておいても良いし、メッキ層１３ｂにのみ残しても良い。メッキ層１３ｂにのみフォトレジストを残した場合、以降の組立工程においても、メッキ層１３ｂを保護し続けることができる。また、このようなメッキ保護用のフォトレジストは、銅板１のエッチング前ではなく、銅板１のエッチング後に形成しても良い。このような構成であっても、以降の組立工程においても、メッキ層１３ａ及び１３ｂを保護し続けることができる。
次に、もう一方の基板の製造方法について、図２４を参照しながら説明する。
図２４（ａ）〜（ｇ）は、本発明の第３実施形態に係る基板７０の製造方法（サブトラクティブ工法）を示す断面図である。図２４において、図２３と同一の構成を有する部分には同一の符号を付し、その詳細な説明は省略する。
まず始めに、図２４（ａ）に示すように銅板１を用意する。次に、図２４（ｂ）に示すように、例えば電解メッキ法により、銅板１の上面及び下面にそれぞれメッキ層１３ａ及び１３ｂを形成する。図２３と同様、図２４（ｂ）でもメッキ層１３ａ´及び１３ｂ´をそれぞれ２層構造で示しているが、メッキ層１３ａ´及び１３ｂ´は２層以上の積層構造でも単層構造でも良い。メッキ層１３ａ´及び１３ｂ´は、例えばＮｉ（下層）／Ｐｄ（中層）／Ａｕ（上層）からなる積層構造、Ｎｉ（下層）／Ａｕ（上層）からなる積層構造、又は、Ａｇからなる単層構造を採ることができる。
次に、図２４（ｃ）に示すように、銅板１の上面及び下面にそれぞれフォトレジスト１７ａ及び１７ｂを塗布する。このフォトレジスト１７ａ及び１７ｂは例えばポジ型でも、ネガ型でも良い。そして、図２４（ｄ）に示すように、フォトレジスト１７ａ及び１７ｂを露光及び現像処理して、ポストが形成される領域を覆い、それ以外の領域を露出するレジストパターン１７ａ´及び１７ｂ´を形成する。
ここでは、銅板１の上面にレジストパターン１７ａ´を形成すると共に、銅板１の下面にレジストパターン１７ｂ´を形成する。ここで、フォトレジスト１７ａ、１７ｂが例えばポジ型の場合は、それらの露光に例えば図１７に示したフォトマスクＭ１を用いれば良い。また、フォトレジスト１７ａ、１７ｂが例えばネガ型の場合は、フォトレジスト１７ａ及び１７ｂの露光処理にフォトマスクＭ１の反転マスクを用いれば良い。なお、平面視での形状が達磨型ではなく、十字型のポストを形成する場合は、例えば図２２に示したフォトマスクＭ２又はその反転マスクを用いてフォトレジストを露光すれば良い。これにより、平面視での形状が十字型のレジストパターン１７ａ´、１７ｂ´を形成することができる。
次に、レジストパターン１７ａ´及び１７ｂ´をマスクにメッキ層１３ａ´及び１３ｂ´をそれぞれエッチングして除去する。これにより、図２４（ｅ）に示すように、パターニングされたメッキ層１３ａ及び１３ｂが銅板１の上面と下面とにそれぞれ形成される。
ここで、メッキ層１３ａ及び１３ｂが例えばＮｉ／Ｐｄ／Ａｕ、又は、Ｎｉ／Ａｕからなる場合は、メッキ層のエッチング液に例えば王水を使用する。また、メッキ層１３ａ及び１３ｂが例えばＡｇからなる場合は、エッチング液に例えば硝酸溶液を使用する。このようにメッキ層をエッチングした後で、図２４（ｆ）に示すように、レジストパターン１７ａ´及び１７ｂ´と、これに覆われているメッキ層１３ａ及び１３ｂとをマスクに銅板１を上面側及び下面側からそれぞれエッチングする。これにより、銅板１の上面側に凹部１４ａを形成する共に、その下面側に凹部１４ｂを形成する。
この図２４に示す製造方法においても、図２３に示した製造方法と同様、銅板１を上面及び下面からそれぞれハーフエッチングして、複数本のポスト１５を形成すると共に、これらポスト１５を断面視で横方向に連結する連結部１６を形成する。即ち、複数本のポスト１５間で銅板１が完全にエッチングされてなくなる前（即ち、貫通前）にエッチングを止める。そして、このようなハーフエッチングにより、銅板１の上面から下面に至る間の一部分でポスト１５が互いに連結された状態の基板７０が完成する。
なお、図２４（ｆ）に示す銅板１のハーフエッチングは、例えばディップ式又はスプレー式のウェットエッチングで行う。エッチング液には、例えば第２塩化鉄溶液又はアルカリ溶液を用いる。また、銅板１の上面及び下面にそれぞれ形成する凹部１４ａ及び１４ｂは、それぞれ同じ深さに形成しても良いし、異なる深さに形成しても良い。例えば、スプレー式で凹部１４ａ及び１４ｂを形成する場合は、図２３に示した製造方法と同様にウェットエッチングの所要時間を調整することで、上面側に例えば深さ０．１ｍｍの凹部を形成すると共に、下面側に深さ０．０５ｍｍの凹部を形成することができる。
次に、図２４（ｇ）に示すように、基板７０からレジストパターンを除去する。但し、このレジストパターンの除去工程は、本実施形態において必須の工程ではない。本実施形態では、基板７０の両面にレジストパターンを残しておいても良い。また、図２４（ｇ）では、基板７０の上面側のレジストパターンだけを取り除き、下面側のレジストパターンはそのまま残しておいても良い。これにより、以降の組立工程においてレジストパターンをメッキ層１３ａ及び１３ｂ、又はメッキ層１３ｂの保護膜として利用することができる。
また、この図２４に示す製造方法では、図２４（ｃ）〜（ｅ）の工程をウェットエッチングのような化学的な加工ではなく、物理的な加工により行っても良い。例えば、サンドブラスト処理や切削工具を用いた処理により、メッキ層１３ａ及び１３ｂを部分的に除去することも可能である。サンドブラスト処理は、例えばガラス粒子を部分的に吹き付けてメッキ層１３ａ及び１３ｂを削る処理であるが、このときのガラス粒子の吹き付ける量と吹き付け圧力等を調整することにより、図２４（ｅ）に示したようなメッキ層１３ａ及び１３ｂの加工が可能である。
図２５（ａ）および（ｂ）は、基板７０の一例を示す図である。図２３（ａ）〜（ｆ）に示す方法で形成された基板７０の構成と、図２４（ａ）〜（ｇ）に示す方法で形成された基板７０の構成は同じであり、その形状を立体的に見ると例えば図２５に示す通りである。即ち、基板７０は、縦方向及び横方向に並んだ複数本のポスト１５を備え、これらのポスト１５は上面から下面に至る間の一部分（例えば、厚さ方向の中間部分）で互いに連結された構造となっている。
また、各ポスト１５の平面視による形状は、例えば、第１実施形態で説明したポスト１５の平面視による形状と同じであり、例えば面積が大で正円に近い形の第１領域１５ａと、面積が小で半円に近い形の第２領域１５ｂとを有する。第１領域１５ａの直径φは例えば０．２〜０．３ｍｍ程度である。また、隣り合う第１領域１５ａの中心間の距離（即ち、ピッチ）は例えば０．５〜１．０ｍｍ程度である。
このように基板７０が完成した後は、第１、第２実施形態と同様、例えばインクジェット工法、印刷工法、ディスペンス工法又はレーザーマークによって、所望の位置にあるポスト１５の上面（表面）を着色して認識マーク８を形成する。認識マーク８をインクジェット工法で形成する場合、その着色材料には例えば耐熱性異色インク、又は、異色メッキ等を採用することが可能である。
次に、この基板７０にベア状態のＩＣ素子及び受動素子を取り付けて半導体装置３００を製造する場合について説明する。
図２６（ａ）〜図２７（ｂ）は、本発明の第３実施形態に係る半導体装置３００の製造方法を示す断面図である。図２６（ａ）では、まず始めに、ＩＣ固定領域にあるポスト（即ち、第１のポスト）１５の上面、又は、ＩＣ素子５１の下面側に接着剤２３を塗布する。
次に、認識マーク８を目印にＩＣ固定領域を認識し、認識した領域にＩＣ素子５１を位置合わせする。そして、位置合わせした状態で、複数本の第１のポスト１５上にＩＣ素子５１の下面（ＩＣ素子５１のパッド端子が形成された面とは反対側の面）を接触させて固定する。認識マーク８を目印にＩＣ固定領域を認識しているので、ＩＣ素子５１を基板７０に対して精度良く位置合わせすることができ、ＩＣ素子５１を位置ズレ少なく取り付けることができる。
また、上記のＩＣ素子５１の取り付け工程と前後して、又は、並行して、受動素子５２の取り付け工程を行う。ここでは、受動素子５２の固定領域にあるポスト（即ち、第２のポスト）１５の上面、又は、受動素子５２の下面側に例えばハンダ２４を塗布する。次に、認識マーク８を目印に受動素子５２の固定領域を認識し、認識した領域に受動素子５２を位置合わせする。そして、位置合わせした状態で、第２のポスト１５の上面に受動素子５２の下面を接触させて固定する。
即ち、図１５（ａ）及び（ｂ）に示したように、第２のポスト１５の一方の上面であって、その第１領域１５ａに受動素子５２の一端５２ａを接合する。また、第２のポスト１５の他方の上面であって、その第２領域１５ｂに受動素子５２の他端５２ｂを接合する。認識マーク８を目印に受動素子５２の固定領域を認識しているので、受動素子５２を基板７０に対して精度良く位置合わせすることができ、受動素子５２を位置ズレ少なく取り付けることができる。このような接合により、受動素子５２の一端５２ａと他端５２ｂは、それぞれ異なる第２のポスト１５と電気的に接続される（ダイアタッチ工程）。
次に、図２６（ｃ）に示すように、ＩＣ固定領域以外の領域で、且つ、受動素子５２の固定領域以外の領域にあるポスト（即ち、第３のポスト）１５の上面と、ＩＣ素子５１表面のパッド端子とを例えば金線５３で接続する。また、第３のポスト１５の上面と、第２のポスト１５のハンダで覆われていない部分とを例えば金線５３で接続する。ここでは、認識マーク８を目印に、外部端子となる第３のポスト１５を認識し、認識した第３のポスト１５に金線５３の一端を接続する。第１、第２実施形態と同様、認識マーク８が導電性を有する材料からなる場合は、認識マーク８が形成された第３のポスト１５に金線５３の一端を接続しても良い（ワイヤーボンディング工程）。
次に、図２６（ｄ）に示すように、ＩＣ素子５１と、受動素子５２と、金線５３及びポスト１５を含む基板７０の上方全体をモールド樹脂６１で封止する（樹脂封止工程）。モールド樹脂６１は、例えば熱硬化性のエポキシ樹脂等である。この樹脂封止工程では、例えば、ＩＣ素子５１等を含む基板７０の上面側にキャビティを被せてその内側を減圧し、減圧されたキャビティ内にモールド樹脂６１を供給する。このような減圧下での樹脂供給により、キャビティ内にモールド樹脂６１を充填性良く供給することができ、図２６（ｄ）に示すように、モールド樹脂６１で凹部１４ａを隙間なく埋め込むことができる。
その後、ポスト１５同士を連結している連結部１６を下面の側からエッチングして取り除く。この連結部１６のエッチングは、凹部１４ａ及び１４ｂを形成したときと同様、例えば第２塩化鉄溶液又はアルカリ溶液を用いて行う。これにより、図２６（ｅ）に示すように、隣り合うポスト１５同士を電気的に切り離すことができ、金線５３に繋がるポスト１５や、ハンダを介して受動素子５２に接続されたポスト１５を、それぞれ電気的に独立した外部端子として使用することが可能となる。また、各ポスト１５はモールド樹脂６１によってその上面側の部位が固定されているので、連結部を取り除いた後もその位置が保持される。
なお、メッキ層１３ｂの保護膜として下面側に図示しないフォトレジストが残されている場合は、当該フォトレジストを連結部のエッチング後に除去する。また、メッキ層１３ｂがＡｇメッキの場合は、Ａｇメッキを除去し、別のメッキ処理を行っても良い。即ち、Ａｇメッキを除去し、その後、別種類のメッキをメッキ層１３ｂとして付け直しても良い。別種類のメッキとしては、例えば、Ｎｉ／Ｐｄ／Ａｕ、又は、Ｎｉ／Ａｕ、半田などが挙げられる。このようなメッキ層１３ｂの付け直しは、下面側にフォトレジストが形成されている場合は当該フォトレジストを除去した後で行えば良く、また、下面側にフォトレジストが形成されていない場合は連結部を除去した後で行えば良い。
次に、例えば図２７に示すように、モールド樹脂６１にダイシングブレード７５を当てて、モールド樹脂６１を製品外形に合わせて切断する（ダイシング工程）。これにより、モールド樹脂６１を個々の樹脂パッケージに分割すると共に、製品にならない樹脂の余白部分を切断して除去する。第１実施形態と同様、ダイシング工程では、端子サイズ以上の（即ち、ポスト１５よりも幅の大きな）ダイシングブレード７５を用いてポスト１５を切断しても良いし、端子サイズ以下のダイシングブレードを用いてポスト１５間の位置でモールド樹脂６１を切断しても良い。但し、例えば図２２に示したように、ポスト１５を切断した場合は、切断面にポスト１５とモールド樹脂６１との接触界面が露出せず、この接触界面に水分等が浸入し難い構造となるので、半導体装置の信頼性を高めることができる。このようなダイシング工程を経て、半導体装置３００が完成する。
なお、樹脂パッケージから露出しているポスト４０の下面側は、金属薄膜９で覆われたままでも良いし、金属薄膜９を覆うように半田ボール等を載せても良い。また、図２７では、モールド樹脂６１の上面全体にＵＶテープ等を貼らないでダイシングする場合について示したが、これはあくまで一例である。この第３実施形態においても、第１実施形態と同様、モールド樹脂６１の上面全体にＵＶテープを貼り、この状態でダイシングを行っても良い。その場合は、第１実施形態と同様、モールド樹脂６１のＵＶテープが貼られていない側の面にダイシングブレード７５を当てて、モールド樹脂６１を製品外形に合わせて切断すれば良い。
このように、本発明の第３実施形態によれば、第１、第２実施形態と同様、多種類の素子に対して、そのパッド端子のレイアウト（配置位置）に制約を課することなく、基板の仕様を共通化することができる。従って、多種類の素子に対して汎用性の高い基板を提供することができ、基板と、当該基板を用いた半導体装置の製造コストを低減することができる。
また、本発明の第３実施形態によれば、第１、第２実施形態と同様、例えば、ポスト１５の第１領域１５ａに受動素子５２を取り付ける際に、フィレット２４´は第１領域１５ａの外周縁部でせき止められたり、この外周縁部から流れ落ちたりし易く、第１領域１５ａから第２領域１５ｂへ広がり難い。従って、ポスト１５の第２領域１５ｂにフィレット２４´で覆われていないスペースを容易に確保することができ、このスペースに金線５３の一端を再現性良く接合することができる。
（４）第４実施形態
上記の第３実施形態では、例えば図２３、図２４に示したように、メッキ層１３ａ及び１３ｂをマスクとして、銅板１を上面及び下面の両方から同時にエッチングする場合について説明した。しかしながら、本発明では、銅板１を上面及び下面の両方から同時にエッチングするのではなく、例えばレジストパターンをマスクとして銅板１を下面からエッチングすることにより、連結部を残しつつ基板を完成するようにしても良い。第４実施形態では、このような形態について説明する。
図２８（ａ）〜（ｆ）は、本発明の第４実施形態に係る基板８０の製造方法を示す断面図である。まず始めに、図２８（ａ）に示すように銅板１を用意する。次に、銅板１の上面及び下面にそれぞれ第１のフォトレジスト２７を塗布する。このフォトレジスト２７は例えばポジ型でも、ネガ型でも良い。
次に、銅板１の上面に塗布されたフォトレジスト２７を露光及び現像処理して、ポストが形成される領域を覆い、それ以外の領域を露出するレジストパターン２７ａを形成する。図２８（ａ）に示すように、ここでは、銅板１の上面にのみレジストパターン２７ａを形成する。銅板１の下面には、未露光のフォトレジスト２７をそのまま残しておく。ここで、フォトレジスト２７が例えばポジ型の場合は、その露光処理に図１７に示したフォトマスクＭ１を用いれば良い。また、フォトレジスト２７が例えばネガ型の場合は、その露光処理にフォトマスクＭ１の反転マスクを用いれば良い。なお、平面視での形状が達磨型ではなく、十字型のポストを形成する場合は、例えば図２２に示したフォトマスクＭ２又はその反転マスクを用いてフォトレジスト２７を露光すれば良い。これにより、平面視での形状が十字型のレジストパターン２７を形成することができる。
次に、レジストパターン２７ａをマスクに銅板１の上面をエッチングする。これにより、銅板１の上面側に凹部２９を形成する。凹部２９の形成により、銅板１の上面には複数本のポスト１５が形成される。また、このエッチング工程では、凹部２９は銅板１の上面にのみ形成されるため、銅板１の下面側には複数本のポスト１５を断面視で横方向に連結する連結部１６が残される。即ち、複数本のポスト１５間で銅板１が完全にエッチングされてなくなる前（即ち、貫通前）にエッチングを止める。そして、このようなハーフエッチングにより、凹部２９の底面から銅板１の下面に至る間の一部分で、ポスト１５は互いに連結された状態となる。
なお、図２８（ｂ）に示す銅板１のハーフエッチングは、例えばディップ式又はスプレー式のウェットエッチングで行う。エッチング液には、例えば第２塩化鉄溶液又はアルカリ溶液を用いる。また、銅板１の上面に形成する凹部２９の深さは、例えば、銅板１の厚さをｈ、凹部２９の深さをｄとしたとき、ｄ＝０．４×ｈ〜０．６×ｈ程度である。例えば、ウェットエッチングの所要時間を調整することで、銅板１の上面側に深さ０．１ｍｍの凹部を形成する。
次に、銅板１の上面からレジストパターン２７ａを除去すると共に、下面からフォトレジスト２７を除去する。これにより、図２８（ｃ）に示すように、銅板１の上面及び下面を露出させる。次に、凹部２９が形成された銅板１の上面及び下面にそれぞれ第２のフォトレジストを塗布する。この第２のフォトレジストは例えばポジ型でも、ネガ型でも良い。
次に、図２８（ｄ）に示すように、銅板１の上面及び下面にそれぞれ塗布された第２のフォトレジストを露光及び現像処理して、ポストが形成される領域を露出し、それ以外の領域を露出するレジストパターン３７ａ及び３７ｂを銅板１の上面と下面にそれぞれ形成する。即ち、レジストパターン３７ａは凹部２９の底面及び側面を覆うように形成し、レジストパターン３７ｂは銅板１の下面であって凹部２９と対向する領域に形成する。
ここで、第２のフォトレジストが例えばポジ型の場合は、その露光処理に図１７に示したフォトマスクＭ１を用いれば良い。また、フォトレジスト２７が例えばネガ型の場合は、その露光処理にフォトマスクＭ１の反転マスクを用いれば良い。なお、平面視での形状が達磨型ではなく、十字型のポストを形成する場合は、例えば図２２に示したフォトマスクＭ２又はその反転マスクを用いて第２のフォトレジストを露光すれば良い。これにより、平面視での形状が十字型のレジストパターン３７ａ及び３７ｂを形成することができる。
また、レジストパターン３７ａの形成工程では、レジストパターン３７ａを、凹部２９の内側に加えて、凹部２９の開口端に沿った領域（即ち、平面視でポストの外周部となる領域）を覆うように形成することが好ましい。これにより、後の工程で、ポスト１５の上面からはみ出さないようにメッキ層を形成することができる。その結果、メッキ層の端部においてバリの発生を抑制することができ、メッキ層の剛性を向上させることができる。例えば、バリの発生が抑制されると、後の工程で、凹部２９内にモールド樹脂が入り易くなるなどの利点がある。
次に、図２８（ｅ）に示すように、例えば電解メッキ法により、レジストパターン３７ａ及び３７ｂから露出している領域（即ち、ポストが形成される領域）の銅板１にメッキ層４３ａ及び４３ｂを形成する。ここでは、銅板１の上面にメッキ層４３ａを形成すると共に、銅板１の下面にメッキ層４３ｂを形成する。なお、図２８（ｅ）ではメッキ層４３ａ及び４３ｂをそれぞれ単層構造で示しているが、メッキ層４３ａ及び４３ｂは単層構造でも２層以上の積層構造でも良い。例えば、メッキ層４３ａ及び４３ｂは、Ｎｉ（下層）／Ｐｄ（中層）／Ａｕ（上層）からなる３層構造、Ｎｉ（下層）／Ａｕ（上層）からなる２層構造、又は、Ａｇからなる単層構造を採ることができる。
次に、図２８（ｅ）に示すように、銅板１の上面及び下面からそれぞれレジストパターンを除去する。これにより、複数本のポスト１５が銅板１の下面側で互いに連結された状態の基板８０が完成する。
次に、この基板８０にベア状態のＩＣ素子及び受動素子を取り付けて半導体装置４００を製造する場合について説明する。
図２９（ａ）〜（ｅ）は、本発明の第４実施形態に係る半導体装置４００の製造方法を示す断面図である。図２９（ａ）では、まず始めに、第１〜第３実施形態と同様の方法により、所望の位置にあるポスト１５の上面（表面）を着色して認識マーク８を形成する。
次に、図２９（ｂ）において、ＩＣ固定領域にあるポスト（即ち、第１のポスト）１５の上面、又は、ＩＣ素子５１の下面側に接着剤２３を塗布する。次に、認識マーク８を目印にＩＣ固定領域を認識し、認識した領域にＩＣ素子５１を位置合わせする。そして、位置合わせした状態で、複数本の第１のポスト１５上にＩＣ素子５１の下面（ＩＣ素子５１のパッド端子が形成された面とは反対側の面）を接触させて固定する。
また、上記のＩＣ素子５１とポストとの接合工程と前後して、又は、並行して、受動素子５２の固定領域にあるポスト（即ち、第２のポスト）１５の上面、又は、受動素子５２の下面側にハンダ２４を塗布する。認識マーク８を目印に受動素子の固定領域をそれぞれ認識し、認識した領域に受動素子５２をそれぞれ位置合わせする。そして、位置合わせした状態で、ハンダが塗布されているポスト１５上に受動素子５２の下面を接触させて固定する。
即ち、図１５（ａ）及び（ｂ）に示したように、第２のポスト１５の一方の上面であって、その第１領域１５ａに受動素子５２の一端５２ａを接合する。また、第２のポスト１５の他方の上面であって、その第２領域１５ｂに受動素子５２の他端５２ｂを接合する。認識マーク８を目印に受動素子５２の固定領域を認識しているので、受動素子５２を基板７０に対して精度良く位置合わせすることができ、受動素子５２を位置ズレ少なく取り付けることができる。このような接合により、受動素子５２の一端５２ａと他端５２ｂは、それぞれ異なる第２のポスト１５と電気的に接続される（ダイアタッチ工程）。
次に、図２９（ｃ）に示すように、ＩＣ固定領域以外の領域で、且つ、受動素子５２の固定領域以外の領域にあるポスト（即ち、第３のポスト）１５の上面と、ＩＣ素子５１表面のパッド端子とを例えば金線５３で接続する。また、第３のポスト１５の上面と、第２のポスト１５のハンダで覆われていない部分とを例えば金線５３で接続する。ここでは、認識マーク８を目印に、外部端子となる第３のポスト１５を認識し、認識した第３のポスト１５に金線５３の一端を接続する（ワイヤーボンディング工程）。
次に、図２９（ｄ）に示すように、ＩＣ素子５１と、受動素子５２と、金線５３及びポスト１５を含む基板８０の上方全体をモールド樹脂６１で封止する（樹脂封止工程）。この樹脂封止工程では、例えば、ＩＣ素子５１等を含む基板８０の上面側にキャビティを被せてその内側を減圧し、減圧されたキャビティ内にモールド樹脂６１を供給する。このような減圧下での樹脂供給により、キャビティ内にモールド樹脂６１を充填性良く供給することができ、図２９（ｄ）に示すように、モールド樹脂６１で凹部２９を隙間なく埋め込むことができる。
その後、ポスト１５同士を連結している連結部１６を、基板８０の下面の側からエッチングして取り除く。この連結部１６のエッチングは、凹部２９を形成したときと同様、例えば第２塩化鉄溶液又はアルカリ溶液を用いて行う。これにより、図２９（ｅ）に示すように、隣り合うポスト１５同士を電気的に切り離すことができ、ハンダ２４を介して受動素子５２の一端又は他端に接続された第２のポスト１５と、第３のポスト１５を、それぞれ電気的に独立した外部端子として使用することが可能となる。また、各ポスト１５はモールド樹脂６１によってその上面側の部位が固定されているので、連結部を取り除いた後もその位置が保持される。
これ以降の工程は、第１〜第３実施形態と同様である。例えば図２７に示したようなダイシング工程により、モールド樹脂６１を個々の樹脂パッケージに分割すると共に、製品にならない樹脂の余白部分を切断して除去する。これにより、半導体装置４００が完成する。
このように、本発明の第４実施形態によれば、第１〜第３実施形態と同様、多種類の素子に対して、そのパッド端子のレイアウト（配置位置）に制約を課することなく、基板の仕様を共通化することができる。従って、多種類の素子に対して汎用性の高い基板を提供することができ、基板と、当該基板を用いた半導体装置の製造コストを低減することができる。
また、例えば、ポスト１５の第１領域１５ａに受動素子５２を取り付ける際に、フィレット２４´は第１領域１５ａの外周縁部でせき止められたり、この外周縁部から流れ落ちたりし易く、第１領域１５ａから第２領域１５ｂへ広がり難い。従って、ポスト１５の第２領域１５ｂにフィレット２４´で覆われていないスペースを容易に確保することができ、このスペースに金線５３の一端を再現性良く接合することができる。
第１実施形態に係る基板５０の製造方法を示す図（その１）。 第１実施形態に係る基板５０の製造方法を示す図（その２）。 第１実施形態に係る基板５０の製造方法を示す図（その３）。 第１実施形態に係る基板５０の製造方法を示す図（その４）。 第１実施形態に係る基板５０の製造方法を示す図（その５）。 第１実施形態に係る基板５０の製造方法を示す図（その６）。 第１実施形態に係る基板５０の一例を示す図。 第１実施形態に係る半導体装置１００の製造方法を示す図（その１）。 第１実施形態に係る半導体装置１００の製造方法を示す図（その２）。 第１実施形態に係る半導体装置１００の製造方法を示す図（その３）。 第１実施形態に係る半導体装置１００の製造方法を示す図（その４）。 第１実施形態に係る半導体装置１００の製造方法を示す図（その５）。 第１実施形態に係る半導体装置１００の製造方法を示す図（その６）。 半導体装置１００の構成例を示す図（その１）。 半導体装置１００の構成例を示す図（その２）。 半導体装置１００の構成例を示す図（その３）。 フォトマスクＭ１の一例を示す図。 第２実施形態に係る基板６０の構成例を示す図。 第２実施形態に係る半導体装置２００の構成例を示す図（その１）。 第２実施形態に係る半導体装置２００の構成例を示す図（その２）。 第２実施形態に係る半導体装置２００の構成例を示す図（その３）。 フォトマスクＭ１の一例を示す図。 第３実施形態に係る基板７０の製造方法を示す図（その１）。 第３実施形態に係る基板７０の製造方法を示す図（その２）。 第３実施形態に係る基板７０の構成例を示す図。 第３実施形態に係る半導体装置３００の製造方法を示す図（その１）。 第３実施形態に係る半導体装置３００の製造方法を示す図（その２）。 第４実施形態に係る基板８０の製造方法を示す図。 第４実施形態に係る半導体装置４００の製造方法を示す図。 半導体装置５００の構成例を示す図。 従来例を示す図。 従来例を示す図。 従来例を示す図。 従来例を示す図。
符号の説明
１ 銅板、３、１２ａ、１２ｂ、１７ａ、１７ｂ フォトレジスト、５、１２ａ´、１２ｂ´、１７ａ´、７ｂ´レジストパターン、７、１４ａ、１４ｂ 凹部、８ 認識マーク、９、１３ａ、１３ａ´、１３ｂ、１３ｂ´ メッキ層、１５、２５ ポスト（金属支柱の一例）、１５ａ、２５ａ 第１領域、１５ｂ、２５ｂ 第２領域、１６ 連結部、２１ 支持基板、２３ 接着剤、２４ ハンダ、２４´ フィレット、５０、６０、６０、８０ 基板、５１ ＩＣ素子、５２ 受動素子、５２ａ 一端、５２ｂ 他端、５３ 金線（導電部材の一例）、６１ モールド樹脂（樹脂の一例）、７５ ブレード、１００、２００、３００、４００ 半導体装置、Ｍ１、Ｍ２ フォトマスク、Ｐ１、Ｐ２ 遮光パターン

Claims (2)

  1. 第１の面及び前記第１の面とは反対側を向く第２の面を有し、平面視で縦方向に複数の
    列、横方向に複数の行ができるように配置された複数本の金属支柱を備え、前記複数本の
    金属支柱の各々が、前記第１の面に第１領域と、前記第１領域から平面視で突出した第２
    領域とを有する基板と、
    第１の金属支柱の第１の面に固定されたＩＣ素子と、
    第２の金属支柱の前記第１領域に接着剤を介して固定された受動素子と、
    前記受動素子が固定された前記第２の金属支柱の前記第２領域と、第３の金属支柱とを
    電気的に接続する導電部材と、
    前記ＩＣ素子と、前記受動素子及び前記導電部材を封止する樹脂と、を含むことを特徴
    とする半導体装置。
  2. 第１の面及び前記第１の面とは反対側を向く第２の面を有し、平面視で縦方向に複数の
    列、横方向に複数の行ができるように配置された複数本の金属支柱を備え、前記複数本の
    金属支柱の各々が、前記第１の面に第１領域と、前記第１領域から平面視で突出した第２
    領域とを有する基板、を用意する工程と、
    第１の金属支柱の第１の面にＩＣ素子を取り付ける工程と、
    第２の金属支柱の前記第１領域に接着剤を介して受動素子を取り付ける工程と、
    前記受動素子が固定された前記第２の金属支柱の前記第２領域と、第３の金属支柱とを
    導電部材を用いて電気的に接続する工程と、
    前記ＩＣ素子と、前記受動素子及び前記導電部材を樹脂で封止する工程と、を含むこと
    を特徴とする半導体装置の製造方法。
JP2008135162A 2008-05-23 2008-05-23 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP4821803B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008135162A JP4821803B2 (ja) 2008-05-23 2008-05-23 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008135162A JP4821803B2 (ja) 2008-05-23 2008-05-23 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009283746A JP2009283746A (ja) 2009-12-03
JP4821803B2 true JP4821803B2 (ja) 2011-11-24

Family

ID=41453882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008135162A Expired - Fee Related JP4821803B2 (ja) 2008-05-23 2008-05-23 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4821803B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5195647B2 (ja) 2009-06-01 2013-05-08 セイコーエプソン株式会社 リードフレームの製造方法及び半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233556A (ja) * 1998-02-06 1999-08-27 Misuzu Kogyo:Kk 半導体パッケージの製造方法
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2009283746A (ja) 2009-12-03

Similar Documents

Publication Publication Date Title
JP4483969B2 (ja) 基板及びその製造方法、半導体装置の製造方法
KR101018520B1 (ko) 기판 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법
KR100927268B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 및 배선 기판
JP2009055015A (ja) 基板及びその製造方法、並びに半導体装置及びその製造方法
CN101601133B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
JP2009302095A (ja) 半導体装置及び半導体装置の製造方法
US6534391B1 (en) Semiconductor package having substrate with laser-formed aperture through solder mask layer
KR100587851B1 (ko) 반도체 장치의 제조방법
US9362138B2 (en) IC package and method for manufacturing the same
JP6244147B2 (ja) 半導体装置の製造方法
JPH1154668A (ja) ボールグリッドアレイ半導体パッケージの製造方法
JP2011517069A (ja) 高密度コンタクトを有するリードレス集積回路パッケージ
KR20050096851A (ko) 회로 장치 및 그 제조 방법
JP4614818B2 (ja) 半導体装置およびその製造方法
JP2006303305A (ja) 半導体装置
JP2015026719A (ja) 半導体装置の製造方法
JP4821803B2 (ja) 半導体装置及び半導体装置の製造方法
CN111199924B (zh) 半导体封装结构及其制作方法
JP2000040676A (ja) 半導体装置の製造方法
KR20010070081A (ko) 반도체 장치 및 그 제조 방법
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2010027678A (ja) 半導体装置の製造方法、基板及びその製造方法
JP5131206B2 (ja) 半導体装置
JP2017038051A (ja) 半導体パッケージ及びその製造方法
KR100587033B1 (ko) 칩 사이즈 패키지의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees