JP4483969B2 - 基板及びその製造方法、半導体装置の製造方法 - Google Patents

基板及びその製造方法、半導体装置の製造方法 Download PDF

Info

Publication number
JP4483969B2
JP4483969B2 JP2008090467A JP2008090467A JP4483969B2 JP 4483969 B2 JP4483969 B2 JP 4483969B2 JP 2008090467 A JP2008090467 A JP 2008090467A JP 2008090467 A JP2008090467 A JP 2008090467A JP 4483969 B2 JP4483969 B2 JP 4483969B2
Authority
JP
Japan
Prior art keywords
mark
substrate
metal
manufacturing
columns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008090467A
Other languages
English (en)
Other versions
JP2009246115A (ja
Inventor
透 藤田
正宣 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008090467A priority Critical patent/JP4483969B2/ja
Priority to US12/409,226 priority patent/US7952208B2/en
Publication of JP2009246115A publication Critical patent/JP2009246115A/ja
Application granted granted Critical
Publication of JP4483969B2 publication Critical patent/JP4483969B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、基板及びその製造方法、半導体装置の製造方法に関する。
半導体パッケージは、外部端子をパッケージ周辺に配置したペリフェラル型と、外部端子をパッケージ下面に配置したエリア型とに大別される。ペリフェラル型とは、図２６（ａ）〜（ｃ）に示すように、ＤＩＰ、ＳＯＰ、ＱＰＦに代表されるパッケージのことである。図２６（ｄ）に示すように、ペリフェラル型は、ダイパッド２０１といわれるチップ搭載部にＩＣ素子２１０を搭載し、ＩＣ素子２１０上の電極とリードフレームのリード２０３とを金線等で接続し、その後、リード２０３の外周部の一部を残し、それ以外の全てを樹脂封止することで製造される。リード２０３のうちの樹脂パッケージ内側の部分は内部端子と呼ばれ、樹脂パッケージ外側の部分は外部端子とも呼ばれている。
また、エリア型とは、図２７（ａ）及び（ｂ）、並びに、図２８（ａ）及び（ｂ）に示すように、ＢＧＡに代表されるパッケージのことであり、基板２１１の上にＩＣ素子２１０を搭載し、金線若しくは半田、金のバンプにより基板２１１とＩＣ素子２１０を電気的に接続させ、さらにＩＣ素子２１０等を樹脂封止することにより製造される。図２７（ａ）及び（ｂ）に示すように、基板２１１とＩＣ素子２１０とが金線２１３で接続されているものは金線型ＢＧＡとも呼ばれている。
また、図２８（ａ）及び（ｂ）に示すように、基板２１１とＩＣ素子２１０とがバンプ２２３で接続されているものはバンプ型ＢＧＡとも呼ばれている。特に、バンプ型ＢＧＡでは、図２８（ａ）及び（ｂ）に示すように樹脂封止を行わないタイプのものもある。図２７（ａ）〜図２８（ｂ）に示すように、エリア型の外部端子はリードではなく、基板２１１の下面に搭載された電極（又は、半田ボール）２２５となっている。
さらに、近年では、図２９（ａ）〜（ｉ）に示すように、金属板２３１の上に電柱状の端子２３３及びダイパッド２３５を電気メッキで形成した後、ダイパッド２３５上にＩＣ素子２１０を搭載し、金線２１３によるＩＣ素子２１０と端子２３３との接続を行い、その後樹脂封止を行い、樹脂成型部２３６から金属板２３１を引き剥がして、個々の製品に切断するパッケージも作られている。
詳しく説明すると、図２９（ａ）及び（ｂ）では、まず始めに、金属板２３１の上にレジストを塗布し、これに露光現像処理を施してレジストパターン２３７を形成する。次に、図２９（ｃ）に示すように、レジストパターン２３７下から露出している金属板２３１の上面に例えば銅を電気メッキで形成し、電柱状の端子２３３及びダイパッド２３５を形成し、その後、図２９（ｄ）に示すようにレジストパターンを除去する。次に、図２９（ｅ）に示すように、電気メッキによって形成されたダイパッド２３５上にＩＣ素子２１０を搭載し、ワイヤーボンディングを行う。そして、図２９（ｆ）に示すＩように、ＩＣ素子２１０及び金線２１３等を樹脂封止する。次に、図２９（ｇ）に示すように、樹脂成型部２３６から金属板２３１を引き剥がす。そして、図２９（ｈ）及び（ｉ）に示すように、樹脂成型部２３６を個々の製品に切断して、パッケージを完成させる。
また、特許文献１には、平板状のリードフレームの支持部の一方の面をハーフエッチングした後で、リードフレームのダイパッド上にＩＣ素子を搭載し、続いて、ワイヤーボンディング及び樹脂封止を行い、その後、一方の面がハーフエッチされている支持部の他方の面を研削して支持部を除去することによって、ペリフェラル型パッケージを完成させる技術が開示されている。特許文献２には、平面視で基板の中心から外側へ放射状に配線を配置することで、エリア型パッケージの汎用性を高めようとする技術が開示されている。さらに、特許文献３には、封止樹脂等をダイシングする技術が開示されている。
特開平２−２４０９４０号公報 特開２００４−２８１４８６号公報 特開２００６−１０８３４３号公報
従来の技術では、ペリフェラル型パッケージ、エリア型パッケージ、図２９（ａ）〜（ｉ）に示したパッケージ、特許文献１に記載のパッケージの何れにおいても、ＩＣ素子搭載面としてダイパッド若しくは、インターポーザなどの基板を必要としており、ＩＣ素子の大きさ、ＩＣ素子からの外部出力数（即ち、リード数もしくはボール数）に応じて、固有のリードフレーム又は固有の基板、若しくは（電柱形成用の）固有のフォトマスクを必要としていた。特に、少量多品種の製品においては、製品の生産に合わせて多くのリードフレーム又は基板、若しくはフォトマスクを保有する必要があり、製造コスト低減の妨げとなっていた。
また、特許文献２では、基板の中心から外側へ放射状に配線を配置することで、大小のチップサイズに対応したエリア型パッケージを達成している。しかしながら、この技術では、基板中心から放射状に延びる配線と平面視で必ず重なるようにＩＣ素子のパッド端子を配置する必要があるので、パッド端子のレイアウトに関して設計の自由度が低くなってしまう。つまり、パッケージの汎用性は高まるものの、一方で、ＩＣ素子に課せられる制約も増えてしまう。
そこで、この発明はこのような事情に鑑みてなされたものであって、ＩＣ素子に課せられる制約を増やすことなく、ＩＣ素子を搭載する基板の仕様を共通化できるようにした基板及びその製造方法、半導体装置の製造方法の提供を目的とする。
（１）基板について
上記目的を達成するために、本発明の一態様に係る基板は、ＩＣ素子を固定するための基板であって、第１の面及び前記第１の面とは反対側を向く第２の面を有し、平面視で縦方向に複数の列、横方向に複数の行ができるように並んだ複数本の金属支柱、を備え、前記複数の列の各列のそれぞれの延長上には、前記各列にそれぞれ割り当てられた第１のマークが形成され、前記複数の行の各行のそれぞれの延長上には、前記各行にそれぞれ割り当てられた第２のマークが形成されていることを特徴とするものである。ここで、本発明の「第１の面」は例えばＩＣ素子のパッド端子と接続される側の面であり、「第２の面」は例えばマザーボード等と接続される側の面である。
また、本発明の一態様に係る基板は、前記複数本の金属支柱の前記第２の面を支持する支持基板、をさらに備え、前記支持基板と前記複数本の金属支柱は、接着剤を介して接合されていることを特徴とするものである。ここで、本発明の「支持基板」は例えばガラス基板である。
また、本発明の一態様に係る基板は、前記複数本の金属支柱を前記第１の面から前記第２の面に至る間の一部分で互いに連結する連結部、をさらに備えることを特徴とするものである。
また、本発明の一態様に係る基板は、前記複数本の金属支柱は、その各々が同一の形状で且つ同一の寸法に形成されていることを特徴とするものである。
また、本発明の一態様に係る基板は、前記第１のマーク及び前記第２のマークは、前記複数本の金属支柱と同一の材料からなることを特徴とするものである。
また、本発明の一態様に係る基板は、前記第１のマーク及び前記第２のマークは、前記接着剤に形成された凹部からなることを特徴とするものである。ここで、本発明の「凹部」は、例えば、接着剤に対してレーザーを照射するにより形成される。
また、本発明の一態様に係る基板は、前記第１のマーク及び前記第２のマークは、数字、文字又は記号の形態を有することを特徴とするものである。
本発明の一態様に係る基板によれば、ＩＣ素子を搭載するためのダイパッドとして、又は、ＩＣ素子の外部端子として複数本の金属支柱を利用することができ、任意に設定されるＩＣ固定領域の形状及び大きさに応じて、複数本の金属支柱をダイパッド又は外部端子として使い分けることができる。従って、ＩＣ素子の種類毎に、固有のダイパッドや固有のリードフレーム、固有の基板（インターポーザなど）を用意して半導体装置を組み立てる必要はない。多種類のＩＣ素子に対して、そのパッド端子のレイアウト（配置位置）に制約を課することなく、素子搭載及び外部端子として用いる基板の仕様を共通化できる。これにより、基板と、当該基板を用いた半導体装置の製造コストを低減することができる。
また、上記の構成であれば、例えば、金属支柱が樹脂で覆われた後も、複数本の金属支柱の縦方向に並ぶ各列を第１のマークを目印にそれぞれ識別することができ、横方向に並ぶ各行を第２のマークを目印にそれぞれ識別することができる。
（２）基板の製造方法について
本発明の一態様に係る基板の製造方法は、ＩＣ素子を固定するための基板の製造方法であって、第１の面及び前記第１の面とは反対側を向く第２の面を有し、平面視で縦方向に複数の列、横方向に複数の行ができるように複数本の金属支柱を形成する工程と、前記複数の列の各列のそれぞれの延長上に、前記各列にそれぞれ割り当てられた第１のマークを形成する工程と、前記複数の行の各行のそれぞれの延長上に、前記各行にそれぞれ割り当てられた第２のマークを形成する工程と、を含むことを特徴とするものである。
また、本発明の一態様に係る基板の製造方法は、前記複数本の金属支柱を形成する工程は、第１の面及び前記第１の面とは反対側を向く第２の面を有する金属板の前記第２の面を接着剤を介して支持基板に貼り付け、貼り付けられた前記金属板を前記第１の面から部分的にエッチングすることによって、前記複数本の金属支柱を形成する工程であることを特徴とするものである。
また、本発明の一態様に係る基板の製造方法は、前記複数本の金属支柱を形成する工程は、第１の面及び前記第１の面とは反対側を向く第２の面を有する金属板を少なくとも前記第１の面から部分的にエッチングして、平面視で縦方向及び横方向に並んだ複数本の金属支柱と、前記複数本の金属支柱を前記第１の面から前記第２の面に至る間の一部分で互いに連結する連結部と、を形成する工程であることを特徴とするものである。
本発明の一態様に係る基板の製造方法によれば、多種類のＩＣ素子に対して、そのパッド端子のレイアウトに制約を課することなく基板の仕様を共通化できる。これにより、基板と、当該基板を用いた半導体装置の製造コストを低減することができる。
また、上記の基板の製造方法によれば、例えば、金属支柱が樹脂で覆われた後も、複数本の金属支柱の縦方向に並ぶ各列を第１のマークを目印にそれぞれ識別することができ、横方向に並ぶ各行を第２のマークを目印にそれぞれ識別することができる。
（３）半導体装置の製造方法について
本発明の一態様に係る半導体装置の製造方法は、第１の面及び前記第１の面とは反対側を向く第２の面を有し、平面視で縦方向に複数の列、横方向に複数の行ができるように並んだ複数本の金属支柱、を備え、前記複数の列の各列のそれぞれの延長上には、前記各列にそれぞれ割り当てられた第１のマークが形成され、前記複数の行の各行のそれぞれの延長上には、前記各行にそれぞれ割り当てられた第２のマークが形成されている基板を用意する工程と、前記第１の金属支柱の前記第１の面にＩＣ素子を固定する工程と、前記ＩＣ素子と前記第２の金属支柱の前記第１の面とを導電部材を用いて電気的に接続する工程と、前記ＩＣ素子及び前記導電部材を樹脂で封止する工程と、を含み、前記樹脂で封止する工程では、前記樹脂の表面に前記第１のマークの少なくとも一部及び前記第２のマークの少なくとも一部が現れるように前記基板に前記樹脂を供給することを特徴とするものである。
また、本発明の一態様に係る半導体装置の製造方法は、前記樹脂で封止する工程の後で、前記第１のマーク及び前記第２のマークを目印に前記樹脂を切断する工程、をさらに含むことを特徴とするものである。
本発明の一態様に係る半導体装置の製造方法によれば、多種類のＩＣ素子に対して、そのパッド端子のレイアウトに制約を課することなく基板の仕様を共通化できるので、半導体装置の製造コストを低減することができる。
また、上記の半導体装置の製造方法によれば、例えば、金属支柱が樹脂で覆われた後も、複数本の金属支柱の縦方向に並ぶ各列を第１のマークを目印にそれぞれ識別することができ、横方向に並ぶ各行を第２のマークを目印にそれぞれ識別することができる。これにより、各基板において、樹脂の切断ライン（即ち、ダイシングライン）を決定する際の基準が明確となるため、ダイシング処理の正確性と作業性を高めることができる。
以下、本発明の実施の形態を図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）第１実施形態
図１〜図７は、本発明の第１実施形態に係る基板５０の製造方法を示す図である。詳しく説明すると、図１（ａ）、図２（ａ）、図４（ａ）及び図５は下面図であり、図１（ｂ）、図２（ｂ）及び図４（ｂ）は、図１（ａ）、図２（ａ）及び図４（ａ）をＸ１−Ｘ´１線、Ｘ２−Ｘ´２線、Ｘ４−Ｘ´４線でそれぞれ切断したときの端面図である。また、図６（ａ）〜図７（ｃ）は、端面図である。
まず始めに、図１（ａ）及び（ｂ）に示すような銅板（即ち、Ｃｕ条）１を用意する。銅板１の平面視での縦、横の寸法は、銅板１から作成される半導体装置のパッケージ外形よりも大きいものであれば良い。また、銅板１の厚さｈは、例えば０．１０〜０．３０ｍｍ程度である。次に、図２（ａ）及び（ｂ）に示すように、銅板１の上面をフォトレジスト３で全面的に覆うと共に、銅板１の下面にはその表面を部分的に露出するレジストパターン５を形成する。ここでは、まず、銅板１の下面全体に例えばポジ型のレジストを塗布し、次に、例えば図９に示すフォトマスクＭ１を用いてレジストを露光し、その後、レジストに現像処理を施すことによって、銅板１の下面にレジストパターン５を形成する。
図９に示すように、フォトマスクＭ１には、例えば、平面視で正円形の遮光パターンＰ１１と、数字（１、２、３、４、…）の形態を有する遮光パターンＰ１２と、文字（Ａ、Ｂ、Ｃ、Ｄ、…）の形態を有する遮光パターンＰ１３とが形成されている。これらの中で、遮光パターンＰ１１は平面視で縦方向及び横方向にそれぞれ複数個ずつ配置されている。
また、遮光パターンＰ１２は、複数個の遮光パターンＰ１１の縦方向に並ぶ各列の延長上にそれぞれ配置されており、遮光パターンＰ１１の各列に対応してそれぞれ異なる数字が割り当てられている。例えば図９において、遮光パターンＰ１１の右側から一列目には数字「１」が割り当てられ、右側から２列目には数字「２」が割り当てられ、右側から３列目には数字「３」が割り当てられている。
また、遮光パターンＰ１３は、複数個の遮光パターンＰ１１の横方向に並ぶ各行の延長上にそれぞれ配置されており、遮光パターンＰ１１の各行に対応してそれぞれ異なる文字が割り当てられている。例えば図９において、遮光パターンＰ１１の上側から一行目には文字「Ａ」が割り当てられ、上側から２行目には文字「Ｂ」が割り当てられ、上側から３行目には文字「Ｃ」が割り当てられている。なお、遮光パターンＰ１１、Ｐ１２、Ｐ１３以外の領域は、光を透過させる透過領域である。
このようなフォトマスクＭ１を用いてポジ形のレジストを露光処理することにより、銅板１の下面には遮光パターンＰ１１、Ｐ１２、Ｐ１３が転写されて、図２（ａ）及び（ｂ）に示すように、平面視で正円形のレジストパターン５と、図示しないが、平面視で数字の形態を有するレジストパターンと、平面視で文字の形態を有するレジストパターンとが形成される。なお、図２（ａ）及び（ｂ）に示すように、レジストパターン５の中心間の距離（即ち、ピッチ）は例えば０．５〜１．０ｍｍ程度、直径φは０．２〜０．３ｍｍ程度である。
次に、図３に示すように、正円形のレジストパターン５と、数字又は文字の形態を有するレジストパターン（図示せず）の両方をマスクに、銅板１の下面をハーフエッチング（即ち、銅板１の厚み方向の途中までエッチング）して、銅板１の下面側に凹部７を形成する。銅板１のエッチングには、例えば塩化第２鉄溶液を使用する。次に、フォトレジスト３とレジストパターン５、及び、数字又は文字の形態を有するレジストパターン（図示せず）を銅板１から取り除く。そして、図４（ａ）及び（ｂ）に示すように、銅板１の上面及び下面にそれぞれ銀（Ａｇ）又はパラジウム（Ｐｄ）等の金属薄膜９をメッキする。なお、この金属薄膜９のメッキは、銅板１のエッチングの前に行ってもよい。図５に示すように、銅板１の下面に凹部７を形成し、金属薄膜９をメッキした後は、そこに複数個の正円形と、数字又は文字の形態がそれぞれ浮かび上がることとなる。
また、このようなメッキ処理等と前後して或いは同時に、図６（ａ）に示すような支持基板２１を用意し、図６（ｂ）に示すように支持基板２１の上面に接着剤２３を塗布しておく。支持基板２１は例えばガラス基板である。また、接着剤２３は例えばソルダーレジスト、紫外線硬化接着剤（即ち、ＵＶ接着剤）又は熱硬化接着剤などである。そして、図６（ｃ）に示すように、メッキ処理が施された銅板１の下面を、接着剤２３が塗布された支持基板２１の上面に押し当てて接着する。
次に、図７（ａ）に示すように、凹部７が形成された領域の真上を開口し、それ以外の領域（即ち、複数個の正円形と、数字又は文字の形態が浮かび上がっている領域の真上）を覆うレジストパターン３１を銅板１の上面に形成する。ここでは、まず、銅板１の上面全体に例えばポジ型のレジストを塗布し、次に、例えば図１０（ａ）に示すフォトマスクＭ２を用いてレジストを露光し、その後、レジストに現像処理を施すことによって、銅板１の上面にレジストパターン３１を形成する。
図１０（ａ）に示すように、フォトマスクＭ２は、フォトマスクＭ１と鏡像の関係にあるマスクである。即ち、フォトマスクＭ２は、例えば、平面視で正円形の遮光パターンＰ２１と、数字（１、２、３、４、…）の鏡像からなる形態を有する遮光パターンＰ２２と、文字（Ａ、Ｂ、Ｃ、Ｄ、…）の鏡像からなる形態を有する遮光パターンＰ２３とが形成されている。これらの中で、遮光パターンＰ２１は平面視で縦方向及び横方向にそれぞれ複数個ずつ配置されている。また、遮光パターンＰ２２は、遮光パターンＰ２１の縦方向に並ぶ各列の延長上にそれぞれ配置されており、遮光パターンＰ２１の各列に対応してそれぞれ異なる数字の鏡像（以下、鏡像数字ともいう。）が割り当てられている。
例えば図１０（ａ）において、遮光パターンＰ２１の左側から一列目には数字「１」の鏡像が割り当てられ、左側から２列目には数字「２」の鏡像が割り当てられ、左側から３列目には数字「３」の鏡像が割り当てられている。また、遮光パターンＰ２３は、遮光パターンＰ２１の横方向に並ぶ各行の延長上にそれぞれ配置されており、遮光パターンＰ２１の各行に対応してそれぞれ異なる文字の鏡像（以下、鏡像文字ともいう。）が割り当てられている。例えば図１０（ａ）において、遮光パターンＰ２１の上側から一行目には文字「Ａ」の鏡像が割り当てられ、上側から２行目には文字「Ｂ」の鏡像が割り当てられ、上側から３行目には文字「Ｃ」の鏡像が割り当てられている。
このようなフォトマスクＭ２を用いてポジ形のレジストを露光処理することにより、銅板１の上面には遮光パターンＰ２１、Ｐ２２、Ｐ２３が転写されて、平面視で正円形のレジストパターン３１と、図示しないが、平面視で鏡像数字の形態を有するレジストパターンと、平面視で鏡像文字の形態を有するレジストパターンとが形成される。
次に、図７（ｂ）に示すように、正円形のレジストパターン３１と、鏡像数字又は鏡像文字の形態を有するレジストパターンの両方をマスクに、銅板１をその上面側から下面側にかけて貫通するまでエッチングして、複数本の円筒状電極（即ち、ポスト）４０を形成する。銅板１から複数本のポスト４０を形成した後は、図７（ｃ）に示すように、ポスト４０の上面からレジストパターン３１と、鏡像数字又は鏡像文字の形態を有するレジストパターンを除去する。これにより、基板５０が完成する。
図８（ａ）に示すように、完成した基板５０は、平面視で縦方向及び横方向に並んだ複数本のポスト４０と、これらポスト４０の縦方向に並ぶ各列の延長上に配置されたマーク４３と、これらポスト４０の横方向に並ぶ各行の延長上に配置されたマーク４４と、を備え、これらポスト４０とマーク４３、４４とが接着剤（図示せず）を介して支持基板２１にそれぞれ接合されている。なお、図８では、基板５０を上側から見ているためマーク４３、４４が鏡像数字又は鏡像文字となっているが、もちろん、基板５０を下側から見た場合は、例えばガラス等からなる支持基板２１を透して、マーク４３、４４を通常（即ち、非鏡像）の数字又は文字として視認することができる。
このように基板５０が完成した後は、例えばインクジェット工法又はレーザーマークによって、所望の位置にあるポスト４０の上面（表面）を着色して認識マーク８を形成する。認識マーク８をインクジェット工法で形成する場合、その着色材料には例えば耐熱性異色インク、又は、異色メッキ等を採用することが可能である。図８（ａ）に示すように、支持基板２１上には銅板１からなるポスト４０が多数形成されており、それらは互いに同一形状且つ同一寸法で、縦、横方向にそれぞれ等間隔で配置されているが、任意のポスト４０に認識マーク８を形成することで、ＩＣ素子を基板１５０に取り付ける工程（即ち、ダイアタッチ工程）で、基板１５０におけるＩＣ固定領域を認識することができ、ＩＣ素子をＩＣ固定領域に精度良く位置合わせすることができる。
次に、この基板５０にベア状態のＩＣ素子を取り付けて半導体装置１００を製造する方法について説明する。
図１１〜図１７は、本発明の第１実施形態に係る半導体装置１００の製造方法を示す図である。詳しく説明すると、図１１（ａ）〜図１４（ａ）、図１６（ａ）は、ＩＣ素子１５１のチップサイズが例えば２ｍｍ角の場合を示す平面図である。また、図１１（ｂ）〜図１４（ｂ）、図１６（ｂ）は、ＩＣ素子１５１のチップサイズが例えば１ｍｍ角の場合を示す平面図である。さらに、図１１（ｃ）〜図１４（ｃ）、図１６（ｃ）は、図１１（ｂ）〜図１４（ｂ）、図１６（ｂ）をＹ１１−Ｙ´１１線〜Ｙ１４−Ｙ´１４線、Ｙ１６−Ｙ´１６線でそれぞれ切断したときの端面図である。
図１１（ａ）〜（ｃ）において、まず始めに、ＩＣ固定領域にあるポスト４０の上面（又は、ＩＣ素子５１の下面側）に図示しない接着剤を塗布する。ここで使用する接着剤は、例えば熱硬化ペースト若しくはシートである。次に、認識マーク８を目印にＩＣ固定領域を認識し、認識したＩＣ固定領域にＩＣ素子５１を位置合わせする。そして、位置合わせした状態で、ＩＣ固定領域の複数本のポスト４０上にＩＣ素子５１の下面（ＩＣ素子５１のパッド端子が形成された面とは反対側の面）を接触させて固定する（ダイアタッチ工程）。
次に、図１２（ａ）〜（ｃ）に示すように、ＩＣ固定領域以外の領域の（即ち、ＩＣ素子５１の直下から外れた領域）のポスト４０の上面と、ＩＣ素子５１表面のパッド端子とを例えば金線５３で接続する（ワイヤーボンディング工程）。
ここでは、認識マーク８を目印に、外部端子となるポスト４０を認識し、認識したポスト４０に金線５３の一端を接続するようにしても良い。このような方法によれば、複数本のポスト４０の中から外部端子となるポスト４０を精度良く認識することができ、認識したポスト４０に金線５３を精度良く取り付けることができる。なお、認識マーク８がポスト４０と同様に導電性を有する場合は、例えば、認識マーク８が形成されたポスト４０に金線５３を接続して当該ポスト４０を外部端子として使用しても良い。
次に、図１３（ａ）〜（ｃ）に示すように、支持基板２１の上面側にモールド樹脂６１を供給して、ＩＣ素子５１と、金線５３と、ポスト４０と、例えば図８（ａ）に示したマーク４３、４４を含む支持基板２１の上方全体をモールド樹脂６１で封止する（樹脂封止工程）。この樹脂封止工程では、例えば、支持基板２１上に複数個のＩＣ素子５１と、複数個のポスト４０及びマーク４３、４４等が収められる金型（図示せず）を被せ、この金型の内部にモールド樹脂６１を高温（例えば、１５０℃以上）で圧入する。モールド樹脂６１は、例えば熱硬化性のエポキシ樹脂等である。上述したように、支持基板２１は例えばガラス基板であり、比較的熱膨張係数が小さい材料であるため、樹脂封止工程で２００℃程度の熱が加わった場合でも、平面視で縦及び横方向にほとんど広がらない。従って、樹脂封止工程の間も、隣接するポスト４０間の距離をほぼ一定に保ち続けることが可能である。
次に、図１４（ａ）〜（ｃ）に示すように、ＩＣ素子５１と、金線５３と、ポスト４０と、マーク４３、４４（例えば、図８（ａ）参照。）を内包したモールド樹脂６１を支持基板から引き剥がす。支持基板からの引き剥がしは、接着剤２３として紫外線硬化型接着剤を用いた場合には、ＵＶ（紫外線）照射により接着力を低下させてから引き剥がしても良い。若しくは、機械的に力を加えてＩＣ素子５１を内包したモールド樹脂６１を支持基板から引き剥がすだけでも良い。支持基板からモールド樹脂６１を引き剥がした後は、例えば図１５に示すように、モールド樹脂６１の下面（即ち、支持基板から剥がされた面）から金属薄膜で覆われたポスト４０と、同じく金属薄膜で覆われたマーク４３、４４とが露出した状態となる。なお、図１４（ａ）〜（ｃ）において、モールド樹脂６１を支持基板から引き剥がした後の接着剤は、モールド樹脂６１側に残っていても良いし、支持基板側に残っていても良い。
次に、図１４（ａ）〜（ｃ）において、例えばインク及びレーザーを用いて、モールド樹脂６１の上面（即ち、端子が露出していない側の面）に製品マーク（図示せず）などを記す。そして、図１６（ａ）〜（ｃ）に示すように、モールド樹脂６１の上面全体に例えば紫外線硬化テープ（ＵＶテープ）６３を連続して貼る。ここで、ＵＶテープ６３が透明な材質からなる場合は、ＵＶテープ６３をモールド樹脂６１の上面ではなく、マーク４３、４４等が露出して見える下面全体に連続して貼っても良い。
次に、図１６（ａ）及び（ｂ）に示すように、モールド樹脂６１のＵＶテープ６３が貼られていない側の面（例えば、下面）にダイシングブレード７５を当てて、モールド樹脂６１を製品外形に合わせて切断する（ダイシング工程）。このダイシング工程では、モールド樹脂６１を個々の樹脂パッケージに分割すると共に、製品にならない樹脂の余白部分を切断して除去する。このダイシング工程では、例えば図１５に示したように、モールド樹脂６１の下面からマーク４３、４４が露出しているので、これらのマーク４３、４４を目印にモールド樹脂６１をダイシングする。
具体的には、例えば図１５において、複数個のＩＣ素子及びマーク４３、４４等を内包してＵＶテープが貼られたモールド樹脂６１を図示しないダイシング装置にセットする。次に、このダイシング装置が具備する撮像装置（例えば、ＣＣＤや、ＣＭＯＳイメージセンサなど）により、マーク４３、４４を撮像してその位置を認識する。そして、このマーク４３、４４を目印にして、モールド樹脂６１のダイシングラインを決定し、この決定したダイシングラインにダイシングブレード７５を当ててモールド樹脂６１を切断する。例えば図１５の矢印で示すように、ダイシング装置に予め、数字「１」「４」「７」の列と、文字「Ｂ」「Ｄ」の行とを切断することがプログラミングされていた場合は、ダイシング装置は、数字「１」「４」「７」の列と、文字「Ｂ」「Ｄ」の行を探し、探し当てた「１」「４」「７」の列と、「Ｂ」「Ｄ」の行にそれぞれダイシングブレード７５を当ててモールド樹脂６１を切断する。
これにより、図１７（ａ）〜（ｃ）に示すように、ＩＣ素子５１と、ポスト４０と、金線５３と、これらを封止する樹脂パッケージ６２とからなる半導体装置１００が完成する。樹脂パッケージから露出しているポスト４０の下面側は、金属薄膜９で覆われたままでも良いし、金属薄膜９を覆うように半田ボール等を載せても良い。なお、表１に、第１実施形態に係る半導体装置１００の適用チップサイズ、チップ下の端子数（即ち、ポスト４０の数）、最大外部端子数及びパッケージ外形の一例を示す。
Figure 0004483969
表１において、ピッチとは、隣接するポスト間の距離であり、一方のポスト中心から他方のポスト中心までの距離である。表１に示すように、ピッチは例えば０．５ｍｍ程度である。また、適用チップサイズとは、樹脂パッケージに封止されているＩＣ素子のチップサイズのことである。最大外部端子数とは、樹脂パッケージによって樹脂封止されるポスト４０の最大数であり、パッケージ外形とは樹脂パッケージの平面視での縦又は横の長さのことである。なお、表１では、ＩＣ素子の平面視での形状と、樹脂パッケージの平面視での形状とがそれぞれ正方形の場合を例示している。
以上説明したように、本発明の第１実施形態によれば、ＩＣ素子５１を搭載するためのダイパッドとして、又は、ＩＣ素子５１の外部端子としてポスト４０を利用することができ、任意に設定されるＩＣ固定領域の形状及び大きさに応じて、ポスト４０をダイパッド又は外部端子として使い分けることができる。即ち、ポスト４０はダイパッドにもなるし外部端子にもなる。従って、従来技術のように、ＩＣ素子５１の種類毎に、固有のダイパッドや固有のリードフレーム、固有の基板（インターポーザなど）を用意して半導体装置を組み立てる必要はない。多種類のＩＣ素子５１に対して、そのパッド端子のレイアウトに制約を課することなく、素子搭載及び外部端子として用いる基板５０の仕様を共通化できる。これにより、半導体装置の製造コストの低減に寄与することができる。
また、本発明の第１実施形態によれば、複数本のポスト４０の上面にＩＣ素子５１を固定してモールド樹脂６１で封止した後も、モールド樹脂６１の下面の側において、複数本のポスト４０の縦方向に並ぶ各列をマーク４３を目印にそれぞれ識別することができ、横方向に並ぶ各行をマーク４４を目印にそれぞれ識別することができる。これにより、各基板５０において、ポスト４０の各々が同一の形状で且つ同一の寸法に形成されているにも関わらず、ダイシングラインを決定する際の基準が明確となるので、ダイシング処理の正確性と作業性を高めることができる。
この第１実施形態では、ポスト４０が本発明の「金属支柱」に対応している。さらに、マーク４３が本発明の「第１のマーク」に対応し、マーク４４が本発明の「第２のマーク」に対応している。さらに、金線５３が本発明の「導電部材」に対応し、モールド樹脂６１が本発明の「樹脂」に対応している。
なお、上記の第１実施形態では、図１０（ａ）に示したフォトマスクＭ２ではなく、図１０（ｂ）に示すようなフォトマスクＭ´２を用いて、銅板１の上面にレジストパターン３１（例えば、図７参照。）を形成しても良い。フォトマスクＭ´２は、フォトマスクＭ２と異なり、マスクの外周部に遮光パターンＰ´２２、Ｐ´２３が連続的に形成されているので、この領域に対応する銅板１の上面には連続してレジストが残される。
その結果、例えば図８（ｂ）に示すように、マーク４３、４４は支持基板２１に近い側においてのみ数字又は文字の形態を有する形に形成される。このような形であっても、マーク４３、４４は樹脂封止工程の後、モールド樹脂６１の下面から露出するため、これらマーク４３、４４を目印にして、複数本のポスト４０の各行、各列を識別することができる。従って、上記の第１実施形態と同様、各基板５０において、モールド樹脂６１のダイシングラインを決定する際の基準が明確となるため、ダイシング処理の正確性と作業性を高めることができる。
また、上記の第１実施形態では、銅板１をエッチングしてマーク４３、４４を形成する場合について説明した。しかしながら、本発明のマーク４３、４４の形成方法はこれに限定されることはない。例えば、図７（ｃ）に示したように、支持基板２１上に複数本のポスト４０を形成した後で、図１８（ａ）及び（ｂ）に示すように、支持基板２１上の接着剤２３にレーザーを照射して、凹部からなるマーク４３´、４４´を形成しても良い。ここで、マーク４３´の形態は例えば数字１、２、３、４…の鏡像とし、マーク４４´の形態は例えば文字Ａ、Ｂ、Ｃ、Ｄ…の鏡像とすることが好ましい。
このような方法によれば、樹脂封止工程において、例えば図１９に示すように、凹部からなるマーク４４´にモールド樹脂６１が埋め込まれ、その凹形状に対応した凸形状のマーク４４が、例えば図１５に示したように形成される。このとき、マーク４４´が鏡像文字の場合は、マーク４４は鏡像でない、通常の文字として視認されるように形成される。また同様に、マーク４３´についても、図１９では図示していないが、樹脂封止工程においてその凹部にモールド樹脂６１が埋め込まれる。そして、その凹形状に対応した凸形状のマーク４３が、例えば図１５に示したように形成される。このとき、マーク４３´が鏡像数字の場合は、マーク４３は鏡像でない、通常の数字として視認されるように形成される。従って、モールド樹脂６１からなる凸形状のマーク４３、４４を目印にして、複数本のポスト４０の各行、各列を識別することができるので、上記の第１実施形態と同様の効果を得ることができる。
また、上記の第１実施形態では、銅板１の上面と下面とに形成するフォトレジストがポジ型である場合について説明したが、これらはポジ型に限定されることはなく、ネガ型であっても良い。フォトレジストにネガ型を用いる場合は、例えば図９に示したフォトマスクＭ１や、図１０（ａ）及び（ｂ）に示したフォトマスクＭ２、Ｍ´２において、光を遮る遮光パターンＰ１１、Ｐ１２、Ｐ１３、Ｐ２１、Ｐ２２、Ｐ２３、Ｐ´２２、Ｐ´２３と、光を透過させる透過領域とを反転させれば良い。つまり、フォトマスクＭ１の反転マスクや、フォトマスクＭ２、Ｍ´２の反転マスクを用いれば良い。これにより、上記の第１実施形態と同様の形態を有するレジストパターン５、３１（例えば、図２、図７参照。）を形成することができる。
（２）第２実施形態
上記の第１実施形態では、支持基板２１の上面に銅板１の下面を接着して、ポスト４０とマーク４３、４４を含む基板５０を製造する場合について説明した。しかしながら、本発明に係る基板とその製造方法、及び、半導体装置の製造方法はこれに限られることはなく、例えば、以下のような第２実施形態であっても良い。
この第２実施形態では、まず始めに、基板の製造方法について説明し、次に、この基板を用いた半導体装置の製造方法について説明する。なお、この第２実施形態では基板の製造方法の一例として、図２１及び図２２に示す二通りの製造方法を説明する。図２１はセミアディティブ工法を応用した製造方法であり、図２２はサブトラクティブ工法を応用した製造方法である。この二通りの基板の製造方法について説明した後、図２４、２５において半導体装置の製造方法を説明する。
図２１（ａ）〜（ｆ）は、本発明の第２実施形態に係る基板１５０の製造方法（セミアディティブ工法）を示す断面図である。まず始めに、図２１（ａ）に示すように銅板１を用意する。次に、図２１（ｂ）に示すように、銅板１の上面及び下面にそれぞれフォトレジスト１２ａ及び１２ｂを塗布する。このフォトレジスト１２ａ及び１２ｂは例えばポジ型でも、ネガ型でも良い。
次に、図２１（ｃ）に示すように、フォトレジストを露光及び現像処理して、複数本の円筒状電極（即ち、ポスト）が形成される領域と、これらポストの各行・各列を識別するためのマーク４３、４４が形成される領域を露出し、それ以外の領域を覆うレジストパターン１２ａ´及び１２ｂ´を形成する。ここでは、銅板１の上面にレジストパターン１２ａ´を形成すると共に、銅板１の下面にレジストパターン１２ｂ´を形成する。なお、フォトレジスト１２ａ、１２ｂが例えばネガ型の場合は、フォトレジスト１２ａの露光に例えば図１０（ａ）に示したフォトマスクＭ２を用い、フォトレジスト１２ｂの露光に例えば図９に示したフォトマスクＭ１を用いれば良い。一方、フォトレジスト１２ａ、１２ｂが例えばポジ型の場合は、フォトレジスト１２ａの露光に例えばフォトマスクＭ２の反転マスクを用い、フォトレジスト１２ｂの露光にフォトマスクＭ１の反転マスクを用いれば良い。
次に、図２１（ｄ）に示すように、例えば電解メッキ法により、レジストパターン１２ａ´及び１２ｂ´から露出している領域（即ち、ポストが形成される領域）の銅板１にメッキ層１３ａ及び１３ｂを形成する。ここでは、銅板１の上面にメッキ層１３ａを形成すると共に、銅板１の下面にメッキ層１３ｂを形成する。
なお、図２１（ｄ）ではメッキ層１３ａ及び１３ｂをそれぞれ２層構造で示しているが、メッキ層１３ａ及び１３ｂは２層以上の積層構造でも単層構造でも良い。例えば、メッキ層１３ａ及び１３ｂは、Ｎｉ（下層）／Ｐｄ（中層）／Ａｕ（上層）からなる３層構造、Ｎｉ（下層）／Ａｕ（上層）からなる２層構造、又は、Ａｇからなる単層構造を採ることができる。
次に、図２１（ｅ）に示すように、銅板１の上面及び下面からそれぞれレジストパターンを除去する。そして、図２１（ｆ）に示すように、メッキ層１３ａをマスクに銅板１を上面側からエッチングして凹部１４ａを形成する共に、メッキ層１３ｂをマスクに銅板１を下面側からエッチングして凹部１４ｂを形成する。ここでは、銅板１を上面及び下面からそれぞれハーフエッチングして、複数本のポスト１５を形成すると共に、これらポスト１５を断面視で横方向に連結する連結部１６を形成する。即ち、複数本のポスト１５間で銅板１が完全にエッチングされてなくなる前（即ち、貫通前）にエッチングを止める。そして、このようなハーフエッチングにより、銅板１の上面から下面に至る間の一部分でポストが互いに連結された状態の基板１５０が完成する。
図２１（ｆ）に示す銅板１のハーフエッチングは、例えばディップ式又はスプレー式のウェットエッチングで行う。また、エッチング液には、例えば第２塩化鉄溶液、又は、アルカリ性のエッチング溶液（以下、アルカリ溶液という。）を用いる。
なお、銅板１の上面及び下面にそれぞれ形成する凹部１４ａ及び１４ｂは、それぞれ同じ深さに形成しても良いし、異なる深さに形成しても良い。例えば、スプレー式のウェットエッチングで凹部１４ａ及び１４ｂを形成する場合は、上面側のエッチング時間を下面側のエッチング時間の２倍に設定する。これにより、上面側に例えば深さ０．１ｍｍの凹部１４ａを形成すると共に、下面側に深さ０．０５ｍｍの凹部１４ｂを形成することができる。
また、図２１（ｅ）において、銅板１をエッチングする前に銅板１の上面及び下面にそれぞれメッキ保護用のフォトレジスト（図示せず）を新たに形成しておいても良い。銅板１のエッチング工程では当該フォトレジストで覆われたメッキ層１３ａ及び１３ｂをマスクに銅板１をエッチングすることになるので、メッキ層１３ａ及び１３ｂをエッチング液から保護することができる。
また、このメッキ保護用のフォトレジストは、凹部１４ａ及び１４ｂを形成した後もそのまま残しておいても良い。これにより、以降の組立工程においても、メッキ層１３ａ及び１３ｂを保護し続けることができる。このメッキ保護用のフォトレジストは、メッキ層１３ａ及び１３ｂの両方に残しておいても良いし、メッキ層１３ｂにのみ残しても良い。メッキ層１３ｂにのみフォトレジストを残した場合、以降の組立工程においても、メッキ層１３ｂを保護し続けることができる。また、このようなメッキ保護用のフォトレジストは、銅板１のエッチング前ではなく、銅板１のエッチング後に形成しても良い。このような構成であっても、以降の組立工程においても、メッキ層１３ａ及び１３ｂを保護し続けることができる。
次に、もう一方の基板の製造方法について、図２２を参照しながら説明する。
図２２（ａ）〜（ｇ）は、本発明の第２実施形態に係る基板１５０の製造方法（サブトラクティブ工法）を示す断面図である。図２２において、図２１と同一の構成を有する部分には同一の符号を付し、その詳細な説明は省略する。
まず始めに、図２２（ａ）に示すように銅板１を用意する。次に、図２２（ｂ）に示すように、例えば電解メッキ法により、銅板１の上面及び下面にそれぞれメッキ層１３ａ及び１３ｂを形成する。図２１と同様、図２２（ｂ）でもメッキ層１３ａ´及び１３ｂ´をそれぞれ２層構造で示しているが、メッキ層１３ａ´及び１３ｂ´は２層以上の積層構造でも単層構造でも良い。メッキ層１３ａ´及び１３ｂ´は、例えばＮｉ（下層）／Ｐｄ（中層）／Ａｕ（上層）からなる積層構造、Ｎｉ（下層）／Ａｕ（上層）からなる積層構造、又は、Ａｇからなる単層構造を採ることができる。
次に、図２２（ｃ）に示すように、銅板１の上面及び下面にそれぞれフォトレジスト１７ａ及び１７ｂを塗布する。このフォトレジスト１７ａ及び１７ｂは例えばポジ型でも、ネガ型でも良い。そして、図２２（ｄ）に示すように、フォトレジスト１７ａ及び１７ｂを露光及び現像処理して、ポストが形成される領域と、これらポストの各行・各列を識別するためのマーク４３、４４が形成される領域を覆い、それ以外の領域を露出するレジストパターン１７ａ´及び１７ｂ´を形成する。
ここでは、銅板１の上面にレジストパターン１７ａ´を形成すると共に、銅板１の下面にレジストパターン１７ｂ´を形成する。なお、フォトレジスト１７ａ、１７ｂが例えばポジ型の場合は、フォトレジスト１７ａの露光に例えば図１０（ａ）に示したフォトマスクＭ２を用い、フォトレジスト１７ｂの露光に例えば図９に示したフォトマスクＭ１を用いれば良い。また、フォトレジスト１７ａ、１７ｂが例えばネガ型の場合は、フォトレジスト１７ａの露光に例えばフォトマスクＭ２の反転マスクを用い、フォトレジスト１７ｂの露光にフォトマスクＭ１の反転マスクを用いれば良い。
次に、レジストパターン１７ａ´及び１７ｂ´をマスクにメッキ層１３ａ´及び１３ｂ´をそれぞれエッチングして除去する。これにより、図２２（ｅ）に示すように、パターニングされたメッキ層１３ａ及び１３ｂが銅板１の上面と下面とにそれぞれ形成される。
ここで、メッキ層１３ａ及び１３ｂが例えばＮｉ／Ｐｄ／Ａｕ、又は、Ｎｉ／Ａｕからなる場合は、メッキ層のエッチング液に例えば王水を使用する。また、メッキ層１３ａ及び１３ｂが例えばＡｇからなる場合は、エッチング液に例えば硝酸溶液を使用する。このようにメッキ層をエッチングした後で、図２２（ｆ）に示すように、レジストパターン１７ａ´及び１７ｂ´と、これに覆われているメッキ層１３ａ及び１３ｂとをマスクに銅板１を上面側及び下面側からそれぞれエッチングする。これにより、銅板１の上面側に凹部１４ａを形成する共に、その下面側に凹部１４ｂを形成する。
この図２２に示す製造方法においても、図２１に示した製造方法と同様、銅板１を上面及び下面からそれぞれハーフエッチングして、複数本のポスト１５を形成すると共に、これらポスト１５を断面視で横方向に連結する連結部１６を形成する。即ち、複数本のポスト１５間で銅板１が完全にエッチングされてなくなる前（即ち、貫通前）にエッチングを止める。そして、このようなハーフエッチングにより、銅板１の上面から下面に至る間の一部分でポスト１５が互いに連結された状態の基板１５０が完成する。
なお、図２２（ｆ）に示す銅板１のハーフエッチングは、例えばディップ式又はスプレー式のウェットエッチングで行う。エッチング液には、例えば第２塩化鉄溶液又はアルカリ溶液を用いる。また、銅板１の上面及び下面にそれぞれ形成する凹部１４ａ及び１４ｂは、それぞれ同じ深さに形成しても良いし、異なる深さに形成しても良い。例えば、スプレー式で凹部１４ａ及び１４ｂを形成する場合は、図２１に示した製造方法と同様にウェットエッチングの所要時間を調整することで、上面側に例えば深さ０．１ｍｍの凹部を形成すると共に、下面側に深さ０．０５ｍｍの凹部を形成することができる。
次に、図２２（ｇ）に示すように、基板１５０からレジストパターンを除去する。但し、このレジストパターンの除去工程は、本実施形態において必須の工程ではない。本実施形態では、基板１５０の両面にレジストパターンを残しておいても良い。また、図２２（ｇ）では、基板１５０の上面側のレジストパターンだけを取り除き、下面側のレジストパターンはそのまま残しておいても良い。これにより、以降の組立工程においてレジストパターンをメッキ層１３ａ及び１３ｂ、又はメッキ層１３ｂの保護膜として利用することができる。
また、この図２２に示す製造方法では、図２２（ｃ）〜（ｅ）の工程をウェットエッチングのような化学的な加工ではなく、物理的な加工により行っても良い。例えば、サンドブラスト処理や切削工具を用いた処理により、メッキ層１３ａ及び１３ｂを部分的に除去することも可能である。サンドブラスト処理は、例えばガラス粒子を部分的に吹き付けてメッキ層１３ａ及び１３ｂを削る処理であるが、このときのガラス粒子の吹き付ける量と吹き付け圧力等を調整することにより、図２２（ｅ）に示したようなメッキ層１３ａ及び１３ｂの加工が可能である。
図２３（ａ）は、基板１５０の一例を示す図である。図２１（ａ）〜（ｆ）に示す方法で形成された基板１５０の構成と、図２２（ａ）〜（ｇ）に示す方法で形成された基板１５０の構成は同じであり、その形状を立体的に見ると例えば図２３（ａ）に示す通りである。即ち、基板１５０は、縦方向及び横方向に並んだ複数本のポスト１５を備え、これらのポスト１５は上面から下面に至る間の一部分（例えば、厚さ方向の中間部分）で互いに連結された構造となっている。また、これらポスト１５の縦方向に並ぶ各列の延長上には例えば数字（上面の側から見た場合は鏡像数字）の形態を有するマーク４３がそれぞれ形成され、これらポスト１５の横方向に並ぶ各行の延長上には文字（上面の側から見た場合は鏡像文字）の形態を有するマーク４４がそれぞれ形成されている。これらマーク４３、４４もその厚さ方向の中間部分でポスト１５に連結された構造となっている。
このように基板１５０が完成した後は、例えばインクジェット工法又はレーザーマークによって、所望の位置にあるポスト１５の上面（表面）を着色して認識マーク８を形成する。認識マーク８をインクジェット工法で形成する場合、その着色材料には例えば耐熱性異色インク、又は、異色メッキ等を採用することが可能である。
次に、この基板１５０にベア状態のＩＣ素子を取り付けて半導体装置を製造する方法について説明する。
図２４（ａ）〜図２５（ｂ）は、本発明の第２実施形態に係る半導体装置２００の製造方法を示す断面図である。図２４（ａ）では、まず始めに、認識マーク８を目印にＩＣ固定領域を認識する。次に認識したＩＣ固定領域にＩＣ素子５１を位置合わせし、位置合わせした状態で、図２４（ｂ）に示すように、ＩＣ固定領域にある複数本のポスト１５上にＩＣ素子５１を取り付ける（ダイアタッチ工程）。このような方法によれば、ＩＣ素子５１をＩＣ固定領域に精度良く位置合わせすることができ、ＩＣ素子５１を基板１５０に位置ズレ少なく取り付けることができる。なお、このダイアタッチ工程では、ＩＣ素子５１とポスト１５とを接着剤２３で取り付ける。使用する接着剤２３は、例えば熱硬化ペースト又はシート状のものである。
次に、図２４（ｃ）に示すように、ＩＣ固定領域以外の領域（即ち、ＩＣ素子の直下から外れた領域）にあるポスト１５の上面と、ＩＣ素子５１の能動面に設けられているパッド端子とを例えば金線５３で接続する（ワイヤーボンディング工程）。ここでは、認識マーク８を目印に、外部端子となるポスト１５を認識し、認識したポスト１５に金線５３の一端を接続するようにしても良い。
次に、図２４（ｄ）に示すように、ＩＣ素子５１、金線５３、ポスト１５及びポストの各行・各列を識別するためのマーク４３、４４（例えば、図２３（ａ）参照。）を含む基板１５０の上方全体をモールド樹脂６１で封止する（樹脂封止工程）。モールド樹脂６１は、例えば熱硬化性のエポキシ樹脂等である。この樹脂封止工程では、例えば、ＩＣ素子５１等を含む基板１５０の上面側にキャビティを被せてその内側を減圧し、減圧されたキャビティ内にモールド樹脂６１を供給する。このような減圧下での樹脂供給により、キャビティ内にモールド樹脂６１を充填性良く供給することができ、図２４（ｄ）に示すように、モールド樹脂６１で凹部１４ａを隙間なく埋め込むことができる。
その後、ポスト１５同士を連結している連結部１６を下面の側からエッチングして取り除く。この連結部１６のエッチングは、凹部１４ａ及び１４ｂを形成したときと同様、例えば第２塩化鉄溶液又はアルカリ溶液を用いて行う。これにより、図２４（ｅ）に示すように、隣り合うポスト１５同士を電気的に切り離すことができ、金線５３に繋がるポスト１５をそれぞれ電気的に独立した外部端子として使用することが可能となる。また、各ポスト１５はモールド樹脂６１によってその上面側の部位が固定されているので、連結部を取り除いた後もその位置が保持される。
なお、メッキ層１３ｂの保護膜として下面側に図示しないフォトレジストが残されている場合は、当該フォトレジストを連結部のエッチング後に除去する。また、メッキ層１３ｂがＡｇメッキの場合は、Ａｇメッキを除去し、別のメッキ処理を行っても良い。即ち、Ａｇメッキを除去し、その後、別種類のメッキをメッキ層１３ｂとして付け直しても良い。別種類のメッキとしては、例えば、Ｎｉ／Ｐｄ／Ａｕ、又は、Ｎｉ／Ａｕ、半田などが挙げられる。このようなメッキ層１３ｂの付け直しは、下面側にフォトレジストが形成されている場合は当該フォトレジストを除去した後で行えば良く、また、下面側にフォトレジストが形成されていない場合は連結部を除去した後で行えば良い。
次に、図２５（ａ）及び（ｂ）に示すように、モールド樹脂６１にダイシングブレード７５を当てて、モールド樹脂６１を製品外形に合わせて切断する（ダイシング工程）。このダイシング工程では、モールド樹脂６１を個々の樹脂パッケージに分割すると共に、製品にならない樹脂の余白部分を切断して除去する。このダイシング工程では、例えば図１５に示したように、モールド樹脂６１の下面から数字のマーク４３と、文字のマーク４４とが露出しているので、これらマーク４３、４４を目印にモールド樹脂６１をダイシングすれば良く、その具体的な方法は第１実施形態で説明した通りである。
なお、このダイシング工程では、図２５（ａ）に示すように端子サイズ以上のダイシングブレード７５で端子部（即ち、ポスト１５）をカットしても良いし、図２５（ｂ）に示すようにハーフエッチング幅サイズ以下のダイシングブレード７５を用いて端子間（即ち、隣り合う一方のポスト１５と他方のポスト１５との間）をカットしても良い。また、図２５（ａ）に示すように、認識マーク８が形成されたポスト１５をカットしても良い。これにより、半導体装置２００が完成する。
なお、図２５（ａ）及び（ｂ）では、モールド樹脂６１の上面全体にＵＶテープ等を貼らないでダイシングする場合について示したが、これはあくまで一例である。この第２実施形態においても、第１実施形態と同様、モールド樹脂６１の上面全体にＵＶテープを貼り、この状態でダイシングを行っても良い。その場合は、第１実施形態と同様、モールド樹脂６１のＵＶテープが貼られていない側の面にダイシングブレード７５を当てて、モールド樹脂６１を製品外形に合わせて切断すれば良い。
このように、本発明の第２実施形態によれば、ＩＣ素子５１を搭載するためのダイパッドとして、又は、ＩＣ素子５１の外部端子として複数本のポスト１５を利用することができ、任意に設定されるＩＣ固定領域の形状及び大きさに応じて、複数本のポスト１５をダイパッド又は外部端子として使い分けることができる。従って、ＩＣ素子５１の種類毎に、固有のダイパッドや固有のリードフレーム、固有の基板１５０（インターポーザなど）を用意して半導体装置２００を組み立てる必要はない。多種類のＩＣ素子５１に対して、そのパッド端子のレイアウト（配置位置）に制約を課することなく、素子搭載及び外部端子として用いる基板１５０の仕様を共通化できる。これにより、半導体装置の製造コストの低減に寄与することができる。
また、本発明の第２実施形態によれば、複数本のポスト１５の上面にＩＣ素子５１を固定してモールド樹脂６１で封止した後も、モールド樹脂６１の下面の側において、複数本のポスト１５の縦方向に並ぶ各列をマーク４３を目印にそれぞれ識別することができ、横方向に並ぶ各行をマーク４４を目印にそれぞれ識別することができる。これにより、各基板１５０において、ポスト１５の各々が同一の形状で且つ同一の寸法に形成されているにも関わらず、ダイシングラインを決定する際の基準が明確となるため、ダイシング処理の正確性と作業性を高めることができる。
なお、上記の第２実施形態では、例えば図２３（ａ）に示したように、基板１５０の下面と上面の両方にマーク４３、４４を形成する場合について説明した。しかしながら、本実施形態では、基板１５０の上面に、鏡像数字、鏡像文字の形態を有するマーク４３、４４を必ずしも形成する必要はない。つまり、図２３（ｂ）に示すように、基板１５０の下面にのみマーク４３、４４を形成するようにしても良い。このような形態であっても、樹脂封止工程の後で、モールド樹脂の下面から（基板１５０の下面に形成された）マーク４３、４４が露出するので、複数本のポスト１５の各行、各列を識別することができる。
図２３（ｂ）に示すような基板１５０を形成するためには、例えば、図１０（ａ）に示したフォトマスクＭ２から遮光パターンＰ２２、Ｐ２３を取り除いたもの（つまり、フォトマスクＭ２において、遮光パターンＰ２２、Ｐ２３がなく、この部分が光の透過領域となっているもの）を用いて、ネガ型のレジストパターン１２ａ又はポジ型のレジストパターン１７ａを露光処理すれば良い。
また、上記の第１、第２実施形態では、マーク４３、４４について、各列・各行に対応する数字と文字が全て異なる場合を示したが、本発明はこれに限られることはない。例えば、図２０に示すように、マーク４３の数字を例えば１〜９の間で規則性を持たせて繰り返しても良く、同様に、マーク４４の文字を例えばＡ〜Ｚの間で規則性を持たせて繰り返しても良い。このような構成であっても、上記の第１実施形態と同様、各行・各列を識別することができる。
また、上記の第１、第２実施形態では、ＩＣ素子の下面（パッド端子が形成された面とは反対側の面）がポスト４０と対向するように固定し、金線５３を用いてＩＣ素子のパッド端子とポスト４０とを接続する場合を示したが、本発明はこれに限られることはない。例えば、ＩＣ素子を、パッド端子が形成された面がポスト４０と対向するようにし、パッド端子とポスト４０とを、パッド端子上に設けられたバンプを用いて接続するようにしてもよい。この場合、バンプはスタッドバンプ、半田バンプ、電解メッキで形成されたＡｕバンプなどを用いても良い。
また、上記の第１、第２実施形態では、マーク４３が、１、２、３、４…等の数字の形態を有し、マーク４４が、Ａ、Ｂ、Ｃ、Ｄ…等の文字の形態を有する場合について説明した。しかしながら、本発明はこれに限られることはなく、例えば、マーク４３が文字の形態を有し、マーク４４が数字の形態を有していても良い。また、数字は１、２、３、４…等のアラビア数字に限定されることはなく、例えば、I、II、III、IV…等のローマ数字でも良い。また、文字もＡ、Ｂ、Ｃ、Ｄ…等の大文字のアルファベットに限定されることはなく、例えば、ａ、ｂ、ｃ、ｄ…等の小文字のアルファベットでも良く、さらに、α、β、γ、δ…等のギリシャ文字でも良い。このように、本実施の形態では、上記以外の数字、文字、記号も、上記のマーク４３、４４に適用することが可能である。
第１実施形態に係る基板５０の製造方法を示す図（その１）。 第１実施形態に係る基板５０の製造方法を示す図（その２）。 第１実施形態に係る基板５０の製造方法を示す図（その３）。 第１実施形態に係る基板５０の製造方法を示す図（その４）。 第１実施形態に係る基板５０の製造方法を示す図（その５）。 第１実施形態に係る基板５０の製造方法を示す図（その６）。 第１実施形態に係る基板５０の製造方法を示す図（その７）。 第１実施形態に係る基板５０の一例を示す図。 フォトマスクＭ１の一例を示す図。 フォトマスクＭ２、Ｍ´２の一例を示す図。 第１実施形態に係る半導体装置１００の製造方法を示す図（その１）。 第１実施形態に係る半導体装置１００の製造方法を示す図（その２）。 第１実施形態に係る半導体装置１００の製造方法を示す図（その３）。 第１実施形態に係る半導体装置１００の製造方法を示す図（その４）。 第１実施形態に係る半導体装置１００の製造方法を示す図（その５）。 第１実施形態に係る半導体装置１００の製造方法を示す図（その６）。 第１実施形態に係る半導体装置１００の製造方法を示す図（その７）。 半導体装置１００の他の製造方法を示す図（その１）。 半導体装置１００の他の製造方法を示す図（その２）。 半導体装置１００の他の製造方法を示す図（その３）。 第２実施形態に係る基板１５０の製造方法を示す図（その１）。 第２実施形態に係る基板１５０の製造方法を示す図（その２）。 第２実施形態に係る基板１５０の一例を示す図。 第２実施形態に係る半導体装置２００の製造方法を示す図（その１）。 第２実施形態に係る半導体装置２００の製造方法を示す図（その２）。 従来例を示す図。 従来例を示す図。 従来例を示す図。 従来例を示す図。
符号の説明
１ 銅板、３、１２ａ、１２ｂ、１７ａ、１７ｂ フォトレジスト、５、１２ａ´、１２ｂ´、１７ａ´、７ｂ´レジストパターン、７、１４ａ、１４ｂ 凹部、８ 認識マーク、９、１３ａ、１３ａ´、１３ｂ、１３ｂ´ メッキ層、１５、４０ ポスト、１６ 連結部、２１ 支持基板、２３ 接着剤、４３、４４ マーク、５０、１５０ 基板、５１ ＩＣ素子、５３ 金線、６１ モールド樹脂、７５ ブレード、１００、２００ 半導体装置、Ｍ１、Ｍ２、Ｍ´２ フォトマスク、Ｐ１１、Ｐ１２、Ｐ１３、Ｐ２１、Ｐ２２、Ｐ´２２、Ｐ２３、Ｐ´２３ 遮光パターン

Claims (12)

  1. ＩＣ素子を固定するための基板であって、
    第１の面及び前記第１の面とは反対側を向く第２の面を有し、平面視で縦方向に複数の列、横方向に複数の行ができるように配置された複数本の金属支柱、を備え、
    前記複数の列の各列のそれぞれの延長上には、前記各列にそれぞれ割り当てられた第１のマークが形成され、
    前記複数の行の各行のそれぞれの延長上には、前記各行にそれぞれ割り当てられた第２のマークが形成されていることを特徴とする基板。
  2. 前記複数本の金属支柱の前記第２の面を支持する支持基板、をさらに備え、
    前記支持基板と前記複数本の金属支柱は、接着剤を介して接合されていることを特徴とする請求項１に記載の基板。
  3. 前記複数本の金属支柱を前記第１の面から前記第２の面に至る間の一部分で互いに連結する連結部、をさらに備えることを特徴とする請求項１に記載の基板。
  4. 前記複数本の金属支柱は、その各々が同一の形状で且つ同一の寸法に形成されていることを特徴とする請求項１又は請求項２に記載の基板。
  5. 前記第１のマーク及び前記第２のマークは、前記複数本の金属支柱と同一の材料からなることを特徴とする請求項１から請求項４の何れか一項に記載の基板。
  6. 前記第１のマーク及び前記第２のマークは、前記接着剤に形成された凹部からなることを特徴とする請求項２に記載の基板。
  7. 前記第１のマーク及び前記第２のマークは、数字、文字又は記号の形態を有することを特徴とする請求項１から請求項６の何れか一項に記載の基板。
  8. ＩＣ素子を固定するための基板の製造方法であって、
    第１の面及び前記第１の面とは反対側を向く第２の面を有し、平面視で縦方向に複数の列、横方向に複数の行ができるように複数本の金属支柱を形成する工程と、
    前記複数の列の各列のそれぞれの延長上に、前記各列にそれぞれ割り当てられた第１のマークを形成する工程と、
    前記複数の行の各行のそれぞれの延長上に、前記各行にそれぞれ割り当てられた第２のマークを形成する工程と、を含むことを特徴とする基板の製造方法。
  9. 前記複数本の金属支柱を形成する工程は、
    第１の面及び前記第１の面とは反対側を向く第２の面を有する金属板の前記第２の面を接着剤を介して支持基板に貼り付け、貼り付けられた前記金属板を前記第１の面から部分的にエッチングすることによって、前記複数本の金属支柱を形成する工程であることを特徴とする請求項８に記載の基板の製造方法。
  10. 前記複数本の金属支柱を形成する工程は、
    第１の面及び前記第１の面とは反対側を向く第２の面を有する金属板を少なくとも前記第１の面から部分的にエッチングして、平面視で縦方向及び横方向に並んだ複数本の金属支柱と、前記複数本の金属支柱を前記第１の面から前記第２の面に至る間の一部分で互いに連結する連結部と、を形成する工程であることを特徴とする請求項８に記載の基板の製造方法。
  11. 第１の面及び前記第１の面とは反対側を向く第２の面を有し、平面視で縦方向に複数の列、横方向に複数の行ができるように並んだ複数本の金属支柱、を備え、前記複数の列の各列のそれぞれの延長上には、前記各列にそれぞれ割り当てられた第１のマークが形成され、前記複数の行の各行のそれぞれの延長上には、前記各行にそれぞれ割り当てられた第２のマークが形成されている基板を用意する工程と、
    前記第１の金属支柱の前記第１の面にＩＣ素子を固定する工程と、
    前記ＩＣ素子と前記第２の金属支柱の前記第１の面とを導電部材を用いて電気的に接続する工程と、
    前記ＩＣ素子及び前記導電部材を樹脂で封止する工程と、を含み、
    前記樹脂で封止する工程では、前記樹脂の表面に前記第１のマークの少なくとも一部及び前記第２のマークの少なくとも一部が現れるように前記基板に前記樹脂を供給することを特徴とする半導体装置の製造方法。
  12. 前記樹脂で封止する工程の後で、前記第１のマーク及び前記第２のマークを目印に前記樹脂を切断する工程、をさらに含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
JP2008090467A 2008-03-31 2008-03-31 基板及びその製造方法、半導体装置の製造方法 Expired - Fee Related JP4483969B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008090467A JP4483969B2 (ja) 2008-03-31 2008-03-31 基板及びその製造方法、半導体装置の製造方法
US12/409,226 US7952208B2 (en) 2008-03-31 2009-03-23 Substrate, manufacturing method thereof, method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008090467A JP4483969B2 (ja) 2008-03-31 2008-03-31 基板及びその製造方法、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009246115A JP2009246115A (ja) 2009-10-22
JP4483969B2 true JP4483969B2 (ja) 2010-06-16

Family

ID=41115867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008090467A Expired - Fee Related JP4483969B2 (ja) 2008-03-31 2008-03-31 基板及びその製造方法、半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7952208B2 (ja)
JP (1) JP4483969B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101874296B (zh) 2007-09-28 2015-08-26 泰塞拉公司 利用成对凸柱进行倒装芯片互连
JP5195647B2 (ja) 2009-06-01 2013-05-08 セイコーエプソン株式会社 リードフレームの製造方法及び半導体装置の製造方法
US8232205B2 (en) * 2009-08-25 2012-07-31 Corning Incorporated Methods of manufacturing a honeycomb extrusion die
US8263895B2 (en) * 2009-08-28 2012-09-11 Corning Incorporated Electro-discharge electrode and method of use
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8883560B2 (en) * 2010-10-11 2014-11-11 Infineon Technologies Ag Manufacturing of a device including a semiconductor chip
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
WO2013006209A2 (en) * 2011-07-03 2013-01-10 Eoplex Limited Lead carrier with thermally fused package components
US9182219B1 (en) 2013-01-21 2015-11-10 Kla-Tencor Corporation Overlay measurement based on moire effect between structured illumination and overlay target
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02240940A (ja) 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
US6635957B2 (en) * 1998-06-10 2003-10-21 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004281486A (ja) 2003-03-13 2004-10-07 Rohm Co Ltd 半導体パッケージ及び同パッケージを用いた半導体装置
JP2006108343A (ja) 2004-10-05 2006-04-20 Seiko Epson Corp 半導体装置及びその製造方法
JP4270282B2 (ja) * 2007-01-23 2009-05-27 セイコーエプソン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009246115A (ja) 2009-10-22
US7952208B2 (en) 2011-05-31
US20090243095A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
JP4483969B2 (ja) 基板及びその製造方法、半導体装置の製造方法
KR101018520B1 (ko) 기판 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법
JP2009302095A (ja) 半導体装置及び半導体装置の製造方法
JP2009055015A (ja) 基板及びその製造方法、並びに半導体装置及びその製造方法
JP4032063B2 (ja) 半導体装置の製造方法
JP4270282B2 (ja) 半導体装置の製造方法
US9362138B2 (en) IC package and method for manufacturing the same
US8373258B2 (en) Semiconductor device and production method thereof
US20100301465A1 (en) Lead frame, lead frame fabrication, and semiconductor device
KR20040007244A (ko) 반도체 장치 및 그 제조 방법
KR20120005446A (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
JP2018037504A (ja) リードフレーム及び電子部品装置とそれらの製造方法
JP6761738B2 (ja) リードフレーム及びその製造方法、電子部品装置の製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP4821803B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010027678A (ja) 半導体装置の製造方法、基板及びその製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP4031005B2 (ja) 半導体装置の製造方法
JP5131206B2 (ja) 半導体装置
JP6887932B2 (ja) リードフレームの製造方法
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
KR100587033B1 (ko) 칩 사이즈 패키지의 제조 방법
JP2011096882A (ja) 半導体装置の製造方法及び半導体装置のアレイ
JP6806436B2 (ja) 半導体装置用基板とその製造方法、および半導体装置
JP2011103371A (ja) 半導体装置の製造方法、基板及び半導体装置のアレイ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350