JP2011096882A - 半導体装置の製造方法及び半導体装置のアレイ - Google Patents

半導体装置の製造方法及び半導体装置のアレイ Download PDF

Info

Publication number
JP2011096882A
JP2011096882A JP2009250074A JP2009250074A JP2011096882A JP 2011096882 A JP2011096882 A JP 2011096882A JP 2009250074 A JP2009250074 A JP 2009250074A JP 2009250074 A JP2009250074 A JP 2009250074A JP 2011096882 A JP2011096882 A JP 2011096882A
Authority
JP
Japan
Prior art keywords
dicing
region
mark
semiconductor device
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009250074A
Other languages
English (en)
Inventor
Hisayuki Tooda
寿幸 遠田
Nobuyuki Misawa
伸行 三澤
Hideaki Kurita
秀昭 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009250074A priority Critical patent/JP2011096882A/ja
Publication of JP2011096882A publication Critical patent/JP2011096882A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

【課題】ダイシングマークが、モールド用の樹脂等により埋もれている場合には、事前に読み込んだダイシングマークの位置データ等を参照してダイシング工程を行うこととなるが、このダイシングマークの位置データには、ダイシング工程の前に経てきた基板の製造工程にかかる各工程で生じた製造上の誤差が含まれている場合がある。このため、ダイシング位置精度が低下するという課題がある。
【解決手段】モールド樹脂６１を凹部６３ｘから露出させることで、ダイシングマーク６３ａを形成し、ダイシング時に凹部６３ｘの位置を観察する、そして、ダイシング工程の前に経てきた基板の製造工程にかかる各工程で生じた製造上の誤差を補正してダイシングを行う。凹部６３ｘは樹脂でできているため、凹部６３ｘを囲う銅板１と凹部６３ｘとのコントラストを高くとることができ、合わせ精度をより高めることが可能となる。
【選択図】図１４

Description

本発明は、半導体装置の製造方法及び半導体装置のアレイに関する。
半導体素子としてのＩＣ素子を搭載した半導体装置としては、外部端子をパッケージ周辺に配置したペリフェラル型と、外部端子をパッケージ下面に配置したエリア型とに大別される。ペリフェラル型とは、図２７（ａ）〜（ｃ）に示すように、ＤＩＰ、ＳＯＰ、ＱＦＰに代表されるパッケージのことである。図２７（ｄ）に示すように、ペリフェラル型は、ダイパッド２０１といわれるＩＣ素子搭載部にＩＣ素子２１０を搭載し、ＩＣ素子２１０が備えるパッド電極とリードフレームのリード２０３とを金線等で接続し、その後、リード２０３の外周部の一部を残し、それ以外の全てを樹脂封止することで製造される。リード２０３のうちの樹脂パッケージ内側の部分は内部端子と呼ばれ、樹脂パッケージ外側の部分は外部端子とも呼ばれている。
また、エリア型とは、図２８（ａ）及び（ｂ）、並びに、図２９（ａ）及び（ｂ）に示すように、ＢＧＡに代表されるパッケージのことであり、基板２１１の上にＩＣ素子２１０を搭載し、金線もしくは半田、金のバンプにより基板２１１とＩＣ素子２１０を電気的に接続させ、更にＩＣ素子２１０等を樹脂封止することにより製造される。図２８（ａ）及び（ｂ）に示すように、基板２１１とＩＣ素子２１０とが金線２１３で接続されているものは金線型ＢＧＡとも呼ばれている。
また、図２９（ａ）及び（ｂ）に示すように、基板２１１とＩＣ素子２１０とがバンプ２２３で接続されているものはバンプ型ＢＧＡとも呼ばれている。特に、バンプ型ＢＧＡでは、図２９（ａ）及び（ｂ）に示すように樹脂封止を行わないタイプのものもある。図２９（ａ）及び（ｂ）に示すように、エリア型の外部端子はリードではなく、基板２１１の裏面に搭載された電極（又は、半田ボール）２２５となっている。
上記した構造は、典型的には、複数のＩＣ素子を基板に搭載した半導体装置のアレイをダイシング（切断）して形成する。ダイシングする手法としては、特許文献１に示すように、ガラスエポキシ等を用いた基板に銅を用いた導電層を重ねた構造を用いて、各々異なる形状を備えるＩＣ素子に対応した形状を含むＩＣ素子の固定領域や、配線に関与する領域を除いた領域に、ダイシング位置を示すダイシングマークを、ＩＣ素子が搭載された面と反対側の面に形成し、このダイシングマークに沿ってダイシングする技術が開示されている。この技術を用いることで、ＩＣ素子を樹脂モールドした後でもマークを参照しながら高い精度でダイシングを行うことが可能となる。
また、特許文献２に示すように、銅基板に貴金属をマスクとして形成した後、エッチングを行うことで銅基板の一部で繋がるポストを形成し、認識マーク、ダイシングマークの形成等を行う技術が開示されている。以下、図面を用いて説明を行う。図３０（ａ）〜（ｅ）は、ポストを形成してからの製造工程を示す断面図であり、図３１は、認識マークを形成した状態での平面図である。
図３０（ａ）に示すように、まず始めに、基板１０の表面に認識マーク８を形成する。認識マーク８は、例えばインクジェット工法を用いて形成する。認識マーク８は、例えばＩＣ固定領域の外側に配置されている。
次に、図３０（ｂ）に示すように、認識マーク８を目印にＩＣ固定領域を認識させることでＩＣ固定領域にＩＣ素子１１を位置合わせし、位置合わせした状態で、ＩＣ固定領域にある複数本のポスト５上にＩＣ素子１１を取り付ける。この工程では、ＩＣ素子１１とポスト５とを接着剤１２で取り付ける。使用する接着剤１２は、例えば熱硬化ペースト又はシート状のものである。
次に、図３０（ｃ）に示すように、ＩＣ素子１１を平面視で囲う領域にあるポスト５のＩＣ素子１１側の面と、ＩＣ素子１１に設けられているパッド端子とを例えば金線１３で接続する。ここでは、認識マーク８を目印に、外部端子となるポスト５を認識し、認識したポスト５に金線１３の一端を接続する。
次に、図３０（ｄ）に示すように、ＩＣ素子１１、金線１３及びポスト５を含む基板１０のＩＣ素子１１が位置する側の面全体をモールド樹脂１４で封止する。モールド樹脂１４は、例えば熱硬化性のエポキシ樹脂等である。その後、ポスト５同士を連結している連結部６をＩＣ素子１１が搭載された面と反対側からエッチングして取り除く。これにより、図３０（ｅ）に示すように、隣り合うポスト５同士を電気的に切り離すことができ、金線１３に繋がるポスト５をそれぞれ電気的に独立した外部端子として使用することが可能となる。そしてモールド樹脂１４で封止される前に記憶した位置情報をもとにダイシングを行い、個々の半導体装置として分離する。
このような製造方法を用いることで、ポスト５をＩＣ素子１１の固定領域と、ＩＣ素子１１が備えるパッド電極と、に対して共用することが可能となる。即ち、ＩＣ素子１１を固定するための専用パターンが不要となり、寸法が異なるＩＣ素子１１を、同じ構成を備える基板１０を用いて実装することが可能となる。そのため、基板１０を形成するフォトマスク等の種類を減らすことが可能となり、製造コストを下げることができる。また、新規のＩＣ素子１１を扱う場合に、基板１０をそのまま用いることができることから、ＴＡＴを短縮することが可能となる。
特開２００４−２１４４３０号公報 特開２００９−５５０１４号公報
特許文献１に記載の技術を用いた場合、例えばＩＣ素子のサイズが異なるＩＣ素子を搭載する場合、各ＩＣ素子のサイズに対応した大きさを備えるＩＣ素子の固定領域が備えられるよう、ＩＣ素子のサイズに応じて各々異なる固定領域パターンを備えることが必要となる。即ち、各々のＩＣ素子の寸法に合わせて専用のフォトマスクが必要となる。そのため、少量多品種のＩＣ素子を扱う場合、高額なフォトマスクを多種類備えておく必要があり、コスト的に不利になるという課題がある。また、新規のＩＣ素子を扱う場合には、新規のフォトマスクを作成することが必要となり、ＴＡＴが長くなるという課題もある。
また、特許文献２に記載の技術を用いた場合、認識マーク８は、ダイシング工程時にはモールド用の樹脂等により埋もれている。そのため、ダイシング工程時にダイシングする位置の位置合わせのために認識マーク８を用いることはできない。特許文献２に記載の技術では、ダイシング時に露出しているポスト５は同一形状、サイズとなっているため、このポスト５をダイシング時の位置合わせに用いると、位置合わせ精度を向上させることが難しいという課題がある。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり以下の形態又は適用例として実現することが可能である。
［適用例１］本適用例にかかる半導体装置の製造方法は、第１領域、前記第１領域を囲む第２領域を有する第１面、及び前記第１面とは反対側を向き、前記第１領域と前記第２領域と平面視で重なる領域を備える第２面を有する基板を用意する工程と、前記基板の一部により連結され、前記第１領域の前記第１面側に平面視で第１方向に複数の列、前記第１方向と交差する第２方向に複数の行をなす金属製の凸部を形成すると共に、前記第１面側に位置する前記第２領域に前記基板を貫通しない凹部を形成する工程と、一つ以上の前記凸部に、電極を有する半導体素子を搭載する工程と、前記半導体素子の前記電極と、前記凸部とを電気的に接続する工程と、少なくとも前記半導体素子と、前記電極と電気的に接続された、前記凸部と前記凹部を樹脂で覆う工程と、前記凹部を埋めている前記樹脂を前記第２面側から露出させた領域を含むマークを形成すると共に、前記凸部を連結している前記基板の前記一部を除去し前記凸部を各々前記樹脂により連結された構造にする工程と、前記マークをダイシングする位置の位置合わせに用いて、前記基板及び前記樹脂をダイシングする工程とを含むことを特徴とする。
これによれば、半導体素子を搭載するためのダイパッドとして、又は、半導体素子の外部端子として複数本の凸部を利用することができ、任意に設定される半導体素子の固定領域（以下、ＩＣ固定領域とも記載する）の形状及び大きさに応じて、複数本の凸部をダイパッド又は外部端子として使い分けることができる。このため、半導体素子の種類毎に、固有のダイパッドや固有のリードフレーム、固有の基板（インターポーザ等）を用意して半導体装置を組み立てる必要はない。多種類のＩＣ素子に対して、そのパッド端子のレイアウト（配置位置）に制約を課することなく、素子搭載及び外部端子として用いる基板の仕様を共通化できる。それゆえ、半導体装置の製造コストを低減することができる。また、マークを用いて位置情報を直接検出・演算しながら基板及び樹脂のダイシング位置を認識することができ、認識したダイシング位置に沿って基板及び樹脂を切断することができる。また、金属と樹脂は光反射率が大きく異なるため、高いコントラストを持ってマークを認識できる。そのため、マークの位置を正確に認識することが可能となり、ダイシング位置を精度良く決定することが可能となる。
［適用例２］上記適用例にかかる半導体装置の製造方法であって、複数の前記凸部は前記第１方向に対して互いに第１の距離だけ離れて設けられ、前記マークは前記複数の列のうち第１列目の延長上に、最も近い位置にある前記凸部と前記第１の距離の自然数倍離れた位置に設けられることを特徴とする。
上記した適用例によれば、マークを目印にして凸部の位置を確認することが可能となる。マークの形成位置を目印として凸部の位置を確認できることから、製造工程中に生じた第１方向に対する凸部の位置ずれを修正することが可能となる。
［適用例３］上記適用例にかかる半導体装置の製造方法であって、前記凹部を形成する工程では、複数の前記凹部が設けられ、
前記マークを形成する工程では、複数の前記マークが設けられ、
複数の前記凸部は前記第２方向に対して互いに第２の距離だけ離れて設けられ、前記複数の前記マークのうち、少なくとも一つの前記マークは前記複数の行のうち第１行目の延長上に、最も近い位置にある前記凸部と前記第１の距離の自然数倍離れた位置に設けられることを特徴とする。
上記した適用例によれば、マークを目印にして凸部の位置を確認することが可能となる。マークの形成位置を目印として凸部の位置を確認できることから、製造工程中に生じた第２方向に対する凸部の位置ずれを修正することが可能となる。
［適用例４］上記適用例にかかる半導体装置の製造方法であって、複数の前記凸部を前記第１方向に挟んで設けられた２つの前記マーク間の前記第１方向の距離を測定して第１測定値を取得する工程と、２つの前記マーク間の前記第１方向の距離の設計値と前記第１測定値との第１の差を算出する工程と、前記第１の差に基づいて前記樹脂の第１の切断ラインを認識する工程と、前記第１の切断ラインに沿って前記基板及び前記樹脂を切断する工程と、をさらに含むことを特徴とする。
上記した適用例によれば、基板の製造工程、ダイアタッチ工程、ワイヤーボンディング工程、樹脂封止工程等、各工程で製造上の誤差が生じ、これらが累積されている場合でも、予定されている切断ラインに沿って樹脂を切断することができる。例えば、製造上の誤差が累積されている場合でも、第１方向の誤差を補正して正確なダイシングラインを得ることができる。
［適用例５］上記適用例にかかる半導体装置の製造方法であって、複数の前記凸部を前記第２方向に挟んで設けられた２つの前記マーク間の前記第２方向の距離を測定して第２測定値を取得する工程と、２つの前記マーク間の前記第２方向の距離の設計値と前記第２測定値との第２の差を算出する工程と、前記第２の差に基づいて前記樹脂の第２の切断ラインを認識する工程と、前記第２の切断ラインに沿って前記基板及び前記樹脂を切断する工程と、をさらに含むことを特徴とする。
上記した適用例によれば、基板の製造工程、ダイアタッチ工程、ワイヤーボンディング工程、樹脂封止工程等、各工程で製造上の誤差が生じ、これらが累積されている場合でも、予定されている切断ラインに沿って樹脂を切断することができる。例えば、製造上の誤差が累積されている場合でも、第２方向の誤差を補正して正確なダイシングラインを得ることができる。
［適用例６］上記適用例にかかる半導体装置の製造方法であって、複数の前記凸部は、全て同一の形状かつ同一のピッチで形成されていることを特徴とする。
上記した適用例によれば、平易な演算でダイシングラインを得ることができる。また、基板の製造工程で生じる誤差が高い対称性を持つため、上述した補正演算を行うことで高い精度でダイシングラインを得ることが可能となる。
［適用例７］本適用例にかかる半導体装置のアレイは、第１領域、前記第１領域を囲む第２領域を有する第１面、及び前記第１面とは反対側を向き、前記第１領域と前記第２領域と平面視で重なる領域を備える第２面を備える基板であって、前記第１の領域内に設けられ、平面視で第１方向に複数の列、前記第１方向と交差する第２方向に複数の行をなし、、金属を含む、複数本のポストと、前記第２の領域内に位置する金属板と、を有する前記基板と、前記金属板の少なくとも一部と、前記複数本のポストの一部を前記第２面側から露出させ、前記複数本のポストの前記第１面側と、前記第１面から前記第２面に至る間までを封止する、樹脂と、前記複数本のポストのうち少なくとも一つの前記ポストと電気的に結合した電極を備え、平面視で前記第１面側の前記第１領域内に、前記複数本のポストのうち少なくとも一つの前記ポストに搭載された半導体素子と、前記第２面側に設けられ、平面視で前記第２領域に位置する前記金属板を貫通する孔から前記樹脂を露出させた領域を含むマークと、を備えることを特徴とする。
これによれば、半導体素子を搭載するためのダイパッドとして、又は、半導体素子の外部端子として複数本のポストを利用することができ、任意に設定されるＩＣ固定領域の形状及び大きさに応じて、複数本のポストをダイパッド又は外部端子として使い分けることができる。従って、半導体素子の種類毎に、固有のダイパッドや固有のリードフレーム、固有の基板（インターポーザ等）を用意して半導体装置を組み立てる必要はない。多種類の半導体素子に対して、そのパッド端子のレイアウト（配置位置）に制約を課することなく、素子搭載及び外部端子として用いる基板の仕様を共通化できる。これにより、基板の製造コストの低減に寄与することができる。また、第２面側（半導体素子が搭載された面の反対側）には、樹脂を露出させたマークが形成されている。従って、複数本のポストが例えば同一形状で同一寸法、且つ同一色の場合でも、上記マークを目印にダイシングラインを正しく認識することができる半導体装置のアレイを提供することが可能となる。
［適用例８］上記適用例にかかる半導体装置のアレイであって、前記複数本のポストは前記第１方向に対して互いに第１の距離だけ離れて設けられ、前記マークは前記複数の列のうち最も端に位置する列の延長上に、最も近い位置にある前記ポストと前記第１の距離の自然数倍離れた位置に、前記最も端に位置する列を挟んで設けられることを特徴とする。
上記した適用例によれば、マークの形成位置を目印としてポストの位置を確認できる。そのため、製造工程中に生じた第１方向に対する凸部の位置ずれを修正するための情報を提供し得る半導体装置のアレイを提供することが可能となる。
［適用例９］上記適用例にかかる半導体装置のアレイであって、前記マークは複数形成され、前記複数本のポストは前記第２方向に対して互いに第２の距離だけ離れて設けられ、前記マークは前記複数の行のうち最も端に位置する行の延長上に、最も近い位置にある前記ポストと前記第１の距離の自然数倍離れた位置に、前記最も端に位置する行を挟んで設けられることを特徴とする。
上記した適用例によれば、マークの形成位置を目印としてポストの位置を確認できる。そのため、製造工程中に生じた第２方向に対するポストの位置ずれを修正するための情報を提供し得る半導体装置のアレイを提供することが可能となる。
［適用例１０］上記適用例にかかる半導体装置のアレイであって、前記複数本のポストは、その各々が同一の形状で且つ同一の寸法で、前記ポスト間の距離が同一に形成されていることを特徴とする。
上記した適用例によれば、平易な演算でダイシングラインを得ることができる。また、基板の製造工程で生じる誤差が高い対称性を持つため、上述した補正演算を行うことで高い精度でダイシングラインが得られる半導体装置のアレイを提供することが可能となる。
（ａ）は、第１の実施形態にかかる半導体装置のアレイの、半導体素子としてのＩＣ素子を搭載した表面（第１面）とは反対側の裏面（第２面）の平面図、（ｂ）は、図１（ａ）のＡ−Ａ’線断面図、（ｃ）はマークとしてのダイシングマークの拡大図。 （ａ）は、ダイシングラインを示す平面図、（ｂ）はダイシングラインに沿って切断し半導体装置のアレイを個々の半導体装置に分割する場合の断面図。 （ａ）、（ｂ）は、ダイシングラインの修正手法を説明するための平面図。 （ａ）は、モールド樹脂の表面全体に例えば紫外線硬化テープ（ＵＶテープ）を貼った後の平面図、（ｂ）は、ＵＶテープを表面に貼った状態での断面図。 （ａ）は、完成した半導体装置の平面図、（ｂ）はその断面図。 （ａ）は、半導体装置の構成例を示す平面図であり、（ｂ）は、複数のＩＣ素子を搭載した状態での平面図、（ｃ）は、図６（ａ）をＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線で切断したときの断面図。 （ａ）は銅板の平面図、（ｂ）は、銅板の断面図。 （ａ）〜（ｃ）は、第２の実施形態を説明するための工程断面図。 （ａ）〜（ｃ）は、第２の実施形態を説明するための平面図。 （ａ）〜（ｃ）は、第２の実施形態を説明するための工程断面図。 （ａ）〜（ｃ）は、第２の実施形態を説明するための平面図。 （ａ）〜（ｃ）は、第２の実施形態を説明するための工程断面図。 （ａ）〜（ｃ）は、第２の実施形態を説明するための平面図。 （ａ）、（ｂ）は、第２の実施形態を説明するための工程断面図。 （ａ）、（ｂ）は、第２の実施形態を説明するための平面図。 （ａ）は銅板の平面図、（ｂ）は、銅板の断面図。 （ａ）〜（ｃ）は、第３の実施形態を説明するための工程断面図。 （ａ）〜（ｃ）は、第３の実施形態を説明するための平面図。 （ａ）は、第３の実施形態を説明するための工程断面図、（ｂ）は、第３の実施形態を説明するための平面図。 （ａ）は銅板の平面図、（ｂ）は、銅板の断面図。 （ａ）〜（ｃ）は、第４の実施形態を説明するための工程断面図。 （ａ）〜（ｃ）は、第４の実施形態を説明するための平面図。 （ａ）、（ｂ）は、第４の実施形態を説明するための工程断面図。 （ａ）、（ｂ）は、第４の実施形態を説明するための平面図。 （ａ）〜（ｃ）は、第２の変形例を説明するための工程断面図。 （ａ）〜（ｃ）は、第２の変形例を説明するための平面図。 （ａ）〜（ｃ）は背景技術を説明するための斜視図、（ｄ）は背景技術を説明するための平面図。 （ａ）は背景技術を説明するための斜視図、（ｄ）は背景技術を説明するための断面図。 （ａ）は背景技術を説明するための斜視図、（ｄ）は背景技術を説明するための断面図。 （ａ）〜（ｅ）は、背景技術を説明するための工程断面図。 背景技術を説明するための平面図。
以下、本発明を具体化した各実施形態を図面に基づいて説明する。
（第１の実施形態：半導体装置のアレイ）
以下、第１の実施形態として、図面を参照して、本発明の実施の形態を説明する。図１（ａ）は、本実施形態にかかる半導体装置のアレイの、半導体素子としてのＩＣ素子を搭載した表面（第１面）とは反対側の裏面（第２面）の平面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ’，Ｂ−Ｂ’，Ｃ−Ｃ’線での断面図を繋げた断面図である。図１（ｃ）はマークとしてのダイシングマークの拡大図である。ここで、ＩＣ素子５１、認識マーク８、導電部材としての金線５３は裏面側からは見えないものであるが、図面が煩雑なものとなるため、隠れ線（点線）を用いずに実線を用いて図示している。また、平面視でＩＣ素子５１の内側にも凸部（以下、ポストとも記載する）４０が本来見えるが、図面の煩雑さを避けるべく記載を省略している。
図１（ａ）、（ｂ）に示すように半導体装置のアレイ３００は、銅等の金属で形成されたポスト４０を備えている。ポスト４０は、ＩＣ素子５１を搭載した面（第１面）側に、例えば第１面に近い方からＮｉ（ニッケル）／Ｐｄ（パラジウム）／Ａｕ（金）の３層構造を有する金属層２４ａを備えている。ＩＣ素子５１を搭載した面と反対側の面（第２面）には、例えば第２面に近い方からＮｉ／Ｐｄ／Ａｕの３層構造を有する金属層２４ｂが備えられている。ここで金属層２４ａ，２４ｂとしてはこの構成に限定されるものではなく、Ａｇ（銀）、Ｒｈ（ロジウム）やＲｕ（ルテニウム）等を含む金属を用いても良い。また、上記した金属の複層構造を備えていても良い。ＩＣ素子５１を囲う位置にあるポスト４０は、導電部材としての金線５３を介してＩＣ素子５１と電気的に接続されている。モールド樹脂６１は、ポスト４０やＩＣ素子５１、金線５３等を支えている。ここで、ポスト４０の一部に、ＩＣ素子５１を配置すべき位置に固定するための認識マーク８を設けておくことも好適である。本実施形態では、認識マーク８を備えた構成について説明している。
ＩＣ素子５１とポスト４０とは、金属層２４ａと接着剤２３を介して結合されている。また、図１（ｃ）に示すように、ダイシングマーク６３ａ（ａ〜ｈは同じ形状をしている）は、モールド樹脂６１が見えるよう構成され（この場合では中央）、金属板３０１（銅板１の一部を用いることが好適）を広く露出させた形状を備えている。なお、金属板３０１を広く露出させなくともダイシングマーク６３ａとして用いることができる。
第２面側のポスト４０が配置された第１領域２０ａを平面視で囲う第２領域２０ｂの少なくとも一部には金属板３０１が配置されている。そして、この金属板３０１を貫通する孔からモールド樹脂６１を露出させることで得られる、複数のマークとしてのダイシングマーク６３ａ，６３ｂ，６３ｃ，６３ｄ，６３ｅ，６３ｆ，６３ｇ，６３ｈが備えられている。図１（ｃ）に示すように、ダイシングマーク６３ａ（ａ〜ｈは同じ形状をしている）は、モールド樹脂６１が見えるよう構成され（この場合では中央）、金属板３０１（銅板１の一部を用いることが製造工程を短くできることから好適である）を広く露出させた形状を備えている。ここで、金属板３０１を広く露出させなくともダイシングマーク６３ａとして用いることができる。なお、ポスト４０の第２面側に、金属層２４ｂを覆うように半田ボール等を載せても良い。ここで、ダイシングマーク６３ａ〜６３ｈは、ポスト４０が整列した状態で、両端に位置する列の延長上に、最も近いポスト４０との距離として第１の距離の自然数倍離れた位置、及び両端に位置する行の延長上に、最も近いポスト４０との距離として第２の距離の自然数倍離れた位置に設けることが、後述する誤差補正を効果的に行えるため好適であるが、これは必須の条件ではない。
ここで、表１に、第１の実施形態にかかる半導体装置のアレイ３００をダイシングして得られる半導体装置１００のＩＣ素子５１のサイズとＩＣ素子５１を支えるポスト４０の数、最大外部端子数及びパッケージ外形の一例を示す。
Figure 2011096882
表１において、ピッチとは、同一列内、又は、同一行内で隣り合うポスト４０間の距離のことであり、例えば、一方のポスト４０の中心から他方のポスト４０の中心までの距離で示される値のことである。ここでは、同一列内のピッチ（第１の距離）と同一行内のピッチ（第２の距離）は同じ値であり、その値は表１に示すように、例えば０．５ｍｍ程度である。ピッチを揃えることで、後述する誤差補正を効果的に行えるため好適であるが、これは必須の条件ではない。また、適用チップサイズとは、モールド樹脂６１に封止されているＩＣ素子５１のサイズのことである。チップ下の端子数とは、ＩＣ素子５１を支えるポスト４０の数である。最大外部端子数とは、モールド樹脂６１によって樹脂封止されるポスト４０の最大数であり、パッケージ外形とは樹脂パッケージの平面視での第１方向又は第２方向（ここでは、第１方向又は第２方向が直交している場合について説明する）の長さのことである。なお、表１では、ＩＣ素子５１の平面視での形状と、半導体装置１００の平面視での形状とがそれぞれ正方形の場合を例示している。ここで、半導体装置１００の平面視での形状は正方形に限定される必要はなく、長方形等の形状を備えていても良い。
ダイシング工程では、例えば図２（ａ）及び（ｂ）に示したように、モールド樹脂６１を切断ライン（以下、ダイシングラインとも記載する）に沿って切断することにより半導体装置のアレイ３００を個々の半導体装置１００に分割する。図２（ａ）は、ダイシングラインを示す平面図、（ｂ）はダイシングラインに沿って切断し半導体装置のアレイを個々の半導体装置に分割する場合の断面図である。このとき、ポスト４０の列又は行と平面視で重なる位置で半導体装置のアレイ３００を切断すれば、ダイシングラインと重なる位置のポスト４０が取り除かれる。このように、ポスト４０と重なる位置で半導体装置のアレイ３００を切断することで半導体装置のアレイ３００を切断して得られる半導体装置１００の側面にポスト４０が残留しないようにすることができる。これにより、半導体装置１００を実装し、半導体装置１００へ電力の供給するパターンや、半導体装置１００により信号処理等を行う回路基板（図示せず）の配線パターン等、半導体装置１００の回りに残ったポスト４０との間でのショートする等に起因する不良発生や、配線パターンをレイアウトする際に生じる制限（例えば、半導体装置１００の回りに残ったポスト４０を避けて配線パターンを形成する必要が生じる）を抑えることが可能となる。また、ポスト４０の断片が半導体装置１００の側面に残った場合、モールド樹脂６１で囲われていないため、剥がれ易い状態となっている。そのため、この半導体装置１００を回路基板等に実装する場合に、剥がれたポスト４０が回路基板に付着してショート等の誤動作を起こす不良発生を防止することが可能となる。
また、後述する図１２（ｂ）に示すように、ダイアタッチ工程の目印となる認識マーク８をポスト４０表面にインクジェット工法で形成したような場合は、認識マーク８に含まれる電解質がパッケージ内に拡散してマイグレーション（例えば、配線材料がイオン化して移動し、配線幅が部分的に狭くなり、高抵抗化する）の原因となる可能性がある。ここで、認識マーク８が形成されたポスト４０をダイシング工程で取り除くことにより、こうした懸念を無くすことができる。このような理由から、ダイシング工程では、ポスト４０の列又は行と平面視で重なる位置でモールド樹脂６１を切断することが好ましい。
ここで、図１（ａ）に示したように、半導体装置のアレイ３００の下面に露出するポスト４０の平面形状は同一形状（本実施形態では正円形）である。半導体装置のアレイ３００を例えば製品外形に合わせてダイシングするときは、半導体装置のアレイ３００の第２面に目印となるような特異な形状は見当たらない。また、ダイシング工程に到達した半導体装置のアレイ３００では、その前に経てきた銅板１の製造工程、搭載（ダイアタッチ）工程、ワイヤーボンディング工程、樹脂封止工程等、各工程で生じた製造上の誤差が含まれている場合がある。このため、例えば、ポスト４０の実際のピッチがその設計値からずれている場合があり、上記のダイシング工程では、上記の列又は行の位置で半導体装置のアレイ３００を切断できない可能性がある。
そこで、このような可能性を低減するために、本実施形態では、ダイシング装置にセットされる半導体装置のアレイ３００毎にダイシングラインの計算を行う。また、その計算を行うために、例えば図１（ａ）に示すように、平面視で矩形の基板の四隅に配置されたダイシングマーク６３ａ〜６３ｈの座標を測定する。
具体的には、例えば図１（ａ）に示すように、平面視で第１方向に対して第１の距離をもって整列した複数の列、第１方向と交差（ここでは直交した方向）する第２方向に対して第２の距離をもって整列した複数の行ができるように並んだ複数本のポスト４０を囲む外周の領域（第２領域２０ｂ）に位置するダイシングマーク６３ａ〜６３ｈの座標を測定する。
なお、説明の便宜上、第１方向の始点側を左、終点側を右、第２方向の始点側を下、終点側を上として記載する。即ち、図面の向きと対応させている。また、第１方向を横、第２方向を縦とも記載する。
これら各ダイシングマークのうち、ダイシングマーク６３ａは平面視で最も左側の列の延長上であって、この列の上端に位置するポスト４０ａから１ピッチ分の距離だけ上側に離れた場所に配置されている。ダイシングマーク６３ｄは平面視で最も左側の列の延長上であって、この列の下端に位置するポスト４０ｂから１ピッチ分の距離だけ下側に離れた場所に配置されている。また、ダイシングマーク６３ｈは平面視で最も右側の列の延長上であって、この列の上端に位置するポスト４０ｄから１ピッチ分の距離だけ上側に離れた場所に配置されている。また、ダイシングマーク６３ｅは平面視で最も右側の列の延長上であって、この列の下端に位置するポスト４０ｃから１ピッチ分の距離だけ下側に離れた場所に配置されている。
さらに、ダイシングマーク６３ｂは平面視で最も上側の行の延長上であって、この行の左端に位置するポスト４０ａから１ピッチ分の距離だけ左側に離れた場所に配置されている。また、ダイシングマーク６３ｇは平面視で最も上側の行の延長上であって、この行の右端に位置するポスト４０ｄから１ピッチ分の距離だけ右側に離れた場所に配置されている。また、ダイシングマーク６３ｃは平面視で最も下側の行の延長上であって、この行の左端に位置するポスト４０ｂから１ピッチ分の距離だけ左側に離れた場所に配置されている。また、ダイシングマーク６３ｆは平面視で最も下側の行の延長上であって、この行の右端に位置するポスト４０ｃから１ピッチ分の距離だけ右側に離れた場所に配置されている。
即ち、ダイシングマーク６３ａは平面視で最も左上に位置するポスト４０ａの上側に位置し、ダイシングマーク６３ｂはポスト４０ａの左側に位置している。ポスト４０ａ（複数本のポスト４０のうち最もダイシングマーク６３ａに近いポスト）とダイシングマーク６３ａとの間の距離（ポスト４０ａとダイシングマーク６３ａの中心間の距離）は、例えば隣り合うポスト４０間の１ピッチ（隣り合うポスト４０の中心間の距離）と同じ値とする。また、ポスト４０ａ（複数本のポスト４０のうち最もダイシングマーク６３ｂに近いポスト）とダイシングマーク６３ｂとの間の距離（ポスト４０ａとダイシングマーク６３ｂの中心間の距離）は、例えば隣り合うポスト４０間の１ピッチ（隣り合うポスト４０の中心間の距離）と同じ値とする。また、ダイシングマーク６３ｃは平面視で最も左下に位置するポスト４０ｂの左側に位置し、ダイシングマーク６３ｄはポスト４０ｂの下側に位置している。ポスト４０ｂ（複数本のポスト４０のうち最もダイシングマーク６３ｃに近いポスト）とダイシングマーク６３ｃとの間の距離（ポスト４０ｂとダイシングマーク６３ｃの中心間の距離）は、例えば隣り合うポスト４０間の１ピッチ（隣り合うポスト４０の中心間の距離）と同じ値をとっている。また、ポスト４０ｂ（複数本のポスト４０のうち最もダイシングマーク６３ｄに近いポスト）とダイシングマーク６３ｄとの間の距離（ポスト４０ｂとダイシングマーク６３ｄの中心間の距離）は、例えば隣り合うポスト４０間の１ピッチ（隣り合うポスト４０の中心間の距離）と同じ値をとっている。さらに、ダイシングマーク６３ｅは平面視で最も右下に位置するポスト４０ｃの下側に位置し、ダイシングマーク６３ｆはポスト４０ｃの右側に位置している。ポスト４０ｃ（複数本のポスト４０のうち最もダイシングマーク６３ｅに近いポスト）とダイシングマーク６３ｅとの間の距離（ポスト４０ｃとダイシングマーク６３ｅの中心間の距離）は、例えば隣り合うポスト４０間の１ピッチ（隣り合うポスト４０の中心間の距離）と同じ値をとっている。
また、ポスト４０ｃ（複数本のポスト４０のうち最もダイシングマーク６３ｆに近いポスト）とダイシングマーク６３ｆとの間の距離（ポスト４０ｃとダイシングマーク６３ｆの中心間の距離）は、例えば隣り合うポスト４０間の１ピッチ（隣り合うポスト４０の中心間の距離）と同じ値をとっている。また、ダイシングマーク６３ｇは平面視で最も右上に位置するポスト４０ｄの右側に位置し、ダイシングマーク６３ｈはポスト４０ｄの上側に位置している。ポスト４０ｄ（複数本のポスト４０のうち最もダイシングマーク６３ｇに近いポスト）とダイシングマーク６３ｇとの間の距離（ポスト４０ｄとダイシングマーク６３ｇの中心間の距離）は、例えば隣り合うポスト４０間の１ピッチ（隣り合うポスト４０の中心間の距離）と同じ値をとっている。また、ポスト４０ｄ（複数本のポスト４０のうち最もダイシングマーク６３ｈに近いポスト）とダイシングマーク６３ｈとの間の距離（ポスト４０ｄとダイシングマーク６３ｈの中心間の距離）は、例えば隣り合うポスト４０間の１ピッチ（隣り合うポスト４０の中心間の距離）と同じ値をとっている。これにより、ダイシングマーク６３ａ〜６３ｈは、ポスト４０の最外周の列又は行と同一ライン上に配置されることとなる。なお、各ダイシングマークとそれに最も近いポストとの距離を、隣り合うポスト４０間の１ピッチと同じ値（等倍）である例を説明したが、同じ値（等倍）ではなく、整数倍（即ち自然数倍）としても良い。
なお、上記のダイシングマーク６３ａ〜６３ｈは第２面側のポスト４０が配置された領域（第１領域２０ａ）を平面視で囲う領域（第２領域２０ｂ）と対応した領域に配置されている。そして、この金属板３０１を貫通する孔からモールド樹脂６１を露出させることで、上記のダイシングマーク６３ａ〜６３ｈを構成している。金属板３０１とモールド樹脂６１とは光学的特性（例えば反射率）が大きく異なるため、鮮明にダイシングマーク６３ａ〜６３ｈを認識することを可能としている。
次に、これらのダイシングマーク６３ａ〜６３ｈを用いてダイシングラインを計算する方法について、図３及び表２を参照しながら説明する。図３（ａ）、（ｂ）は、ダイシングラインの修正手法を説明するための平面図である。まず始めに、半導体装置のアレイ３００を図示しないダイシング装置にセットする。また、このダイシング装置へのセットと前後して、ダイシングマーク６３ａ、６３ｈ間の間隔（即ち、図３（ａ）に示す間隔［Ｘ］）の設計値をダイシング装置に予め入力しておく。表２に示すように、距離［Ｘ］の設計値は例えば１８．５ｍｍであり、この値をダイシング装置が備える記憶手段に予め記憶させておく。ここで、記憶手段とは、例えばハードディスク又はフラッシュメモリー等のデータ保持機能を備えた装置のことである。また、表２に示すように、切断間隔（即ち、パッケージ外形の横方向の長さ）［Ｘ１］［Ｘ２］［Ｘ３］…は等間隔で、その設計値は製品の種類によっても異なるが、一例として２．５ｍｍである。この設計値も上記の記憶手段に予め記憶させておく。なお、間隔［Ｘ８］は長さが足りず製品に使うことができない、余り部分の長さである。間隔［Ｘ８］は、間隔［Ｘ１］［Ｘ２］［Ｘ３］…と、［Ｘ］の各値に依存して決められる値であるが、一例として１．０ｍｍである。この値も上記の記憶手段に予め記憶させておく。
次に、ダイシング装置が備える撮像装置（例えば、ＣＣＤや、ＣＭＯＳイメージセンサー等）により、ダイシングマーク６３ａ、６３ｈを撮像してダイシングマーク６３ａとダイシングマーク６３ｈの横方向の間の距離、即ち、間隔［Ｘ］を実際に測定する。そして、この測定値を上記の記憶手段に記憶させる。表２に示すように、ここでは［Ｘ］の測定値が例えば１８．６ｍｍであったとする。
Figure 2011096882
次に、間隔［Ｘ］について、その設計値と測定値とを比較する演算処理を行って、測定値の設計値に対する誤差を算出する。ここでは、表２に示すように、誤差は例えば＋０．５４％となる。そして、間隔［Ｘ１］［Ｘ２］［Ｘ３］…と、［Ｘ８］の各設計値に上記の誤差を反映させて、これら間隔［Ｘ１］［Ｘ２］［Ｘ３］…と、［Ｘ８］について実際の値を算出する。表２に示す算出値が、上記の誤差を反映した値であり、その値は間隔［Ｘ１］［Ｘ２］［Ｘ３］…が例えば２．５１ｍｍ、間隔［Ｘ８］…が例えば１．０１ｍｍとなる。この算出値が、ダイシングラインを決定する際の数値となる。本実施形態では、この算出値をダイシング装置の記憶手段に記憶させる。
同様の手順により、例えば図３（ｂ）に示す間隔［Ｙ１］［Ｙ２］［Ｙ３］について実際の値を算出し、これらの算出値をダイシング装置の記憶手段に記憶させる。即ち、ダイシングマーク６３ｂと６３ｃの縦方向の間の間隔である［Ｙ］の設計値と、切断間隔［Ｙ１］［Ｙ２］［Ｙ３］の各設計値をダイシング装置の記憶手段に予め記憶させておく。次に、間隔［Ｙ］を実際に測定し、その測定値を上記の記憶手段に記憶させる。続いて、間隔［Ｙ］について、その設計値と測定値とを比較する演算処理を行って、測定値の設計値に対する誤差を算出する。そして、上記の誤差を間隔［Ｙ１］［Ｙ２］［Ｙ３］の各設計値に反映させて、［Ｙ１］［Ｙ２］［Ｙ３］についての実際の値を算出する。その後、この算出値をダイシング装置の記憶手段に記憶させる。
このように、［Ｘ１］［Ｘ２］［Ｘ３］…と、［Ｘ８］と、［Ｙ１］［Ｙ２］［Ｙ３］について各算出値をダイシング装置の記憶手段に記憶させた後で、上記の測定が行われた半導体装置のアレイ３００に対するダイシング処理を行う。例えば図３（ａ）において、モールド樹脂６１を縦方向にダイシングする場合は、ダイシング装置が例えばダイシングマーク６３ａとダイシングマーク６３ｄを撮像装置で認識し、この２つのダイシングマークで結ばれる第１方向の直線（即ち、ポスト４０の最も左側の列）と平面視で重なるように、モールド樹脂６１の下面にダイシングブレードを当てて、この列を切断する。つまり、この最も左側の列に並ぶ全てのポスト４０をダイシングブレードで切断する（縦方向への１回目の切断）。次に、この切断したラインを基準に右側へ２．５１ｍｍ移動した位置にダイシングブレードを当てて、この列を切断する（縦方向への２回目の切断）。以下、同じように３回目、４回目…７回目と列の切断を行う。
そして、第１方向への最後の切断は、ダイシング装置が例えばダイシングマーク６３ｈとダイシングマーク６３ｅを認識し、この２つのダイシングマークで結ばれる第１方向の直線（即ち、ポスト４０の最も右側の列）を基準に左側へ１．０１ｍｍ移動した位置にダイシングブレードを当てて、この列を切断する（第１方向への８回目の切断）。これにより、縦方向への切断が完了し、余りの部分が製品から取り除かれる。
同様に、モールド樹脂６１を横方向にダイシングする場合は、ダイシング装置がダイシングマーク６３ｂと６３ｇを撮像装置で認識し、この２つのダイシングマークで結ばれる第２方向の直線（即ち、ポスト４０の最も上側の行）にダイシングブレードを当てて、この行を切断する（第２方向への１回目の切断）。次に、この切断したラインを基準に第２方向側へ［Ｙ１］の算出値だけ移動した位置にダイシングブレードを当てて、この行を切断する（第２方向への２回目の切断）。以下、同じように、３回目、４回目と行の切断を行えば良い。
上記の実施例では、間隔［Ｘ］としてダイシングマーク６３ａとダイシングマーク６３ｈの第２方向の間の距離を用い、間隔［Ｙ］としてダイシングマーク６３ｂとダイシングマーク６３ｃの第１方向の間の距離を用いてダイシングラインを決定する方法を示した。
各ダイシングマークとそれに最も近いポストとの距離を、隣り合うポスト４０間の１ピッチとが自然倍であれば、例えば間隔［Ｘ］としてダイシングマーク６３ａとダイシングマーク６３ｆの第２方向の間の距離を用い、間隔［Ｙ］としてダイシングマーク６３ａとダイシングマーク６３ｆの第１方向の間の距離を用いて、ダイシングラインを決定することができ、この場合はダイシングマーク６３ａとダイシングマーク６３ｆの２つを設けるだけで良い。
以上説明したように、本発明の第１実施形態によれば、ＩＣ素子５１を搭載するためのダイパッドとして、又は、ＩＣ素子５１の外部端子としてポスト４０を利用することができ、任意に設定されるＩＣ固定領域の形状及び大きさに応じて、ポスト４０をダイパッド又は外部端子として使い分けることができる。即ち、ポスト４０はダイパッドにもなるし外部端子にもなる。従って、従来技術のように、ＩＣ素子５１の種類毎に、固有のダイパッドや固有のリードフレーム、固有の基板（インターポーザ等）を用意して半導体装置を組み立てる必要はない。多種類のＩＣ素子５１に対して、そのパッド端子のレイアウトに制約を課することなく、素子搭載及び外部端子として用いる基板の仕様を共通化できる。これにより、基板の製造コストや、この基板を用いた半導体装置の製造コストを低減することができる。また、ＩＣ素子５１を複数のポスト４０で支える場合、ＩＣ素子５１は硬度が高い銅板１と部分的に（ポスト４０で）接していることから、ヒートサイクル等、熱に起因する応力はポスト４０で分散される形で加えられることとなる。そのため、ヒートサイクルによる応力からＩＣ素子５１に対して分散されて加えられるため、局部的な応力集中を避けることができるので、信頼性を向上させることが可能となる。
また、ＩＣ固定領域以外の領域のポスト４０を金線５３の中継端子として使用しても良い。即ち、金線５３を介してＩＣ素子５１のパッド端子に接続されているポスト４０を、金線５３を介して他のポスト４０に接続しても良い。このような方法によれば、ポスト４０の配置位置を変えなくても、ＩＣ素子５１のパッド端子を任意の位置まで引き出すことができるので、半導体装置１００の外部端子位置を実質的に変更することができる。
また、本実施形態によれば、ダイシングマーク６３ａ〜６３ｈ間の距離の設計値とその測定値とに基づいて、ポスト４０の実際のピッチを把握することができ、モールド樹脂６１等を切断する前にそのダイシングラインを補正することができる。これにより、ポスト４０の行又は列と平面視で重なる位置でモールド樹脂６１等を再現性良く切断することができる。さらに、上記のように、ポスト４０の行又は列と平面視で重なる位置でモールド樹脂６１を切断した場合は、樹脂切断面にポスト４０が残留しないようにでき、半導体装置１００を実装した回路基板（図示せず）の配線パターンをレイアウトする際の自由度を高めることが可能となる。
ここで、ダイシング工程を行う際に行う共通の工程について説明する。ダイシングを行う前に、例えばインク又はレーザー等を用いて、モールド樹脂６１の端子が露出していない側の面（表面側）に製品マーク（図示せず）等を記す。そして、図４（ａ）及び（ｂ）に示すように、モールド樹脂６１を覆うように、例えば紫外線硬化テープ（ＵＶテープ）６７を連続して貼る。図４（ａ）は、モールド樹脂の表面全体に例えば紫外線硬化テープ（ＵＶテープ）を貼った後の平面図、（ｂ）は、ＵＶテープを表面に貼った状態での断面図である。なお、ＵＶテープ６７はモールド樹脂６１を覆う側ではなく、反対側の面に貼るようにしても良い。この場合、ダイシングマーク６３ａ〜６３ｈは、ＵＶテープ６７を透過させて検出することで対応可能である。ＵＶテープ６７を用いることで、紫外線が照射されていない状態では粘着材によりダイシングされた半導体装置１００は固定された状態を保つ。そしてダイシング終了後、紫外線を照射することで、粘着材が硬化（脆性化）する。このように粘性を失わせることで、容易に剥離することが可能となる。
次に、図２（ａ）及び（ｂ）に示すように、モールド樹脂６１のＵＶテープ６７が貼られていない側の面にダイシングブレード７５を当てて、モールド樹脂６１を製品外形に合わせて切断する（ダイシング工程）。このダイシング工程では、モールド樹脂６１を個々の半導体装置１００を形成すべく分割すると共に、製品にならない樹脂の余白部分を切断して除去する。
これにより、図５（ａ）及び（ｂ）に示すように、ＩＣ素子５１と、ポスト４０と、金線５３と、これらを封止するモールド樹脂６１を含む半導体装置１００が完成する。図５（ａ）は、完成した半導体装置の平面図、（ｂ）はそのＡ−Ａ’線断面図である。樹脂パッケージから露出しているポスト４０の下面側は、金属層２４ｂで覆われたままでも良いし、金属層２４ｂを覆うように半田ボール等を載せても良い。
（第１の変形例）
上記した実施形態では、例えば図１〜５に示したように、半導体装置１００として、ＩＣ素子５１を１つだけ用いた実施形態について説明したが、本発明はこれに限られることはなく、例えば複数のＩＣ素子を用いた（マルチチップモジュール：ＭＣＭ）を用いた場合にも適用可能である。
図６は、本発明の変形例に係る半導体装置１００の構成例を示す図である。詳しく説明すると、図６（ａ）は半導体装置１００の構成例を示す平面図であり、図６（ｂ）は、複数のＩＣ素子を搭載した状態での平面図、図６（ｃ）は、図６（ａ）をＡ−Ａ’線で切断したときの端面図である。図６（ａ）では、図面の複雑化を回避するためにモールド樹脂６１の記入を省略している。なお、図６（ａ）〜（ｃ）において、上記した実施形態で説明したものと同一構成を有する部分には同一符号を付し、その詳細な説明は省略する。
図６（ａ）〜（ｃ）に示すように、本発明では、一つの半導体装置１００に２個のＩＣ素子５１，ＩＣ素子５１’を配置しても良い。ＩＣ素子５１、ＩＣ素子５１’は同一種類でも良いし、互いに外形やパッド端子の数が異なる異種類でも良い。このように、複数個のＩＣ素子５１、ＩＣ素子５１’をモールド樹脂６１で封止した半導体装置１００も、上記の実施形態と同様の方法でダイシングして得ることができる。
即ち、図６（ａ）に示すように、まず始めに、認識マーク８を目印に、第１のＩＣ固定領域と第２のＩＣ固定領域をそれぞれ探索する。次に、第１のＩＣ固定領域のポスト４０に第１のＩＣ素子５１を取り付けると共に、第２のＩＣ固定領域のポスト４０に第２のＩＣ素子５１’を取り付ける（ダイアタッチ工程）。そして、ＩＣ固定領域以外の領域に配置されているポスト４０と、ＩＣ素子５１、ＩＣ素子５１’のパッド端子とを金線５３等で接続する。ここでは、認識マーク８を目印に、外部端子となるポスト４０を探索し、探索したポスト４０に金属層２４ａを介して金線５３の一端を接続するようにしても良い。
次に、図６（ｂ）及び（ｃ）に示すように、ＩＣ素子５１、ＩＣ素子５１’、金線５３及びポスト４０を例えば熱硬化性のエポキシ樹脂等を用いたモールド樹脂６１で封止する。その後、ＩＣ素子５１、ＩＣ素子５１’が同一の半導体装置１００内に含まれるように半導体装置のアレイ３００をダイシングすることによって、個々の半導体装置１００に分割する。即ち、ＩＣ素子５１、ＩＣ素子５１’と、金線５３でＩＣ素子５１、ＩＣ素子５１’と電気的に結合されたポスト４０とを含む矩形の形状と認識させることで、２つのＩＣ素子５１、ＩＣ素子５１’を一つのＩＣ素子と等価なものとして扱うことが可能となり、ＭＣＭに対応することが可能となる。なお、ここでは２つのＩＣ素子５１、ＩＣ素子５１’をＭＣＭに対応させる例について説明したが、これは３つ以上のＩＣ素子を用いた場合でも同様に展開可能である。
このように、本変形例によれば、上記した実施形態と同様に、ポスト４０はダイパッドにもなるし外部端子にもなる。従って、ＭＣＭを組み立てる際においても、ＩＣ素子５１、ＩＣ素子５１’の種類毎に、固有のダイパッドや固有のリードフレーム、固有の基板（インターポーザ等）を用意する必要はなく、その製造コストの低減が可能である。また、この場合でも上記したように、ＩＣ固定領域以外の領域のポスト４０を金線５３の中継端子として使用しても良い。即ち、金線５３を介してＩＣ素子５１のパッド端子に接続されているポスト４０を、金線５３を介して他のポスト４０に接続しても良い。このような方法によれば、ポスト４０の配置位置を変えなくても、ＩＣ素子５１、ＩＣ素子５１’のパッド端子を任意の位置まで引き出すことができるので、半導体装置１００の外部端子位置を実質的に変更することができる。また、上記したように、半導体装置１００の側面にポスト４０が残留しないようダイシングすることができ、半導体装置１００を実装した回路基板（図示せず）の配線パターンと、半導体装置１００の回りに残ったポスト４０との間でのショートする等に起因する不良発生や、配線パターンをレイアウトする際に生じる制限を抑えることが可能となる。
さらに、図６（ａ）に示すように、ＩＣ素子５１、ＩＣ素子５１’が備えるパッド端子を金線５３及びポスト４０を介して電気的に接続しても良い。これにより、ＩＣ素子５１、ＩＣ素子５１’間の配線を半導体装置１００内で行えることから、半導体装置１００を実装した回路基板（図示せず）の配線パターンを減らすことができ、配線パターンの自由度を高めることが可能となる。本実施形態では、認識マーク８を形成したポスト４０に金線５３をワイヤーボンディングしている。ここで、例えば信頼性等の懸念により、認識マーク８を備えるポスト４０を半導体装置１００内へ残さないように、認識マーク８を配置することも好適である。
（第２の実施形態：半導体装置の製造方法−１）
以下、本発明の第２の実施形態について図面を参照しながら説明する。本実施形態では、上記した半導体装置のアレイ３００をダイシングして半導体装置１００を製造する第１の製造方法について説明する。ここで上記したものと類似した構成を備えるものについては、同一の符号を割り当てるものとする。図７（ａ）は基板としての銅板の平面図、（ｂ）は、銅板の断面図である。そして、図８（ａ）〜（ｃ）、図１０（ａ）〜（ｃ）、図１２（ａ）〜（ｃ）、図１４（ａ），（ｂ）は本実施形態にかかる半導体装置における第１の製造方法を説明するための工程断面図、図９（ａ）〜（ｃ）、図１１（ａ）〜（ｃ）、図１３（ａ）〜（ｃ）、図１５（ａ），（ｂ）は本実施形態にかかる半導体装置における第１の製造方法を説明するための平面図である。平面図は銅板１の第１面側にかかる平面図を示し、第２面側にかかる平面図を示す場合には、別途明示的に示す。なお、工程断面図は、図７を除き、本実施形態の要部を説明すべく、図９（ｂ）に示すＡ−Ａ’，Ｂ−Ｂ’，Ｃ−Ｃ’線での断面図を繋げたものを記載している。ここで、上記したように、ダイシングマーク６３ａ〜６３ｈは隣り合うポスト４０間の１ピッチと同じ値（等倍）である例を説明したが、第１の実施形態で示したように、同じ値（等倍）ではなく、整数倍（即ち自然数倍）としても良い。ここでは、２倍の距離をとった場合について説明する。
まず、図７（ａ）、（ｂ）に示す基板としての銅板１を用意する。銅板１の平面視での寸法は、銅板１から作成される半導体装置１００の第１領域２０ａにかかるパッケージ外形２つ分と、第２領域にかかるダイシングマーク６３ａ〜６３ｈとを含む領域よりも大きいものであれば良い。また、銅板１の厚さは、例えば０．１０〜０．３０ｍｍ程度である。
次に、図８（ａ）に示すように、銅板１の第１面（以下、「表面」とも記載する）及び第２面（以下、「裏面」とも記載する）にそれぞれフォトレジスト層２ａ’、フォトレジスト層２ｂ’を形成する。このフォトレジスト層２ａ’、フォトレジスト層２ｂ’は例えばポジ型でも、ネガ型でも良い。図８（ａ）における断面図と対応する平面図を図９（ａ）に示す。なお、図面の煩雑化を避けるため、例えば凸部４０ｐ等、平面図における小さな円形領域内のハッチングは省略している。
次に、図８（ｂ）に示すように、銅板１の表面に位置するフォトレジスト層２ａ’、フォトレジスト層２ｂ’を露光・現像処理する。具体的には、第１領域２０ａ内では複数本のポスト（図１（ａ）参照）に対応するパターンを備え、第２領域２０ｂ内では図１（ａ）に示すダイシングマーク６３ａ〜６３ｈに対応するパターン（断面図での図示は６３ａ’のみ。平面図での図示は６３ａ’，６３ｂ’のみ。以下の記載も同様に行う）を備えたレジストパターン２ａを形成する。レジストパターン２ｂは、フォトレジスト層２ｂ’をそのまま残した状態とする。なお、第１領域２０ａ及び第２領域２０ｂと離れた領域では、フォトレジスト層２ｂ’になんらかのパターンを割り当てても良い。
図９（ｂ）は、図８（ｂ）における断面図と対応する平面図を示す。ダイシングマーク前駆体６３ａ’，６３ｂ’の配置の一例を示すための表面側から見た平面図である。ここでは、銅板１の表面にレジストパターン２ａを形成すると共に、銅板１の裏面を覆うレジストパターン２ｂを形成している。なお、ここではレジストパターン２ａを形成した後フォトレジストを形成し、硬化させることで、裏面にレジストパターン２ｂを形成しても良い。また、順序を変えて、裏面にレジストパターン２ｂを形成してからレジストパターン２ａを形成しても良い。
次に、図８（ｃ）に示すように、例えば塩化第２鉄溶液、又はアルカリ性のエッチング溶液（以下、アルカリ溶液とも記載する）を用いて、ディップ式やスプレー式のウェットエッチング法により、レジストパターン２ａ、２ｂをマスクとして銅板１のエッチングを行い、凸部４０ｐと、ダイシングマーク前駆体６３ａ’，６３ｂ’とを形成する。このエッチングでは、銅板１の一部分で凸部４０ｐが繋がる、即ちハーフエッチングとなるようにエッチング時間や、エッチング液の温度、濃度を制御してエッチングを行う。図９（ｃ）に、図８（ｃ）における断面図と対応する平面図を示す。
次に、図１０（ａ）に示すように、レジストパターン２ａ、２ｂを一旦除去し、改めてフォトレジスト層をそれぞれ表側、裏側に形成した後、表側のフォトレジスト層を露光・現像処理して、凸部４０ｐが形成された領域と、ダイシングマーク前駆体６３ａ’，６３ｂ’に形成された凹部６３ｘを囲う領域とを露出させたレジストパターン１６ａを形成すると共に、銅板１の裏面を覆うレジストパターン１６ｂを形成する。なお、表面にレジストパターン１６ａを形成した後フォトレジスト層を形成し、硬化させることで裏面にレジストパターン１６ｂを形成しても良い。また、順序を変えて、裏面にレジストパターン１６ｂを形成してから表面にレジストパターン１６ａを形成しても良い。図１１（ａ）に図１０（ａ）における断面図と対応する平面図を示す。
次に、図１０（ｂ）に示すように、レジストパターン１６ａ、１６ｂをマスクとして、電界メッキ等の方法を用いて凸部４０ｐが露出された領域と、ダイシングマーク前駆体６３ａ’，６３ｂ’の凹部６３ｘを囲う領域と、に例えば表面に近い方からＮｉ（ニッケル）／Ｐｄ（パラジウム）／Ａｕ（金）の多層メッキを行い、メッキ層３ａを形成する。メッキ層３ａとしては、Ｎｉ／Ｐｄ／Ａｕに代えてＮｉ／Ａｕの２層構造や、Ａｇ（銀）単層を用いても良い。また、Ｒｈ（ロジウム）やＲｕ（ルテニウム）等を含む金属を用いても良い。銅板１を用いる場合には、銅と選択比が取れる金属をメッキすることが好適である。メッキ層３ａは、全層の厚さが、例えば１〜５μｍ程度の値を有している。より具体的には、メッキ層３ａの厚さは、３μｍ程度の値を有していてもよい。図１１（ｂ）に、図１０（ｂ）における断面図と対応する平面図を示す。
次に、図１０（ｃ）に示すように、レジストパターン１６ａ、１６ｂを一旦除去し、改めてフォトレジスト層をそれぞれ表側、裏側に形成した後、裏面側のフォトレジスト層を露光・現像処理して、平面視で第１領域２０ａ内では、表面側から見て銅板１がエッチングされている領域に合わせ、第２領域２０ｂ内では凹部６３ｘを囲うようにフォトレジスト層を残したレジストパターン１７ｂを形成すると共に、銅板１の表面全面にレジストパターン１７ａを形成する。この場合、ダイシングマーク前駆体６３ａ’，６３ｂ’が位置する領域ではフォトレジストを残し、後述する図１５（ｂ）に記載されるダイシングマーク６３ａ〜６３ｈの認識が容易に行えるようレジストパターン１７ｂを形成することが好適である。なお、ここではレジストパターン１７ｂを形成した後フォトレジスト層を形成し、硬化させることで全面にレジストパターン１７ａを形成しても良い。また、順序を変えて、全面にレジストパターン１７ａを形成してからレジストパターン１７ｂを形成しても良い。図１１（ｃ）に、図１０（ｃ）における断面図と対応する裏面側からの平面図を示す。
次に、図１２（ａ）に示すように、レジストパターン１７ａ、１７ｂをマスクとして、例えばＮｉ（ニッケル:表面寄り）／Ｐｄ（パラジウム：中層）／Ａｕ（金：表面から離れた位置）の多層メッキを行い、メッキ層３ｂを形成する。メッキ層３ｂとしては、Ｎｉ／Ｐｄ／Ａｕに代えてＮｉ（表面寄り）／Ａｕ（表面から離れた位置）の２層構造や、Ａｇ（銀）単層を用いても良い。また、Ｒｈ（ロジウム）やＲｕ（ルテニウム）等を含む金属を用いても良い。銅を材料として用いた銅板１を用いる場合には、材料としての銅と選択比が取れる金属をメッキすることが好適である。メッキ層３ｂは、全層の厚さが、例えば０.５〜３μｍ程度の値を有している。より具体的には、メッキ層３ａの厚さは、３μｍ程度の値を有していてもよい。そして、図示した工程後、レジストパターン１７ａ、１７ｂを除去する。図１３（ａ）に、図１２（ａ）における断面図と対応する裏面側からの平面図を示す。
ここで、説明の都合上、これ以降のプロセスをプロセスＡとする。
次に、図１２（ｂ）に示すように、表面側に位置する凸部４０ｐの一部に、認識マーク８を形成する。ここで、銅板１が有する複数本の凸部４０ｐは、例えばその各々が全て同一形状で同一寸法、且つ同一色である。また、例えば平面視で見たときの第１方向に沿って隣り合う凸部４０ｐ間の距離（各凸部４０ｐの中心同士の距離）は全て等しく、平面視で見たときの第２方向に沿って隣り合う凸部４０ｐ間の距離（各凸部４０ｐの中心同士の距離）は全て等しくなっている。そのため、電極を有する半導体素子としてのＩＣ素子５１をポスト４０（図１（ｂ）参照）に装着する際に、装着すべきポスト４０の位置を認識することができず、ＩＣ素子５１を正確に位置合わせすることができないおそれがある。なお、このとき、第１方向に沿って隣り合うポスト４０間の距離と、第２方向に沿って隣り合うポスト４０間の距離とも全て等しくなっていても良い。そこで、本実施形態では、例えばインクジェット法又はレーザーマーク法によって、凸部４０ｐの表面側を着色して認識マーク８を形成する。認識マーク８をインクジェット法で形成する場合、その着色材料には例えば耐熱性異色インクを採用することが可能である。また、認識マーク８は、ディスペンサー法を用いて形成しても良いし、印刷法を用いて形成しても良い。また、若干の工程増となるが、マスクをかけてメッキ処理して認識マーク８を形成しても差し支えない。図１３（ｂ）に、図１２（ｂ）における断面図と対応する平面図を示す。
次に、図１２（ｃ）に示すように、接着剤２３をＩＣ素子５１に塗布し、認識マーク８を目印として凸部４０ｐに装着する（ダイアタッチ）。そして、ＩＣ素子５１が装着された凸部４０ｐを囲む領域にある凸部４０ｐと、ＩＣ素子５１が備えるパッド端子（電極）とを、金線５３を用いて電気的に接続する（ワイヤーボンディング）。図１３（ｃ）に、図１２（ｃ）における断面図と対応する平面図を示す。
次に、図１４（ａ）に示すように、表面側を、例えば熱硬化性のエポキシ樹脂等の樹脂を含むモールド樹脂６１によって封入する（覆う）。ここで、モールド樹脂６１によりダイシングマーク前駆体６３ａ’，６３ｂ’も埋められるように封入を行う。この工程は、減圧雰囲気で行っても良い。この場合、エポキシ樹脂による封入工程において、空隙を発生させることなく表面側を封入することが可能となる。図１５（ａ）に、図１４（ａ）における断面図と対応する平面図を示す。この場合、モールド樹脂６１により全面的に覆われるが、視認性向上のため、モールド樹脂６１を透過させた形式で表示している。
次に、図１４（ｂ）に示すように、メッキ層３ｂをマスクとして、例えば塩化第２鉄溶液や、アルカリ溶液を用いて、裏面側から銅板１をエッチングし、凸部４０ｐを各々切り離し、ポスト４０を形成する。各ポスト４０は、モールド樹脂６１によって支持されており、銅板１による固定が解かれてもその位置を保持できる。そして、同時に第２領域中に残された銅板１に対応する金属板３０１をエッチングし、凹部６３ｘを介してダイシングマーク前駆体６３ａ’，６３ｂ’の裏面側からモールド樹脂６１を露出させ、ダイシングマーク６３ａ，６３ｂを形成する。ここで、銅板１をエッチングする前に、ここまでの製造工程で付随的に形成された金属酸化膜を除去すべく、硫酸系の洗浄液を用いて洗浄する工程を挿入することも好適である。また、銅板１をエッチングした後には、マスクとなるメッキ層３ｂがバリとなって残留してしまう。そこで、ホーニング（バリ取り）工程を行うことが好適である。具体的には、水等の液体を噴流状に裏面側にあてることで機械的に除去する。図１５（ｂ）に、図１４（ｂ）における断面図と対応する裏面側から見た平面図を示す。
以下、第１の実施形態に示すようにダイシングを行うことで半導体装置１００が形成される。上記したように、ダイシングマーク６３ａ，６３ｂ（６３ｃ〜６３ｈも同様に形成されている）間の距離等を検出し、演算することでダイシングによりモールド樹脂６１等を切断する際に、ダイシングラインを補正することができる。また、ダイシングマーク６３ａ，６３ｂ（６３ｃ〜６３ｈも同様に形成されている）は、平面視で銅板１中にモールド樹脂６１を露出させた構成を備えている。銅板１とモールド樹脂６１とでは、光学的特性（例えば、光反射率）が大きく異なるため、高いコントラストが得られる。そのため、容易かつ高精度でダイシングマーク６３ａ，６３ｂ（６３ｃ〜６３ｈも同様に形成されている）を参照することができ、ダイシングラインの補正をより正確に行うことが可能となり、半導体装置１００を、ポスト残りなく形成することが可能となる。
（第３の実施形態：半導体装置の製造方法−２）
以下、本発明の第３の実施形態について図面を参照しながら説明する。半導体装置の製造方法としては、上記した工程以外の製造工程をもって行うことができる。本実施形態では、上記した半導体装置１００を製造する第２の製造方法について説明する。ここで、図１６（ａ）は銅板の平面図、（ｂ）は、銅板の断面図である。そして、図１７（ａ）〜（ｃ）、図１９（ａ）は本実施形態にかかる半導体装置における第２の製造方法を説明するための工程断面図、図１８（ａ）〜（ｃ）、図１９（ｂ）は、本実施形態にかかる半導体装置における第２の製造方法を説明するための平面図である。平面図は銅板１の第１面側にかかる平面図を示し、第２面側にかかる平面図を示す場合には、別途明示的に示す。なお、図１７以降の工程断面図は、本実施形態の要部を説明すべく、図１８（ｂ）に示すＡ−Ａ’，Ｂ−Ｂ’，Ｃ−Ｃ’線での断面図を繋げたものを記載している。
まず、図１６（ａ）、（ｂ）に示す銅板１を用意する。銅板１の平面視での寸法は、銅板１から作成される半導体装置１００の第１領域２０ａにかかるパッケージ外形２つ分と、第２領域２０ｂにかかるダイシングマーク６３ａ〜６３ｈ（図１（ａ）参照）とを含む領域よりも大きいものであれば良い。また、銅板１の厚さは、例えば０．１０〜０．３０ｍｍ程度である。
次に、図１７（ａ）に示すように、銅板１の第１面（以下、「表面」とも記載する）及び第２面（以下、「裏面」とも記載する）にそれぞれフォトレジスト層１８ａ’、フォトレジスト層１８ｂ’を形成する。このフォトレジスト層１８ａ’、フォトレジスト層１８ｂ’は例えばポジ型でも、ネガ型でも良い。図１８（ａ）にかかる断面図と対応する平面図を示す。
次に、図１７（ｂ）に示すように、銅板１の表面及び裏面に位置するフォトレジスト層１８ａ’、フォトレジスト層１８ｂ’を露光・現像処理して、複数本の凸部（以下、ポストとも記載する）が形成される第１領域２０ａと、第１領域２０ａを囲う第２領域２０ｂ内に位置するダイシングマーク６３ａ〜６３ｈ（図１（ａ）参照）に対応するパターン形状に形成したレジストパターン１８ａ、１８ｂを形成する。
図１８（ｂ）に示す平面図に示すように、レジストパターン１８（ｂ）では、ダイシングマーク前駆体６３ａ’，６３ｂ’（断面図での図示は６３ａ’のみ。平面図での図示は６３ａ’，６３ｂ’のみ。以下の記載も同様に行う）内部に位置する凹部６３ｘを露出させたレジストパターンを備えたレジストパターン１８ａが得られている。さらに、複数本のポスト４０（図１（ａ）参照）が形成される第１領域２０ａ用にパターニングされている。一方、第２領域２０ｂ内では、ダイシングマーク６３ａ〜６３ｈ（図１（ａ）参照）に対応する、平面視でダイシングマーク前駆体６３ａ’，６３ｂ’を覆うレジストパターン１８ｂと、が形成されている。そして図１８（ｂ）に示すように、ダイシングマーク前駆体６３ａ’，６３ｂ’の内部には、凹部６３ｘ（例えば図１４（ｂ）参照）が形成されるよう、レジストパターン１８ａの一部が凹部６３ｘにあたる領域に残されている。
次に、図１７（ｃ）に示すように、レジストパターン１８ａ，１８ｂをマスクとして、電界メッキ等の方法を用いて表面側の第１領域２０ａには凸部４０ｐとなるメッキされた領域が形成される。そして、第２領域２０ｂにはダイシングマーク前駆体６３ａ’，６３ｂ’の凹部６３ｘを囲い、凹部６３ｘへのメッキを妨げる領域と、が形成される。図１８（ｃ）に、図１７（ｃ）における断面図と対応する平面図を示す。
そして、裏面側の第１領域２０ａには、表面側と同様に凸部４０ｐとなるメッキされた領域が形成される。そして、第２領域２０ｂには平面視でダイシングマーク前駆体６３ａ’，６３ｂ’の周囲にメッキされた領域が形成される。メッキ工程では、例えば表面に近い方からＮｉ（ニッケル）／Ｐｄ（パラジウム）／Ａｕ（金）の多層メッキを行い、メッキ層３ａ、３ｂを形成する。メッキ層３ａ、３ｂとしては、Ｎｉ／Ｐｄ／Ａｕに代えてＮｉ／Ａｕの２層構造や、Ａｇ（銀）単層を用いても良い。また、Ｒｈ（ロジウム）やＲｕ（ルテニウム）等を含む金属を用いても良い。銅板１を用いる場合には、銅と選択比が取れる金属をメッキすることが好適である。メッキ層３ａ、３ｂは、全層の厚さが、例えば１〜５μｍ程度の値を有している。より具体的には、メッキ層３ａ、３ｂの厚さは、３μｍ程度の値を有している。
次に、レジストパターン１８ａ、１８ｂを除去する。そして図１９（ａ）に示すように、表面側では、メッキ層３ａをマスクに銅板１を表面側からエッチングして第１領域２０ａに複数本の凸部４０ｐと、平面視でダイシングマーク前駆体６３ａ’，６３ｂ’内部に位置する凹部６３ｘを形成すると共に、裏面側では、メッキ層３ｂをマスクとして、複数本の凸部４０ｐを形成し、同時にダイシングマーク前駆体６３ａ’，６３ｂ’を形成する。ここで各領域を形成する際には、銅板１で一部が繋がっているハーフエッチングとなるようにエッチング時間や、エッチング液の温度、濃度を制御してエッチングを行う。銅板１のハーフエッチングは、例えばディップ式又はスプレー式のウェットエッチングで行う。また、エッチング液には、例えば塩化第２鉄溶液又は、アルカリ溶液を用いる。図１９（ｂ）に、図１９（ａ）における断面図と対応する平面図を示す。
なお、銅板１の表面及び裏面のエッチング量は、同じ深さに形成しても良いし、異なる深さに形成しても良い。例えば、スプレー式のウェットエッチングを行う場合には、表面側のエッチング時間を裏面側のエッチング時間の２倍に設定する。これにより、例えば表面側のエッチング量を０．１ｍｍとし、裏面側のエッチング量を０．０５ｍｍに設定することができる。本実施形態では、異なる深さとなるようプロセスを行っている。
ここで、ウェットエッチング工程を終えた後、エッチング液の影響により銅板１の露出した面が酸化して黒ずむ場合がある。そこで、ウェットエッチング終了後酸化層を除去すべく酸洗浄を行う工程を用いても良い。この場合、酸化層に含まれる不純物により生じる信頼性の低下等を防ぐことが可能となる。そして、上記したプロセスＡを続けて行うことで、半導体装置１００が形成される。
この製造方法を用いることで、半導体装置の製造方法−１と比べ、エッチング工程を１回減らすことができる。また、メッキ工程を１回減らすことができる。また、両面同時にエッチングするため、片側ずつエッチングする場合と比べ、フォトレジスト塗布工程を２回減らすことができる。また、レジストパターンの除去回数を３回減らすことができる。そのため、製造に必要とする時間を短縮できると共に、フォトレジストの使用量を削減することが可能となる。
また、図１９（ａ）において、銅板１をエッチングする前に銅板１の表面及び裏面にそれぞれメッキ保護用のフォトレジスト（図示せず）を新たに形成しておいても良い。銅板１のエッチング工程では当該フォトレジストで覆われたメッキ層３ａ及び３ｂをマスクに銅板１をエッチングすることになるので、メッキ層３ａ及び３ｂをエッチング液から保護することができる。なお、このフォトレジストは表面、裏面の片側だけに形成しても良い。例えば表面側のみに形成することで、良好な密着性を持ってワイヤーボンディングを行うことが可能となる。
ここで、銅板１をエッチングする前に、ここまでの製造工程で付随的に形成された金属酸化膜を除去すべく、硫酸系の洗浄液を用いて洗浄する工程を挿入することも好適である。また、銅板１をエッチングした後、マスクとして用いたメッキ層３ａ、３ｂがバリとして残留することとなる。そのため、ホーニング（バリ取り）工程を行うことも好適である。具体的には、水等の液体を噴流状に裏面側にあてることで機械的に除去する。この場合には、両面にホーニング工程を行うことが好適となる。
（第４の実施形態：半導体装置の製造方法−３）
以下、本発明の第４の実施形態について図面を参照しながら説明する。半導体装置の製造方法としては、上記した工程以外の製造工程をもって行うことができる。本実施形態では、上記した半導体装置１００同様の機能を果たす構造を備える半導体装置の製造方法について説明する。図２０（ａ）は銅板の平面図、（ｂ）は、銅板の断面図である。そして、図２１（ａ）〜（ｃ）、図２３（ａ）、（ｂ）は、本実施形態にかかる半導体装置における第３の製造方法を説明するための工程断面図、図２２（ａ）〜（ｃ）、図２４（ａ）、（ｂ）は本実施形態にかかる半導体装置における第３の製造方法を説明するための平面図である。
まず、図２０（ａ）、（ｂ）に示す銅板１を用意する。銅板１の平面視での寸法は、銅板１から作成される半導体装置１００の第１領域２０ａにかかるパッケージ外形２つ分と、第２領域２０ｂにかかるダイシングマーク６３ａ〜６３ｈとを含む領域よりも大きいものであれば良い。また、銅板１の厚さは、例えば０．１０〜０．３０ｍｍ程度である。
次に、図２１（ａ）に示すように、銅板１の第１面（以下、「表面」とも記載する）及び第２面（以下、「裏面」とも記載する）に、電界メッキ等の方法を用いてメッキを行う。メッキ工程では、例えば表面に近い方からＮｉ（ニッケル）／Ｐｄ（パラジウム）／Ａｕ（金）の多層メッキを行い、メッキ層３ａ、３ｂを形成する。メッキ層３ａ、３ｂとしては、Ｎｉ／Ｐｄ／Ａｕに代えてＮｉ／Ａｕの２層構造や、Ａｇ（銀）単層を用いても良い。また、Ｒｈ（ロジウム）やＲｕ（ルテニウム）等を含む金属を用いても良い。銅板１を用いる場合には、銅と選択比が取れる金属をメッキすることが好適である。表面側に形成されたメッキ層３ａ、裏面側に形成されたメッキ層３ｂは、全層の厚さが、例えば１〜５μｍ程度の値を有している。より具体的には、メッキ層３ａ、３ｂの厚さは、３μｍ程度の値を有している。本実施形態では、Ｎｉ／Ｐｄ／Ａｕを用いた場合について説明を続ける。図２２（ａ）に、図２１（ａ）における断面図と対応する平面図を示す。
次に、図２１（ｂ）に示すように、表面側と裏面側にそれぞれフォトレジスト層１８ａ’、フォトレジスト層１８ｂ’を形成する。このフォトレジスト層１８ａ’、フォトレジスト層１８ｂ’は例えばポジ型でも、ネガ型でも良い。図２２（ｂ）に、図２１（ｂ）における断面図と対応する平面図を示す。
次に、図２１（ｃ）に示すように、フォトレジスト層１８ａ’、フォトレジスト層１８ｂ’を露光・現像処理を行い、銅板１の表面及び裏面にレジストパターン１８ａ、レジストパターン１８ｂを形成する。図２２（ｂ）に、図２１（ｂ）における断面図と対応する平面図を示す。
次に、図２３（ａ）に示すように、レジストパターン１８ａとレジストパターン１８ｂとをマスクとして、銅板１を残し、銅板１により一部が繋がるようにエッチングを行う（所謂ハーフエッチング）ことで、表面側の第１領域２０ａには凸部４０ｐとなる領域が形成される。そして、第２領域２０ｂにはダイシングマーク前駆体６３ａ’，６３ｂ’の凹部６３ｘを囲う領域と、が形成される。そして、裏面側の第１領域２０ａには、表面側と同様に凸部４０ｐとなる領域が形成される。そして、第２領域２０ｂには平面視でダイシングマーク前駆体６３ａ’，６３ｂ’の周囲にメッキされた領域が残される。メッキ工程では、例えば表面に近い方からＮｉ（ニッケル）／Ｐｄ（パラジウム）／Ａｕ（金）の多層メッキを行い、メッキ層３ａ、３ｂを形成する。メッキ層３ａ、３ｂとしては、Ｎｉ／Ｐｄ／Ａｕに代えてＮｉ／Ａｕの２層構造や、Ａｇ（銀）単層を用いても良い。また、Ｒｈ（ロジウム）やＲｕ（ルテニウム）等を含む金属を用いても良い。銅板１を用いる場合には、銅と選択比が取れる金属をメッキすることが好適である。メッキ層３ａ、３ｂは、全層の厚さが、１〜５μｍ程度の値を有している。より具体的には、メッキ層３ａ、３ｂの厚さは、例えば３μｍ程度の値を有している。
ここで各領域の形成する際には、銅板１で一部が繋がっているハーフエッチングとなるようにエッチング時間や、エッチング液の温度、濃度を制御してエッチングを行う。銅板１のハーフエッチングは、例えばディップ式又はスプレー式のウェットエッチングで行う。また、メッキ層３ａ、３ｂのエッチング液としては、Ａｕを溶解できる王水を用い、メッキ層３ａ、３ｂをエッチングした後には、エッチング液を、例えば塩化第２鉄溶液又は、アルカリ溶液に切り替えることで対応できる。図２４（ａ）に、図２３（ａ）における断面図と対応する平面図を示す。
なお、銅板１の表面及び裏面のエッチング量は、同じ深さに形成しても良いし、異なる深さに形成しても良い。例えば、スプレー式のウェットエッチングを行う場合には、表面側のエッチング時間を裏面側のエッチング時間の２倍に設定する。これにより、例えば表面側のエッチング量を０．１ｍｍとし、裏面側のエッチング量を０．０５ｍｍに設定することができる。本実施形態では、異なる深さとなるようプロセスを行っている。
銅板１のエッチング工程ではメッキ層３ａ及び３ｂを覆うレジストパターン１８ａ、１８ｂをマスクにメッキ層３ａ、３ｂ及び銅板１をエッチングすることになるので、レジストパターン１８ａ、１８ｂに覆われたメッキ層３ａ及び３ｂをエッチング液から保護することができる。ここで、ウェットエッチング終了後、酸洗浄を行う工程を用いても良い。また、ウェットエッチング等の化学的加工手段でエッチングすることに代えて、物理的なエッチングを行っても良い。例えばガラス粒子等を吹き付けて削るサンドブラスト処理を行うことで機械的に加工することも可能である。
次に、図２３（ｂ）に示すように、レジストパターン１６ａ、１６ｂを除去し、上記したプロセスＡを続けて行うことで、半導体装置１００’が形成される。図２４（ｂ）に、図２３（ｂ）における断面図と対応する平面図を示す。
この製造方法を用いることで、半導体装置の製造方法−１と比べ、エッチング工程を１回減らすことができる。また、メッキ工程を１回減らすことができる。また、両面同時にエッチングするため、片側ずつエッチングする場合と比べ、フォトレジスト塗布工程を２回減らすことができる。また、レジストパターンの除去回数を３回減らすことができる。そのため、製造に必要とする時間を短縮できると共に、フォトレジストの使用量を削減することが可能となる。
また、半導体装置の製造方法−２と比べ、メッキ保護用のレジストマスクを形成することなく、メッキ層３ａ、３ｂをエッチング液に晒すことなくエッチングを行うことができる。即ち、工程を増やすことなく良質なメッキ層３ａ、３ｂを保持することが可能となる。
銅板１をエッチングする前に、ここまでの製造工程で付随的に形成された金属酸化膜を除去すべく、硫酸系の洗浄液を用いて洗浄する工程を挿入することも好適である。また、銅板１をエッチングした後、マスクとして用いたメッキ層３ａ、３ｂがバリとして残留することとなる。そのため、ホーニング（バリ取り）工程を行うことも好適である。具体的には、水等の液体を噴流状に裏面側にあてることで機械的に除去する。この場合には、両面にホーニング工程を行うことが好適となる。
（第２の変形例）
上記した半導体装置の製造方法−１〜３では、ワイヤーボンディング方式を用いた場合について説明したが、これはフェースダウン方式を用いても良い。これは、半導体装置１００（例えば図２（ｂ）参照）を搭載するピンのピッチと、半導体装置１００のピッチを揃えておく場合に有効で、入出力ピンの数を変えてもピンのピッチ（例えばピンの頂点中心との距離）を揃えておくだけで同一の基板を用いることが可能となり、高額な露光用のマスクや、その管理、又は、新しいサイズのＩＣ素子に即時対応することが出来、少ない種類の在庫で、且つ短時間で半導体装置を製造することができる。
ここで、半導体装置の製造方法−１の説明を引用する。まず、図７（ａ）、（ｂ）の工程から、図１２（ｂ）に示す工程を行う。ここでは、認識マーク８が形成されている。銅板１が有する複数本の凸部４０ｐは、例えばその各々が全て同一形状で同一寸法、且つ同一色である。また、例えば平面視で見たときの第１方向に沿って隣り合う凸部４０ｐ間の距離（各凸部４０ｐの中心同士の距離）は全て等しく、平面視で見たときの第２方向に沿って隣り合う凸部４０ｐ間の距離（各凸部４０ｐの中心同士の距離）は全て等しくなっている。そのため、ＩＣ素子５１をポスト４０（図１（ｂ）参照）に装着する際に、装着すべきポスト４０の位置を認識することができず、ＩＣ素子５１を正確に位置合わせすることができないおそれがある。そのため、このように認識マーク８を形成しておくことが好ましい。
なお、このとき、第１方向に沿って隣り合うポスト４０間の距離と、第２方向に沿って隣り合うポスト４０間の距離とも全て等しくなっていることが好適である。本実施形態では、例えばインクジェット工法又はレーザーマークによって、凸部４０ｐの表面側を着色して認識マーク８を形成する。認識マーク８をインクジェット工法で形成する場合、その着色材料には例えば耐熱性異色インクを採用することが可能である。また、認識マーク８は、ディスペンサー法を用いて形成しても良いし、印刷法を用いて形成しても良い。また、若干の工程増となるが、マスクをかけてメッキ処理して認識マーク８を形成しても差し支えない。図２５（ａ）〜（ｃ）は、第２の変形例を説明するための工程断面図、図２６（ａ）〜（ｃ）は第２の変形例を説明するための平面図である。
次に、図２５（ａ）に示すように、ＩＣ素子５１を認識マーク８を目印として凸部４０ｐに装着する（ダイアタッチ）。この場合には、図示せぬ半田層を介して熱圧着する工程を用いることができる。図２６（ａ）に図２５（ａ）における断面図と対応する平面図を示す。この場合凸部４０ｐに、ＩＣ素子５１を搭載する工程と、凸部４０ｐとＩＣ素子５１とを電気的に接続する工程は、同時に行われることとなる。
次に、図２６（ｂ）に示すように、表面側を、例えば熱硬化性のエポキシ樹脂を含むモールド樹脂６１によって封入する。ここで、モールド樹脂６１によりダイシングマーク前駆体６３ａ’，６３ｂ’も埋められるように封入を行う。この工程は、減圧雰囲気で行っても良い。この場合、エポキシ樹脂による封入工程において、空隙を発生させることなく表面側を封入することが可能となる。図２６（ｂ）に、図２５（ｂ）における断面図と対応する平面図を示す。この場合、モールド樹脂６１により全面的に覆われるが、視認性向上のため、モールド樹脂６１を透過させた形式で表示している。
次に、図２５（ｃ）に示すように、メッキ層３ｂをマスクとして、例えば塩化第２鉄溶液や、アルカリ溶液を用いて、裏面側から銅板１をエッチングし、凸部４０ｐを各々切り離し、ポスト４０を形成する。各ポスト４０は、モールド樹脂６１によって支持されており、銅板１による固定が解かれてもその位置を保持できる。そして、同時に第２領域２０ｂ中に残された銅板１に対応する金属板３０１をエッチングし、凹部６３ｘを介してダイシングマーク前駆体６３ａ’，６３ｂ’の裏面側からモールド樹脂６１を露出させ、ダイシングマーク６３ａ〜６３ｈを形成する。ここで、銅板１をエッチングする前に、ここまでの製造工程で付随的に形成された金属酸化膜を除去すべく、硫酸系の洗浄液を用いて洗浄する工程を挿入することも好適である。また、銅板１をエッチングした後には、マスクとなるメッキ層３ｂがバリとなって残留してしまう。そこで、ホーニング（バリ取り）工程を行うことが好適である。具体的には、水等の液体を噴流状に裏面側にあてることで機械的に除去する。図２６（ｃ）に、図２５（ｃ）における断面図と対応する裏面側から見た平面図を示す。
以下、第１の実施形態に示すようにダイシングを行うことで半導体装置１００が形成される。上記したように、ダイシングマーク６３ａ〜６３ｈ間の距離等を検出し、演算することでモールド樹脂６１等を切断（ダイシング）する際に、ダイシングラインを補正することができる。また、ダイシングマーク６３ａ〜６３ｈは、平面視で銅板１中にモールド樹脂６１を露出させた構成を備えている。銅板１とモールド樹脂６１とでは、光学的特性（例えば、光反射率）が大きく異なるため、高いコントラストが得られる。そのため、容易かつ高精度でダイシングマーク６３ａ〜６３ｈを参照することができ、ダイシングラインの補正をより正確に行うことが可能となる。また、図１９（ａ）、図２３（ｂ）に示すように、両面からエッチングを行った銅板１を用いても同様に対応することが可能となる。具体的には表面を樹脂封入した後、裏面からバックエッチを行い、樹脂を露出させる工程を概ねそのまま適用することが可能となる。
１…銅板、２ａ…レジストパターン、２ａ’…フォトレジスト層、２ｂ’…フォトレジスト層、２ｂ…レジストパターン、３ａ…メッキ層、３ｂ…メッキ層、５…ポスト、８…認識マーク、９…ダイシングマーク、１０…基板、１１…ＩＣ素子、１２…接着剤、１３…金線、１４…モールド樹脂、１６ａ…レジストパターン、１６ｂ…レジストパターン、１７ａ…レジストパターン、１７ｂ…レジストパターン、１８ａ’…フォトレジスト層、１８ｂ’…フォトレジスト層、１８ａ…レジストパターン、１８ｂ…レジストパターン、２０ａ…第１領域、２０ｂ…第２領域、２３…接着剤、２４ａ…金属層、２４ｂ…金属層、４０…ポスト、４０ａ…ポスト、４０ｂ…ポスト、４０ｃ…ポスト、４０ｄ…ポスト、４０ｐ…凸部、５１…ＩＣ素子、５１’…ＩＣ素子、５３…金線、６１…モールド樹脂、６３ａ’…ダイシングマーク前駆体、６３ａ…ダイシングマーク、６３ｂ…ダイシングマーク、６３ｃ…ダイシングマーク、６３ｄ…ダイシングマーク、６３ｅ…ダイシングマーク、６３ｆ…ダイシングマーク、６３ｇ…ダイシングマーク、６３ｈ…ダイシングマーク、６３ｘ…凹部、６７…ＵＶテープ、７５…ダイシングブレード、１００…半導体装置、１５１…ＩＣ素子、２０１…ダイパッド、２０３…リード、２１０…ＩＣ素子、２１１…基板、２１３…金線、２２３…バンプ、２２５…電極、３００…半導体装置のアレイ、３０１…金属板。

Claims (10)

  1. 第１領域、前記第１領域を囲む第２領域を有する第１面、及び前記第１面とは反対側を向き、前記第１領域と前記第２領域と平面視で重なる領域を備える第２面を有する基板を用意する工程と、
    前記基板の一部により連結され、前記第１領域の前記第１面側に平面視で第１方向に複数の列、前記第１方向と交差する第２方向に複数の行をなす金属製の凸部を形成すると共に、前記第１面側に位置する前記第２領域に前記基板を貫通しない凹部を形成する工程と、
    一つ以上の前記凸部に、電極を有する半導体素子を搭載する工程と、
    前記半導体素子の前記電極と、前記凸部とを電気的に接続する工程と、
    少なくとも前記半導体素子と、前記電極と電気的に接続された、前記凸部と前記凹部を樹脂で覆う工程と、
    前記凹部を埋めている前記樹脂を前記第２面側から露出させた領域を含むマークを形成すると共に、前記凸部を連結している前記基板の前記一部を除去し前記凸部を各々前記樹脂により連結された構造にする工程と、
    前記マークをダイシングする位置の位置合わせに用いて、前記基板及び前記樹脂をダイシングする工程とを含むことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、複数の前記凸部は前記第１方向に対して互いに第１の距離だけ離れて設けられ、前記マークは前記複数の列のうち第１列目の延長上に、最も近い位置にある前記凸部と前記第１の距離の自然数倍離れた位置に設けられることを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法であって、
    前記凹部を形成する工程では、複数の前記凹部が設けられ、
    前記マークを形成する工程では、複数の前記マークが設けられ、
    複数の前記凸部は前記第２方向に対して互いに第２の距離だけ離れて設けられ、前記複数の前記マークのうち、少なくとも一つの前記マークは前記複数の行のうち第１行目の延長上に、最も近い位置にある前記凸部と前記第１の距離の自然数倍離れた位置に設けられることを特徴とする半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法であって、複数の前記凸部を前記第１方向に挟んで設けられた２つの前記マーク間の前記第１方向の距離を測定して第１測定値を取得する工程と、
    ２つの前記マーク間の前記第１方向の距離の設計値と前記第１測定値との第１の差を算出する工程と、
    前記第１の差に基づいて前記樹脂の第１の切断ラインを認識する工程と、
    前記第１の切断ラインに沿って前記基板及び前記樹脂を切断する工程と、をさらに含むことを特徴とする半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法であって、複数の前記凸部を前記第２方向に挟んで設けられた２つの前記マーク間の前記第２方向の距離を測定して第２測定値を取得する工程と、
    ２つの前記マーク間の前記第２方向の距離の設計値と前記第２測定値との第２の差を算出する工程と、
    前記第２の差に基づいて前記樹脂の第２の切断ラインを認識する工程と、
    前記第２の切断ラインに沿って前記基板及び前記樹脂を切断する工程と、をさらに含むことを特徴とする半導体装置の製造方法。
  6. 請求項１から５のいずれか一項に記載の半導体装置の製造方法であって、複数の前記凸部は、全て同一の形状かつ同一のピッチで形成されていることを特徴とする半導体装置の製造方法。
  7. 第１領域、前記第１領域を囲む第２領域を有する第１面、及び前記第１面とは反対側を向き、前記第１領域と前記第２領域と平面視で重なる領域を備える第２面を備える基板であって、前記第１の領域内に設けられ、平面視で第１方向に複数の列、前記第１方向と交差する第２方向に複数の行をなし、、金属を含む、複数本のポストと、前記第２の領域内に位置する金属板と、を有する前記基板と、
    前記金属板の少なくとも一部と、前記複数本のポストの一部を前記第２面側から露出させ、前記複数本のポストの前記第１面側と、前記第１面から前記第２面に至る間までを封止する、樹脂と、
    前記複数本のポストのうち少なくとも一つの前記ポストと電気的に結合した電極を備え、平面視で前記第１面側の前記第１領域内に、前記複数本のポストのうち少なくとも一つの前記ポストに搭載された半導体素子と、
    前記第２面側に設けられ、平面視で前記第２領域に位置する前記金属板を貫通する孔から前記樹脂を露出させた領域を含むマークと、を備えることを特徴とする半導体装置のアレイ。
  8. 請求項７に記載の半導体装置のアレイであって、前記複数本のポストは前記第１方向に対して互いに第１の距離だけ離れて設けられ、前記マークは前記複数の列のうち最も端に位置する列の延長上に、最も近い位置にある前記ポストと前記第１の距離の自然数倍離れた位置に、前記最も端に位置する列を挟んで設けられることを特徴とする半導体装置のアレイ。
  9. 請求項８に記載の半導体装置のアレイであって、
    前記マークは複数形成され、
    前記複数本のポストは前記第２方向に対して互いに第２の距離だけ離れて設けられ、前記マークは前記複数の行のうち最も端に位置する行の延長上に、最も近い位置にある前記ポストと前記第１の距離の自然数倍離れた位置に、前記最も端に位置する行を挟んで設けられることを特徴とする半導体装置のアレイ。
  10. 請求項７から９のいずれか一項に記載の半導体装置のアレイであって、前記複数本のポストは、その各々が同一の形状で且つ同一の寸法で、前記ポスト間の距離が同一に形成されていることを特徴とする半導体装置のアレイ。
JP2009250074A 2009-10-30 2009-10-30 半導体装置の製造方法及び半導体装置のアレイ Withdrawn JP2011096882A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009250074A JP2011096882A (ja) 2009-10-30 2009-10-30 半導体装置の製造方法及び半導体装置のアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009250074A JP2011096882A (ja) 2009-10-30 2009-10-30 半導体装置の製造方法及び半導体装置のアレイ

Publications (1)

Publication Number Publication Date
JP2011096882A true JP2011096882A (ja) 2011-05-12

Family

ID=44113489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009250074A Withdrawn JP2011096882A (ja) 2009-10-30 2009-10-30 半導体装置の製造方法及び半導体装置のアレイ

Country Status (1)

Country Link
JP (1) JP2011096882A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI458073B (zh) * 2011-07-08 2014-10-21 Orise Technology Co Ltd 校準標記及製造方法
JP2017118798A (ja) * 2015-12-25 2017-06-29 三星ダイヤモンド工業株式会社 薄膜太陽電池の製造装置およびその制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI458073B (zh) * 2011-07-08 2014-10-21 Orise Technology Co Ltd 校準標記及製造方法
JP2017118798A (ja) * 2015-12-25 2017-06-29 三星ダイヤモンド工業株式会社 薄膜太陽電池の製造装置およびその制御装置

Similar Documents

Publication Publication Date Title
US7875988B2 (en) Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same
TWI364101B (en) Semiconductor package and a manufacturing method thereof
US7952208B2 (en) Substrate, manufacturing method thereof, method for manufacturing semiconductor device
JP5526575B2 (ja) 半導体素子用基板の製造方法および半導体装置
KR100944695B1 (ko) 위치 정보를 갖는 배선 기판
JP4761662B2 (ja) 回路装置の製造方法
JP2001156217A (ja) 半導体装置の製造方法
US7279792B2 (en) Semiconductor device and method of manufacturing same
JP5629969B2 (ja) リードフレーム型基板の製造方法と半導体装置の製造方法
KR20120005446A (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
JP5172409B2 (ja) 配線基板の製造方法
JP2010109274A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP2011096882A (ja) 半導体装置の製造方法及び半導体装置のアレイ
JP2000040676A (ja) 半導体装置の製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP2010027678A (ja) 半導体装置の製造方法、基板及びその製造方法
JP4948035B2 (ja) 樹脂封止型半導体装置の製造方法
KR101064754B1 (ko) 비오씨 반도체 패키지 기판의 제조방법 및 비오씨 반도체 패키지 기판
JP4341694B2 (ja) 半導体素子の製造方法
JP2008034681A (ja) 半導体装置の製造方法
JP4821803B2 (ja) 半導体装置及び半導体装置の製造方法
JP2011103371A (ja) 半導体装置の製造方法、基板及び半導体装置のアレイ
JP4987910B2 (ja) 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法
JP4506780B2 (ja) 半導体基板の製造方法
JP5592526B2 (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130108