JP5172409B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP5172409B2
JP5172409B2 JP2008075031A JP2008075031A JP5172409B2 JP 5172409 B2 JP5172409 B2 JP 5172409B2 JP 2008075031 A JP2008075031 A JP 2008075031A JP 2008075031 A JP2008075031 A JP 2008075031A JP 5172409 B2 JP5172409 B2 JP 5172409B2
Authority
JP
Japan
Prior art keywords
alignment mark
wiring board
exposure
cutting
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008075031A
Other languages
English (en)
Other versions
JP2008277776A (ja
Inventor
政宏 井場
一 斉木
篤彦 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to TW97109419A priority Critical patent/TWI385772B/zh
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008075031A priority patent/JP5172409B2/ja
Publication of JP2008277776A publication Critical patent/JP2008277776A/ja
Application granted granted Critical
Publication of JP5172409B2 publication Critical patent/JP5172409B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、配線基板の製造方法に関する。
配線基板の作製において、導体層のパターンを形成する際や、ソルダーレジスト層に所定の開口を形成する際に、露光技術がよく用いられる。近年、配線基板の高密度化の要求等に伴い、基板の全露光領域を一度に露光するいわゆる一括露光方法に比べて高精度な露光が可能なことから、基板の露光領域を分割した複数の分割露光領域を順次露光する分割露光方法が試みられている。
分割露光方法を用いた配線基板の製造方法として、ソルダーレジストに所定の開口を形成する際に、基板の周縁部や複数の分割露光領域間に設けられた位置合わせマークを基準として、複数の分割露光領域の感光性のソルダーレジストを順次露光する技術が開示されている(例えば、特許文献1参照)。
特開2004−31528号公報
このような複数の分割露光領域間に配置される位置合わせマークは、通常、分割露光領域間の数mm幅の余白(以下、「捨てしろ」と称する)内に形成される。
しかしながら、このような捨てしろは、回路が形成されない非製品(非配線基板)部分であるため、最終的に切断除去される。そのため、このような捨てしろを設けると、一枚の基板から取得できる製品(配線基板)数が減少し、歩留まりが低下する可能性があることが判った。
また、一般に、配線基板は、複数の配線基板が連結された連結配線基板として作製され、連結配線基板の切断による配線基板の個分けの際に、この捨てしろ部分を切断除去する。この捨てしろ部分を切断除去する際、捨てしろを挟んで形成された配線基板間を2回切断する必要があるので、生産性が低下する可能性があることが判った。
上記に鑑み、本発明は、分割露光を行いつつ、歩留まりの向上や生産性の向上を図ることが可能な配線基板の製造方法を提供することを目的とする。
本発明の一態様に係る配線基板の製造方法は、導体層と樹脂絶縁層とをこの順番で基板に積層する工程と、前記導体層と前記樹脂絶縁層が積層された基板の、複数の分割露光領域を画定する周縁部及び十字形状の境界領域の交差する位置に位置合わせマークを形成する工程と、前記位置合わせマークが形成された基板上に感光性材料を配置する工程と、前記位置合わせマークを基準として、前記位置合わせマークを配置した境界領域によって区分される複数の露光領域の前記感光性材料を順次露光する工程と、前記基板の前記複数の露光領域間の、前記境界領域の幅と略同じ切断幅で前記位置合わせマーク上を切断して、前記位置合わせマークを消失させる工程と、を具備することを特徴とする。
本発明の他の態様に係る配線基板の製造方法は、導体層と感光性を有する樹脂絶縁層とをこの順番で基板に積層する工程と、前記導体層と前記樹脂絶縁層が積層された基板の、複数の分割露光領域を画定する周縁部及び十字形状の境界領域の交差する位置に位置合わせマークを形成する工程と、前記位置合わせマークを基準として、前記位置合わせマークを配置した境界領域によって区分される、複数の露光領域の前記樹脂絶縁層を順次露光する工程と、前記基板の前記複数の露光領域間の、前記境界領域の幅と略同じ切断幅で前記位置合わせマーク上を切断して、前記位置合わせマークを消失させる工程と、を具備することを特徴とする。
なお、上記における「境界領域の幅と略同じ切断幅」とは、前記境界領域に形成した前記位置合わせマークが、上述した切断を一回行うことで消失できるように設定された幅を意味するものである。
本発明の一態様に係る配線基板の製造方法では、位置合わせマークを配置した境界領域(分割露光領域間の余白)の幅を、連結配線基板に境界領域を挟んで隣り合うように形成された、複数の配線基板間を切断・分離する際の切断幅と略同じにしている。そのため、境界領域の幅が従来よりも狭いので、一枚の基板(配線基板ワーク)から取得できる製品(配線基板)数を増加でき、分割露光を行いつつ歩留まりの向上を図ることが可能である。また、連結配線基板(配線基板ワーク)に境界領域を挟んで隣り合うように形成された複数の配線基板を切断・分離する際に、境界領域上を1回切断すればよく、従来のように複数の配線基板間を2回切断する必要がないので、分割露光を行いつつ生産性を向上させることができる。
また、本発明の他の態様に係る配線基板の製造方法においても、位置合わせマークを配置した境界領域の幅を、連結配線基板に境界領域を挟んで隣り合うように形成された、複数の配線基板間を切断・分離する際の切断幅と略同じにしている。そのため、前述したように、分割露光を行いつつ、歩留まりの向上や生産性の向上を図ることができる。
以下、図面を参照しながら本発明の実施形態について説明する。
図1、図2は、本発明の一実施形態に係る配線基板1の第一主面、第一主面とは反対側の第二主面の構成をそれぞれ表す平面図である。また、図3は、配線基板1の断面構造を模式的に示す断面図である。
本発明が適用された配線基板1は、外形が約35mm×約35mm×約1mmの平面視矩形形状の略板形状である。
配線基板1は、耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等で構成された板状コア2の両表面に、所定のパターンに配線金属層をなすコア導体層M1,M11(単に導体層ともいう)がそれぞれ形成される。これらコア導体層M1,M11は板状コア2の表面の大部分を被覆する面導体パターンとして形成され、電源層または接地層として用いられるものである。他方、板状コア2には、ドリル等により穿設されたスルーホール12が形成され、その内壁面にはコア導体層M1,M11を互いに導通させるスルーホール導体30が形成されている。また、スルーホール12は、エポキシ樹脂等の樹脂製穴埋め材31により充填されている。
また、コア導体層M1,M11の上層には、熱硬化性樹脂組成物6にて構成された第一ビア層(ビルドアップ層:絶縁体層)V1,V11がそれぞれ形成されている。さらに、その表面にはそれぞれ金属配線7を有する第一導体層M2,M12がCuメッキにより形成されている。なお、コア導体層M1,M11と第一導体層M2,M12とは、それぞれビア34により層間接続がなされている。同様に、第一導体層M2,M12の上層には、熱硬化性樹脂組成物6を用いた第二ビア層(ビルドアップ層:絶縁体層)V2,V12がそれぞれ形成されている。その表面には、金属端子パッド10,17を有する第二導体層M3,M13が形成されている。これら第一導体層M2,M12と第二導体層M3,M13とは、それぞれビア34により層間接続がなされている。ビア34は、ビアホール34hとその内周面に設けられたビア導体34sと、底面側にてビア導体34sと導通するように設けられたビアパッド34pと、ビアパッド34pと反対側にてビア導体34hの開口周縁から外向きに張り出すビアランド34lとを有している。
板状コア2の第一主表面MP1においては、コア導体層M1、第一ビア層V1、第一導体層M2および第二ビア層V2が第一の配線積層部L1を形成している。また、板状コア2の第二主表面MP2においては、コア導体層M11、第一ビア層V11、第一導体層M12および第二ビア層V12が第二の配線積層部L2を形成している。いずれも、第一主表面CPが絶縁層6にて形成されるように、絶縁層と導体層とが交互に積層されたものであり、該第一主表面CP上には、複数の金属端子パッド10ないし17がそれぞれ形成されている。第一配線積層部L1側の金属端子パッド10は、集積回路チップなどをフリップチップ接続するためのパッド(FCパッド)である半田ランドを構成する。また、第二配線積層部L2側の金属端子パッド17は、配線基板自体をマザーボード等にピングリッドアレイ(PGA)あるいはボールグリッドアレイ(BGA)により接続するための裏面ランド(PGAパッド、BGAパッド)として利用されるものである。
図1に示すように、半田ランド10は配線基板1の第一主表面の略中央部分に格子状に配列し、各々その上に形成された半田バンプ11(図3)とともにチップ搭載部40を形成している。また、図2に示すように、第二導体層M13内の裏面ランド17も、格子状に配列形成されている。そして、各第二導体層M3,M13上には、それぞれ、感光性を有する樹脂絶縁材料よりなるソルダーレジスト層8,18(SR1,SR11)が形成されている。いずれも半田ランド10あるいは裏面ランド17を露出させるために、各ランドに一対一に対応する形で開口部8a,18aが形成されている。第一配線積層部L1側に形成されたソルダーレジスト層8の半田バンプ11は、たとえばSn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−Sbなど実質的にPbを含有しない半田にて構成することができる。他方、第二配線積層部L2側の金属端子パッド17はソルダーレジスト層18の開口18a内に露出するように構成されている。
以下、配線基板1の製造方法について説明する。
まず、外周が約400mm×約400mmの平面視矩形形状の板形状の耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)または繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)を、コア2として用意する。ドリリング等の方法でスルーホール12を穿孔する。パターンメッキにより第一導体層M1,M11およびスルーホール導体30を形成し、スルーホール12に樹脂製穴埋め材31を充填する。
次に、第一導体層M1,M11に粗化処理を施したのち、第一導体層M1,M11を被覆するように樹脂フィルムをラミネート(貼り合わせ)および硬化させて、絶縁層V1,V11を得る。樹脂フィルムは、シリカフィラー等を混入した熱硬化性樹脂組成物をフィルム化したものである。板状コア2上に第一導体層M1,M11と絶縁層V1,V11とをこの順番で積層したのち、絶縁層V1,V11(ビア層)に対してその主表面からレーザを照射し、所期のパターンにてビアホール34hを形成する(いわゆるレーザビアプロセス)。このビアホール34hを穿孔するレーザ加工工程において、一層上の導体層M2,M12を形成するための位置合わせマーク50(図4参照)を形成することができる。
図4は、製造途中の配線基板1aが複数連結された配線基板ワーク1’の全体模式図である。一般に、図3に示すような配線基板1は、複数の配線基板1が連結された連結配線基板として作製される。すなわち、図4に示すごとく、本実施形態で説明する各工程は、製造途中の配線基板1a(以下、単に「配線基板1a」とも表現する)が複数連結された配線基板ワーク1’に対して行なうこととなる。
配線基板ワーク1’は、外周が約400mm×約400mmの平面視矩形形状の略板形状である。配線基板ワーク1’は、その中央に製品部115を有し、この製品部115の周縁に周縁部121を有する。このうち製品部115は、10×10=100個(図中では簡略化して16個)の製造途中の配線基板1a、或いは切断・分離前の配線基板1(以下、単に「配線基板1」とも表現する)が連結部119を介して連結した連結製品部とされている。
配線基板1aは、その外周が約35mm×約35mmの平面視略矩形状の略板形状である。配線基板1aは、本実施形態で説明する各工程を経た後、配線基板1となる部分である。
また、連結部119(後述する境界領域151を含む)は、後に行われる切断・分離工程(後述する)において、配線基板ワーク1’から配線基板1を個分けする際に切断される部分である。連結部119(後述する境界領域151を含む)は、切断・分離工程において複数の配線基板1間を一回の切断回数で分離可能なように、この切断の際の切断幅(約0.3mm)と略同じ幅(約0.3mm)に形成されている。
なお、通常、切断・分離工程における切断幅は、1.0mm以下であることが好ましく、さらには、0.5mm以下であることがより好ましい。これによって、1回の切断によって位置合わせマーク50を歩留まり良く消失させることができる。なお、上記具体例で述べているように、特には0.3〜0.4mm程度である。
本明細書中において、連結部119(境界領域151を含む)の幅が、切断・分離工程における切断幅と略同じとは、連結部119の幅と切断幅との差が、連結部119の幅に対して10%以下であることをいう。切断・分離工程における切断の位置精度(例えば、0.05mm)は、通常、切断幅に対して10%を超えるので、連結部119の幅と切断幅との差が、連結部119の幅に対して10%以下であれば、連結部119の幅は切断幅と略同じとみなし得る。
本実施形態では、後述する分割露光工程(ドライフィルム分割露光工程、ソルダーレジスト層分割露光工程)において、5行5列(図中では簡略化して2行2列)の配線基板1aとこれらの配線基板1a間に配置される連結部119からなる、斜線を引いた領域を分割露光領域150としている。配線基板ワーク1’には、境界領域151によって区分される、4つの分割露光領域150が設けられている(すなわち、4分割で分割露光する。
)。なお、分割露光工程の詳細については、後述する。
境界領域151は、連結部119のうち、複数の分割露光領域150間に配置されるものである。
本明細書中において、分割露光領域150は、分割露光がなされる領域又は分割露光がなされた領域をいう。分割露光がなされた領域には、ドライフィルムレジストDF等の感光性材料(後述する)や無電解Cuメッキ層56(後述する)が除去された後の、感光性材料に分割露光がなされた領域を厚さ方向に投影した領域も含むものとする。
そして、配線基板ワーク1’の周縁部121、及び境界領域151には、リング状(またはドーナツ状)の位置合わせマーク50(50a,50b)が複数設けられている。本実施形態では、周縁部121には、周縁部121の四隅及びこの四隅間のそれぞれの略中央部に、位置合わせマーク50aが1つずつ合計8個設けられている。境界領域151には、十字形状の境界領域151の交差する位置に位置合わせマーク50bが1つ設けられている。したがって、分割露光領域150ごとに、分割露光領域150の4つのコーナー部の近傍に一つずつ位置合わせマーク50(50a,50b)が配置されている。周縁部121の四隅間の略中央部にそれぞれ配置される4つの位置合わせマーク50aは、近傍の2つの分割露光領域150をそれぞれ露光する際の位置合わせに共通して使用される。
また、境界領域151に配置される位置合わせマーク50bは、4つの分割露光領域150をそれぞれ露光する際の位置合わせに共通して使用される。
この位置合わせマーク50(50a,50b)を基準にして、配線基板ワーク1’の分割露光領域150と露光用マスクとの相対位置合わせを行なうことができる。
図5は、位置合わせマーク50(50a,50b)を表す断面模式図及び上面図である。位置合わせマーク50は、絶縁層V1がリング状に掘削されてなる溝50cを有する。溝50c内には、導体層M1を構成する下地導体60が露出している。位置合わせマーク50を構成する溝50cの内径D1と外径D2との差は、たとえば20μm以上100μm未満に調整するとよい。溝50cの幅が狭すぎると、溝50cの認識性が低下し位置合わせマーク50の認識精度低下を招く。逆に、溝50cの幅が大きすぎても、後述するごとく、メッキレジストとしてドライフィルムレジストをパターニングする工程において(図7参照)、ドライフィルムレジストが撓んで溝50c内に入り込み、位置合わせマーク50の認識精度低下を招く。
位置合わせマーク50の大きさは、外径D2が0.1mm以上であることが好ましい。外径D2が0.1mm未満であると、位置合わせマーク50の形成が困難な場合や、CCDカメラ54による認識が困難な場合がある。
また、位置合わせマーク50の外径D2の大きさは、後述する切断・分離工程における切断幅(例えば、0.3mm)から、切断の位置精度(通常、±0.05mm)を2倍した値(通常0.1mm)を差し引いた値(この例では0.2mm)以下にすることが好ましい。切断の位置精度を考慮すると、切断・分離工程における境界領域151上の切断によって、位置合わせマーク50を完全に消失できない場合があるためである。
上記のような位置合わせマーク50は、次のようにして形成するとよい。図6は、レーザを照射するべき掘削予定領域58および照射位置Km,kn(m,n:自然数)を示す概念図である。図6に示すごとく、位置合わせマーク50を形成する工程では、周方向に沿って照射位置をずらしながら掘削予定領域58にレーザを照射する。具体的には、掘削予定領域58上に周方向に沿って内外二列の基準線T1,T2(基準円)を定め、各基準線T1,T2上に所定の角度間隔でレーザの照射位置Km,knを設定し、設定した照射位置Km,knに順次的にレーザを照射していく。この結果、レーザの照射スポットがリング状の掘削予定領域58の周方向と径方向とに重なりを有する。
上記のようにレーザを照射することにより、形成される溝50cの開口端50p,50q(図5参照)は、滑らかでバラツキの少ない輪郭を持つようになるとともに、その輪郭の真円度が増す。こうした輪郭が得られると、露光装置の撮像機器(CCDカメラ等)による画像認識精度の向上を期待できる。特に、反射光で位置合わせマーク50を撮像して得られた像と、予め登録しておいた人工モデルとをパターンマッチングする画像処理を行って、配線基板ワーク1’ の分割露光領域150と露光用マスクとの相対位置合わせを行なう場合、位置合わせマーク50の輪郭の鮮明性や真円度が画像認識精度に及ぼす影響は大きいので、本実施形態のようなレーザ加工の採用が推奨される。さらに、こうした位置合わせマーク50の複数を反射方式にて撮像して複数の位置情報を得るとともに、これら位置情報を平均化して得られる位置情報に基づき、配線基板ワーク1’ の分割露光領域150と露光用マスクとの相対位置合わせを行なうようにすることも好適である。
また、レーザ加工による穿孔工程では、同じ位置にレーザを2パルス照射することがしばしば行なわれる。同じ場所に2パルス照射するよりも、同じ順序の走査を巡回するサイクル加工を行なう方が、局所的な加熱が小さくなって加工精度が高くなる。図6に示すごとく基準線T1,T2を定めている場合には、まず基準線T1上に所定間隔で設定された照射位置Kmに順次的にレーザを照射していき、次に、基準線T2上に所定間隔で設定された照射位置knに順次的にレーザを照射していき、これらの走査を2度繰り返すという方法を、好適な例として示せる。
また、位置合わせマーク50およびビアホール34hを形成するレーザ加工工程においては、エキシマレーザ、炭酸ガスレーザ、Nd:YAGレーザなど、種々のレーザ加工機を使用することができる。位置合わせマーク50を形成する際は、照射位置Km,knおよび掘削予定領域58の面積等を勘案して、レーザのスポット径を調整する。たとえば、図6の例では、絶縁層V1の主表面でのレーザのスポット径を、位置合わせマーク50の溝50の幅(径方向)の2/3程度に調整している。また、図6の例では、一の照射位置にかかる照射スポットの外周縁が、その隣の照射位置(ビームの中心)を通過する形態となっている。この場合、隣り合う一対の照射位置の照射スポットが重なっている割合(重なり率)は約4割程度であるから好適である。
上記のごとく、レーザ加工により位置合わせマーク50を形成した後、クロム酸溶液やアルカリ性過マンガン酸カリ溶液などを用いて溝50c内、ならびにビアホール34h内を洗浄する(デスミア工程)。これにより、ビアホール34hおよび溝50c内に残余したスミアが除去される。デスミア工程の終了後、位置合わせマーク50の溝50c内に露出した下地導体60の表層部、ならびにビアホール34hに露出したビアパッド34pの表層部をソフトエッチングにより除去する。導体層M1は、絶縁層V1の接着性向上のための粗化処理が施している。導体層M1の表層部をなす粗化層を予め除去しておくと、無電解Cuメッキ工程でのメッキ析出性が良化し、ひいてはビアの導通接続性に寄与する。このソフトエッチングには、たとえば硫酸や塩酸を用いることができる。また、HSO−HやNaなどの酸化性溶液により、導体層M1を構成するCuのマイクロエッチングを行ない、次いで、硫酸や塩酸により酸洗するといった方法を採用できる。
次に、絶縁層V1の表面に無電解Cuメッキ層56を形成する。そして電解メッキ層形成用のドライフィルムレジストDFを無電解Cuメッキ層56の上にラミネートする(図7参照)。このドライフィルムレジストDFは、感光性材料であり、露光・現像を経てパターニングされ、電解Cuメッキに対するメッキレジストとして使用されるものである。
図7は、反射光により位置合わせマーク50を撮像し、配線基板ワーク1’ の分割露光領域150と露光用マスクとの相対位置合わせを行う工程を示す模式図である。ドライフィルムレジストDFを露光する工程は、次のようにして行なうことができる。すなわち、分割露光領域150の4つのコーナー部の近傍に一つずつ配置される4つの位置合わせマーク50に、絶縁層V1の主表面側から位置検出用の光を照射し、CCDカメラ54等の撮像機器で反射光を検出する。絶縁層V1の表面は、前述したデスミア工程で使用した薬液(アルカリ性過マンガン酸カリ溶液など)によって粗化されている。位置合わせマーク50の溝50c部分の反射率は周囲よりも高くなるので、位置合わせマーク50を高精度で認識することができる。
CCDカメラ54によって4つの位置合わせマーク50が撮像され、像を処理して得られる位置情報に基づいて、配線基板ワーク1’の分割露光領域150と露光用マスク52との相対位置合わせを行なう。ここで、反射光を検出するCCDカメラ54のフォーカスは、絶縁層V1の主表面に合わせることができる。そして、ドライフィルムレジストDF越しに位置合わせマーク50を撮像し、位置合わせマーク50の溝50cの開口端50p,50q(図5参照)を認識するようにするとよい。
このとき、ドライフィルムレジストDFは、溝50cにしっかりと張られていることが好ましい。仮に、ドライフィルムレジストDFが溝50c内に撓んで入り込んでいたりすると、位置合わせマーク50のエッジ(溝50cの開口端50p,50q)の認識精度低下を招く。したがって、位置合わせマーク50を形成する工程では、ドライフィルムレジストDFがレーザによって掘削された溝50c内に追従することが抑制されるように掘削予定領域58(溝50cの幅)を設定する。
上記のようにして、配線基板ワーク1’の分割露光領域150と露光用マスク(図示省略)との相対位置合わせを行ない、分割露光領域150のドライフィルムレジストDFを露光する。
以上の手順を繰り返し、4つの分割露光領域150のドライフィルムレジストDFを順次露光し(ドライフィルム分割露光工程)、続いて現像する。
その後、電解Cuメッキ工程を行なう。ドライフィルムレジストDFに被覆されていない部分に、電解Cuメッキ層が選択的に形成される。電解Cuメッキ工程が終了したら、薬液でドライフィルムレジストDFを除去する。そして、電解Cuメッキ層を形成するための通電経路として利用した無電解Cuメッキ層56をクイックエッチングにより除去する。このようにして、所期のパターンを持った導体層M2を形成することができる。
なお、図8に示すように、ドライフィルムレジストDFを薄い支持フィルム51で支持した状態を保持し、位置合わせマーク50を認識するための光をドライフィルムレジストDF、支持フィルム51および露光用マスク52の三者越しに照射するようにしてもよい。続く露光工程も、図8の状態で行なうことができる。このようにすれば、露光用マスク52にゴミ等が付着し難いので好ましい。配線基板ワーク1’が認識性に優れる位置合わせマーク50を有するので、ドライフィルムレジストDFと露光用マスク52との間に支持フィルム51が介在したとしても位置合わせ精度に大きな支障は生じない。なお、支持フィルム51は、位置合わせマークを撮像するときに使用する光(たとえば白色光)と、ドライフィルムレジストDFを露光するときに使用する光(i線、h線、g線など)に対して良い透光性(具体的には透過率80%以上)を有することが望ましい。たとえば、薄いPETフィルムは好適である。
また、図9に示すように、位置合わせマーク50を避ける形でドライフィルムレジストDFを配線基板ワーク1’にラミネートし、さらに、位置合わせマーク50を避ける形で露光用マスク52を配置することが可能である。このようにすれば、位置合わせマーク50とCCDカメラ54との間に障害が介在しないので、コントラストの低下がなくなり、位置合わせマーク50の認識性は極めて良好なものとなる。
以上の手順を繰り返し行ない、第一配線積層部L1および第二配線積層部L2を形成したのち、感光性材料である感光性エポキシ樹脂で構成されるソルダーレジスト層SR1,SR11を形成する。次に、図4に示すように、ソルダーレジスト層SR1,SR11の所定の位置に、前述したレーザ加工により複数の位置合わせマーク50(50a,50b)を形成する。続いて、分割露光領域150近傍の4つの位置合わせマーク50を基準として、所定の露光用マスク(図示せず)と配線基板ワーク1’の分割露光領域150との相対位置合わせを行い、分割露光領域150のソルダーレジスト層SR1,SR11を露光する。
以上の手順により、複数の分割露光領域150のソルダーレジスト層SR1,SR11を順次露光し(ソルダーレジスト層分割露光工程)、現像して、ソルダーレジスト層SR1,SR11に開口8a,18aを設ける。
なお、ソルダーレジスト層SR1,SR11を、位置合わせマーク50a,50bの形成領域上に配置しない場合には、ドライフィルム分割露光工程で既に形成した位置合わせマーク50a,50bを使用して、ソルダーレジスト層SR1,SR11に対して分割露光を行ってもよい。
また、本実施形態では、導体層M2,M3,M12,M13の配線パターンを形成するためのすべてのドライフィルム分割露光工程や、ソルダーレジスト層SR1,SR11に所定の開口8a,18aを形成するためのソルダーレジスト層分割露光工程において、分割露光領域150、境界領域151を図4に示す同じ領域に設定している。
そして、ソルダーレジスト層SR1,SR11の開口8a,18a内に露出した導体層M3,M13にNi/Auメッキを施し、端子パッド10,17を得る。Ni/Auメッキ工程の終了後、ソルダーレジスト層SR1の開口8a内にSn−Ag−Cuなどの鉛フリー半田ペースト若しくはSn−Pb共晶ペーストをスクリーン印刷法などの手法により充填し、リフロー工程を行なう。これにより、端子パッド10の上に半田バンプ11が形成される。
以上のようにして作成された配線基板1が複数連結された配線基板ワーク1’の連結部119(連結部119には境界領域151も含まれる)上を切断することで、多数の配線基板1を得ることができる(切断・分離工程)。
以上のようにして図3に示す配線基板1が作製される。
(露光工程の別実施形態)
図7〜図9で説明した実施形態は、露光用マスク52を配線基板ワーク1’に密着または十分接近させる露光方法、いわゆるコンタクト露光を前提としているが、本発明がコンタクト露光に限定されるわけではない。たとえば、図10に示すごとく、配線基板ワーク1’と露光用マスク53との間に投影レンズ55が介在する露光方法、いわゆる投影露光も好適に採用することができる。CCDカメラ54で位置合わせマーク50を撮像し、その撮像結果に基づいて配線基板ワーク1’と露光用マスク53との相対位置合わせを行なう点については、投影露光とコンタクト露光との間に相違は無い。
以上の本実施形態の配線基板1の製造方法(露光工程の別実施形態も含む)によれば、以下の利点(効果)を得ることができる。
本実施形態の製造方法では、位置合わせマーク50bを配置した境界領域151の幅を、切断・分離工程において、境界領域151を挟んで隣り合って形成された配線基板1間を切断・分離する際の切断幅と略同じにしている。そのため、回路が形成されない非製品(非配線基板)部分であり、最終的に切断除去される境界領域151の幅が従来よりも狭いので、一枚の配線基板ワーク1’から取得できる製品(配線基板1)数を増加でき、歩留まりの向上を図ることが可能である。
また、本実施形態によれば、境界領域151を挟んで隣り合って形成された複数の配線基板1を切断・分離する切断・分離工程の際に、境界領域151上を1回切断すればよく、従来のように複数の配線基板間を2回切断する必要がない。これにより、配線基板1の生産性を向上させることができる。
また、本実施形態では、切断・分離工程の際に、位置合わせマーク50bが配置され、切断幅と略同じ幅の境界領域151上を切断する。そのため、位置合わせマーク50bを消失させることが可能であり、配線基板1の仕上がり外観を向上させることができる。
また、本実施形態では、ドライフィルム分割露光工程において、分割露光を行って導体層M2,M3,M12,M13の配線パターンを形成している。そのため、配線基板ワーク1’や、露光用マスクの温度や湿度の変化による寸法変化の影響を低減して高精度な露光が可能であり、配線パターンの微細化に対応することができる。
また、本実施形態では、ソルダーレジスト層分割露光工程において、分割露光を行って、ソルダーレジスト層SR1,SR11に所定の開口8a,18aを形成している。そのため、配線基板ワーク1’や、露光用マスクの温度や湿度の変化による寸法変化の影響を低減して高精度な露光が可能であり、ソルダーレジスト層SR1,SR11の開口8a,18aをより高い精度で形成して端子パッド10,17の狭ピッチ化に対応することができる。
また、本実施形態では、位置合わせマーク50を反射光で撮像している。通常、絶縁層V1,V2,V11,V12にはシリカ等のフィラーを混入するので、光の透過率を高めることが難しい。そのため、絶縁層V1等を透過させずに反射光で位置合わせマーク50を読み取ることによって、位置合わせマーク50の検出精度を向上させることが可能であり、ひいては配線基板ワーク1’の分割露光領域150に対する露光用マスクの位置合わせ精度を向上させることができる。
また、本実施形態の位置合わせマーク50は、照射位置を少しずつずらしながらレーザを照射して形成する。一つ一つの照射位置にはレーザ加工機の加工精度が及ぶものの、位置合わせマーク50全体としては、バラツキが平均化された形となるので、レーザ加工機の加工精度が反映されにくく、形成される位置合わせマーク50の位置精度を向上させることができる。そのため、切断・分離工程における切断幅(例えば、0.3mm)と略同じ幅(例えば、0.3mm)の狭い境界領域151内に、位置合わせマーク50(例えば、外径D2(直径)が0.2mm)を、例えば境界領域151の幅方向の略中心に位置精度よく配置できる。これにより、切断・分離工程における境界領域151上の切断において、切断の位置精度(通常±0.05mm)に起因する切断位置のずれが生じても、境界領域151内に配置された位置合わせマーク50をより確実に消失させることができる。これにより、配線基板1の仕上がり外観をより確実に向上させることができる。
また、本実施形態の位置合わせマーク50は、リング状の掘削予定領域58の周方向と径方向とに重なりを有するようにレーザを照射していくので、位置合わせマーク50の溝50cの内側開口端および外側開口端の両方において、滑らかな環状の開口端を形成することができる。このように、位置合わせマーク50は、位置合わせマーク50自体の形成精度の向上が図られているので、反射光による位置合わせマーク50の検出精度を向上でき、配線基板ワーク1’の分割露光領域150の位置の識別精度を向上できる。そのため、よりいっそうの配線パターンの微細化に対応することができる。
(その他の実施形態)
本発明の実施形態は、上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。
例えば、電解Cuメッキに対するメッキレジストとして使用する、無電解Cuメッキ層56上に配置する感光性材料としては、図7等に例示したドライフィルムレジストだけでなく、配線基板ワークに直接塗布する液状レジストであってもよい。配線基板ワーク1’の全面に液状レジストを塗布する場合、位置合わせマーク50を構成する溝50cの中に液状レジストが入り込むが、液状レジストは溝50cを均一に充填する態様をとるので、光の反射が大きく妨げられることはないから、位置合わせマーク50の認識精度は良好に保たれる。ただし、液状レジストであっても溝50cの中に入り込まないに越したことは無いので、位置合わせマーク50を避ける形で配線基板ワーク1’に塗布することが望ましい。
また、位置合わせマークとしては、図5等に示したリング状の位置合わせマーク50だけでなく、十字形状等の他の形状を適用することもできる。
また、分割露光領域150ごとに配置される位置合わせマーク50は、分割露光時の位置合わせ精度を考慮して2個以上であれば広く適用することができる。
また、位置合わせマーク50は、分割露光領域150の4つのコーナー部の近傍に限定されず、周縁部121や境界領域151の他の位置に配置してもよい。
本発明の一実施形態に係る配線基板の第一主面の構成を表す平面図である。 本発明の一実施形態に係る配線基板の第二主面の構成を表す平面図である。 本発明の一実施形態に係る配線基板の断面構造を模式的に示す断面図である。 製造途中の配線基板が複数連結された配線基板ワークの全体模式図である。 位置合わせマークを表す断面模式図及び上面図である。 レーザを照射するべき掘削予定領域および照射位置を示す概念図である。 反射光により位置合わせマークを撮像し、配線基板ワークの分割露光領域と露光用マスクとの相対位置合わせを行う工程を示す模式図である。 ドライフィルムレジストを薄い支持フィルムで支持したまま位置合わせ工程、露光工程を行う実施形態を示す模式図である。 露光用フィルムおよびドライフィルムレジストを介在させずに位置合わせマークを撮像する実施形態を示す模式図である。 分割投影による露光工程を示す模式図である。
符号の説明
1…配線基板、1a…製造途中の配線基板、1’…配線基板ワーク、50(50a,5
0b)…位置合わせマーク、50c…溝、54…CCDカメラ、58…掘削予定領域、M
1,M2,M3,M11,M12,M13…導体層、V1,V2,V11,V12…絶縁
層、L1,L2…配線積層部、DF…ドライフィルムレジスト、SR1,SR11…ソル
ダーレジスト層、115…製品部、119…連結部、121…周縁部、150…分割露光
領域、151…境界領域。

Claims (4)

  1. 導体層と樹脂絶縁層とをこの順番で基板に積層する工程と、
    前記導体層と前記樹脂絶縁層が積層された基板の、複数の分割露光領域を画定する周縁部及び十字形状の境界領域の交差する位置に位置合わせマークを形成する工程と、
    前記位置合わせマークが形成された基板上に感光性材料を配置する工程と、
    前記位置合わせマークを基準として、前記位置合わせマークを配置した境界領域によって区分される複数の露光領域の前記感光性材料を順次露光する工程と、
    前記基板の前記複数の露光領域間の、前記境界領域の幅と略同じ切断幅で前記位置合わせマーク上を切断して、前記位置合わせマークを消失させる工程と、
    を具備することを特徴とする配線基板の製造方法。
  2. 導体層と感光性を有する樹脂絶縁層とをこの順番で基板に積層する工程と、
    前記導体層と前記樹脂絶縁層が積層された基板の、複数の分割露光領域を画定する周縁部及び十字形状の境界領域の交差する位置に位置合わせマークを形成する工程と、
    前記位置合わせマークを基準として、前記位置合わせマークを配置した境界領域によって区分される、複数の露光領域の前記樹脂絶縁層を順次露光する工程と、
    前記基板の前記複数の露光領域間の、前記境界領域の幅と略同じ切断幅で前記位置合わせマーク上を切断して、前記位置合わせマークを消失させる工程と、
    を具備することを特徴とする配線基板の製造方法。
  3. 前記位置合わせマークを形成する工程が、前記樹脂絶縁層の主表面にレーザを照射することで前記導体層を露出させる工程を含むことを特徴とする請求項1又は2に記載の配線基板の製造方法。
  4. 前記切断幅は、1.0mm以下であることを特徴とする、請求項1〜3のいずれか一に記載の配線基板の製造方法。
JP2008075031A 2007-03-30 2008-03-24 配線基板の製造方法 Active JP5172409B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW97109419A TWI385772B (zh) 2007-03-30 2008-03-18 配線基板的製造方法
JP2008075031A JP5172409B2 (ja) 2007-03-30 2008-03-24 配線基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007092717 2007-03-30
JP2007092717 2007-03-30
JP2008075031A JP5172409B2 (ja) 2007-03-30 2008-03-24 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008277776A JP2008277776A (ja) 2008-11-13
JP5172409B2 true JP5172409B2 (ja) 2013-03-27

Family

ID=39996485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008075031A Active JP5172409B2 (ja) 2007-03-30 2008-03-24 配線基板の製造方法

Country Status (3)

Country Link
JP (1) JP5172409B2 (ja)
CN (1) CN101277592B (ja)
TW (1) TWI385772B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101890613B (zh) * 2009-05-23 2013-08-21 鸿富锦精密工业(深圳)有限公司 对位标记加工方法及具有对位标记的工件
JP5526746B2 (ja) * 2009-12-04 2014-06-18 凸版印刷株式会社 多層基板の製造方法及び支持基板
JP2016086004A (ja) * 2014-10-23 2016-05-19 イビデン株式会社 プリント配線板
CN109669321B (zh) * 2017-10-16 2021-09-14 中芯国际集成电路制造(上海)有限公司 一种晶圆洗边系统和晶圆洗边方法
JP7005370B2 (ja) * 2018-02-07 2022-01-21 三菱電機株式会社 半導体装置の製造方法
CN110191567B (zh) * 2018-02-22 2022-10-11 奥特斯奥地利科技与系统技术有限公司 使用物理对准标记和虚拟对准标记进行对准
CN112105164B (zh) * 2020-10-26 2021-08-06 广东科翔电子科技股份有限公司 一种Any Layer外层4分割曝光对位方法
JP7439001B2 (ja) * 2021-02-19 2024-02-27 矢崎総業株式会社 フレキシブルプリント基板、フレキシブルプリント基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215807A (ja) * 2002-01-18 2003-07-30 Sanee Giken Kk 分割露光方法
JP4082074B2 (ja) * 2002-04-19 2008-04-30 松下電器産業株式会社 セラミック部品の製造方法
JP3908610B2 (ja) * 2002-06-25 2007-04-25 大日本印刷株式会社 多層配線基板の製造方法
JP4590272B2 (ja) * 2004-01-30 2010-12-01 日本特殊陶業株式会社 配線基板の製造方法
TWI236737B (en) * 2004-03-11 2005-07-21 Advanced Semiconductor Eng Substrate strip for flip chip package
JP2006140294A (ja) * 2004-11-11 2006-06-01 Fujitsu Ltd 半導体基板、半導体装置の製造方法及び半導体装置の試験方法

Also Published As

Publication number Publication date
JP2008277776A (ja) 2008-11-13
CN101277592B (zh) 2011-06-15
TW200847377A (en) 2008-12-01
CN101277592A (zh) 2008-10-01
TWI385772B (zh) 2013-02-11

Similar Documents

Publication Publication Date Title
JP5172409B2 (ja) 配線基板の製造方法
JP4590272B2 (ja) 配線基板の製造方法
JP4535002B2 (ja) 半導体ic内蔵基板及びその製造方法
KR100944695B1 (ko) 위치 정보를 갖는 배선 기판
JP5164362B2 (ja) 半導体内臓基板およびその製造方法
JP6385635B2 (ja) 配線基板の製造方法
US7279792B2 (en) Semiconductor device and method of manufacturing same
US8186050B2 (en) Printed wiring board manufacturing method
JP2007088477A (ja) キャビティを備えた基板の製造方法
JP2004031528A (ja) 多層配線基板の製造方法
JP2002111148A (ja) 回路基板及び回路基板の製造方法
KR20040001048A (ko) 인쇄회로기판의 미세회로패턴 제조방법
JP2012209284A (ja) 配線基板の製造方法
KR101064754B1 (ko) 비오씨 반도체 패키지 기판의 제조방법 및 비오씨 반도체 패키지 기판
JP2011096882A (ja) 半導体装置の製造方法及び半導体装置のアレイ
JP2010027678A (ja) 半導体装置の製造方法、基板及びその製造方法
JP5114308B2 (ja) 配線基板の製造方法
JP2002111204A (ja) 多層配線基板の製造方法
JP2016167621A (ja) 配線基板
JP2005241885A (ja) 電子回路基板用camデータ作成方法、電子回路基板用cad/camシステム、及び電子回路基板の製造方法
JP2016046399A (ja) プリント配線板の製造方法
JPH11126803A (ja) Tabテープの製造方法
JP2007036063A (ja) 多層基板の製造方法
JP2006134902A (ja) 半導体装置用実装基板および半導体装置用実装基板の製造方法ならびに半導体装置の製造方法
JPS6039894A (ja) プリント基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121226

R150 Certificate of patent or registration of utility model

Ref document number: 5172409

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250