CN112105164B - 一种Any Layer外层4分割曝光对位方法 - Google Patents

一种Any Layer外层4分割曝光对位方法 Download PDF

Info

Publication number
CN112105164B
CN112105164B CN202011152101.2A CN202011152101A CN112105164B CN 112105164 B CN112105164 B CN 112105164B CN 202011152101 A CN202011152101 A CN 202011152101A CN 112105164 B CN112105164 B CN 112105164B
Authority
CN
China
Prior art keywords
area
line
exposure
layer
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011152101.2A
Other languages
English (en)
Other versions
CN112105164A (zh
Inventor
王康兵
周刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Kexiang Electronic Technology Co ltd
Original Assignee
Guangdong Kexiang Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Kexiang Electronic Technology Co ltd filed Critical Guangdong Kexiang Electronic Technology Co ltd
Priority to CN202011152101.2A priority Critical patent/CN112105164B/zh
Publication of CN112105164A publication Critical patent/CN112105164A/zh
Application granted granted Critical
Publication of CN112105164B publication Critical patent/CN112105164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明涉及一种Any Layer外层4分割曝光对位方法，包括通过打靶打出来的三点方向箭靶和T靶在内层线路制作时进行叠靶设计进行外层对位；采用CO2机台抓取三点方向箭靶，烧出PCB板TOP面上区域的SK镭射靶位；CO2机台抓取上区域的SK镭射靶位，烧出上区域客户需要的laser孔、上区域用于线路对位的3个SX线路靶位和下区域的SK镭射靶位；CO2机台抓取下区域的SK镭射靶位，烧出下区域客户需要的laser孔、下区域用于线路对位的6个SX线路靶位；S4：靶位制作完成后，靶位成型孔依次经沉铜、填孔电镀；所述线路4分割曝光采用线路LDI机台进行线路四分割曝光制作。本发明具有品质好、效率高等优点。

Description

一种Any Layer外层4分割曝光对位方法
技术领域
本发明涉及线路板制作技术领域，具体为一种Any Layer外层4分割曝光对位方法。
背景技术
Any Layer设计一般采用的是：2/2mil线路、孔距线6mil、BGA夹线3mil等超制程能力的设计方案。且采用的大多数是特殊超薄芯板，尺寸涨缩变异大，常规的打靶、钻孔对位方式无法满足生产需求。此类产品生产难度大，层偏、漏接、破环等品质异常无法管控，同时还存在返工率高和品质漏失风险。
发明内容
为改善Any Layer在制作过程中：层偏、漏接、破环等信赖度及外观异常问题，提升生产效率及产品良率，本发明提供一种产品品质好且生产效率高的Any Layer外层4分割曝光对位方法。
为了实现上述目的，通过以下技术方案实现。
一种Any Layer外层4分割曝光对位方法，所述方法包括，
S1：外层对位，在Any Layer外层制作时，选取N-2层内层板为对位基准进行对位，通过打靶打出来的三点方向箭靶把N-2层内层线路的对位基准通过孔引导到外层板，在机钻钻孔PNL板上通过打靶打出T靶，三点方向箭靶和T靶在内层线路制作时进行叠靶设计，其中N为线路板的层数；
S2：靶位制作，所述靶位制作采用CO2机台进行，包括，
S2.1：通过CO2机台抓取三点方向箭靶，烧出PCB板TOP面上区域的SK镭射靶位；
S2.2：通过CO2机台抓取上区域的SK镭射靶位，烧出上区域客户需要的laser孔、上区域用于线路对位的3个SX线路靶位和下区域的SK镭射靶位，采用自毁模式，毁掉上区域的SK镭射靶位；
S2.3：通过CO2机台抓取下区域的SK镭射靶位，烧出下区域客户需要的laser孔、下区域用于线路对位的6个SX线路靶位，采用自毁模式，毁掉上区域的SK镭射靶位；
S3：靶位制作完成后，线路板上成型区内的孔依次经沉铜、填孔电镀，laser孔经沉铜、填孔电镀后连通内外层，9个SX线路靶位经沉铜、填孔电镀后各形成凹陷，各凹陷在后续用于线路制作；
S4：线路4分割曝光制作：所述线路4分割曝光采用线路LDI机台进行曝光，线路LDI机台先抓取上左区域的4个SX线路靶位进行上左区域的线路曝光，同时曝光出用于阻焊上左区域的对位光学点FID，再抓取上右区域的4个SX线路靶位进行上右区域的线路曝光，同时曝光出用于阻焊上右区域的对位光学点FID，然后再抓取下左区域的4个SX线路靶位进行下左区域的线路曝光，同时曝光出用于阻焊下左区域的对位光学点FID，最后再抓取下右区域的4个SX线路靶位进行下右区域的线路曝光，同时曝光出用于阻焊下右区域的对位光学点FID，达到线路四分割曝光制作，所述四分割曝光的分割线在PCB板的中心线上，且位于SET工艺边上。
进一步地，上述S2步骤中在CO2机台制作SK镭射靶位和SX线路靶位处设计有挡铜层，所述挡铜层采用选镀流程在SK镭射靶位和SX线路靶位对应区域进行加镀铜实现。
进一步地，所述挡铜层的加镀铜厚度在10um左右。
进一步地，所述选镀流程包括如下步骤，
步骤1：线路前处理，按正常工序对线路进行前处理；
步骤2：压膜，选取选镀干膜，在N-2层除与TOP层上的SK镭射靶位和SX线路靶位对应区域以外的区域贴上选镀干膜进行保护；
步骤3：曝光，曝光机抓取PNL上的T靶进行对位，对除与TOP层上的SK镭射靶位和SX线路靶位对应区域以外的区域进行曝光，确保显影后未选镀位置有干膜保护；
步骤4：选镀，采用电镀工艺对N-2层在与TOP层上的SK镭射靶位和SX线路靶位对应区域进行电镀加厚。
进一步地，上述S3步骤中的9个SX线路靶位呈田字点分布，一面的9个SX线路靶位均匀分布在田字的9个相交点上。
进一步地，上述S3步骤中的SK镭射靶位的数量为9个，9个SK镭射靶位与9个SX线路靶位采用同样的分布方法。
进一步地，所述9个SX线路靶位和9个SK镭射靶位均位于PNL的中心线上。
进一步地，所述SK镭射靶位和SX线路靶位的大小为1.75mm*1.75mm的矩形区域，N-1层与SK镭射靶位和SX线路靶位相对应的区域设计为2mm*2mm的底板矩形区域，N-2层与SK镭射靶位和SX线路靶位相对应的区域设计为2.2mm*2.2mm选镀矩形区域。
作为本发明一优选方案，所述方法还包括阻焊4分割曝光制作，所述阻焊4分割曝光制作为LDI阻焊4分割曝光制作，所述LDI阻焊4分割曝光制作为采用LDI机台进行阻焊4分割曝光制作，线路LDI机台先抓取上左区域的对位光学点FID进行上左区域的曝光，再抓取上右区域的对位光学点FID进行上右区域的曝光，然后再抓取下左区域的对位光学点FID进行下左区域的曝光，最后再抓取下右区域的对位光学点FID进行下右区域的曝光，达到阻焊四分割曝光制作，所述四分割曝光的分割线在PCB板的中心线上。
作为本发明再一优选方案，所述方法还包括阻焊4分割曝光制作，所述阻焊4分割曝光制作为CCD曝光制作，所述CCD曝光制作包括，
步骤1：菲林制作，制作四张菲林片，每张菲林片仅用于曝光四个区域中的一个区域，其他三个区域的位置直接设计为不透光的负片；
步骤2：CCD曝光机台先抓取上左区域的对位光学点FID进行上左区域的曝光，再抓取上右区域的对位光学点FID进行上右区域的曝光，然后再抓取下左区域的对位光学点FID进行下左区域的曝光，最后再抓取下右区域的对位光学点FID进行下右区域的曝光，达到阻焊四分割曝光制作，所述四分割曝光的分割线在PCB板的中心线上。
本发明Any Layer外层4分割曝光对位方法与现有技术相比，其独特的靶位对位方式以及线路4分割制造方法，可将层间对位度控制在2mil以内，N-2层采用选镀技术可满足合靶设计，线路、阻焊4分割技术可直接满足客户产品的尺寸规格，可有效降低层偏、漏接、破坏等品质缺陷及外观异常问题，提升产品品质，而且采用线路、阻焊4分割技术进行线路和阻焊曝光，无需返工，有效提升制程能力，确保生产效率高。
附图说明
附图1为本发明Any Layer外层4分割曝光对位方法中所述SK镭射靶位和SX线路靶位的靶孔图；
附图2为本发明Any Layer外层4分割曝光对位方法中线路/阻焊对位曝光分割示意图；
附图3为本发明Any Layer外层4分割曝光对位方法中SX线路靶位经沉铜、填孔电镀后的示意图。
具体实施方式
下面将结合具体实施例及附图对本发明Any Layer外层4分割曝光对位方法作进一步详细描述。
参照图1，本发明一非限制实施例，一种Any Layer外层4分割曝光对位方法，包括外层的板子制作和内层的板子制作。所述内层的板子制作包括N-2内层的板子制作和其它内层的板子制作，其它内层的板子制作采用常规制作方法进行，所述N-2内层的板子制作流程为：打靶——裁边圆角——选镀——钻孔——沉铜——填孔电镀——线路——AOI——棕化——压合，其中，选镀包含前处理、压膜、曝光、电镀，所述线路工序针对SK/SX靶位区域作出相应的识别标志，其它工序按常规制作方式进行。所述外层的板子制作流程为：打靶——裁边圆角——钻孔---刷磨----棕化减铜--CO2镭射盲孔----沉铜-----填孔电镀----全板电镀----酸蚀减铜----刷磨-----线路（四分割曝光，针对的SK/SX靶位区域需作出相应的识别标志）-----AOI-----阻焊（四分割曝光）----文字---铣外形----电测----OSP---FQC----包装---出货，其中棕化减铜工序需保证底铜小于6um，该外层线路采用四分割曝光法制作，并针对SK/SX靶位区域作出相应的识别标志，阻焊工序采用与外层线路相同的四分割曝光法进行阻焊制作。
参照图1至图3，本发明一非限制实施例，本发明Any Layer外层4分割曝光对位方法，其具体对位和曝光制作方法如下：
S1：外层对位，在Any Layer外层制作时，选取N-2层内层板为对位基准进行对位，通过打靶打出来的三点方向箭靶把N-2层内层线路的对位基准通过孔引导到外层板，在机钻钻孔PNL板上通过打靶打出T靶，三点方向箭靶和T靶在内层线路制作时进行叠靶设计，其中N为线路板的层数；
S2：靶位制作，所述靶位制作采用CO2机台进行，包括，
S2.1：通过CO2机台抓取三点方向箭靶，烧出PCB板TOP面上区域的SK镭射靶位，此时，该SK镭射靶位用于后续的抓取点，同时起到防呆作用；
S2.2：通过CO2机台抓取上区域的SK镭射靶位，烧出上区域客户需要的laser孔、上区域用于线路对位的3个SX线路靶位和下区域的SK镭射靶位，采用自毁模式，毁掉上区域的SK镭射靶位，将已经使用后不再需要使用的上区域的SK镭射靶位毁掉，只保留新烧出的下区域SK镭射靶位，同时确保上区域的SK镭射靶位不被二次使用，影响后续线路制作，而且确保新烧出的下区域的SK镭射靶位不仅用于后续的抓取点，而且起到防呆作用；
S2.3：通过CO2机台抓取下区域的SK镭射靶位，烧出下区域客户需要的laser孔、下区域用于线路对位的6个SX线路靶位，采用自毁模式，毁掉下区域的SK镭射靶位，将将已经使用后不再需要使用的下区域的SK镭射靶位毁掉，确保该下区域的SK镭射靶位不被二次使用，影响后续线路制作；
S3：靶位制作完成后，线路板上成型区内的孔依次经沉铜、填孔电镀，laser孔经沉铜、填孔电镀后连通内外层，9个SX线路靶位经沉铜、填孔电镀后各形成凹陷，详见图3，SX线路靶位孔为上大下小的倒梯形状，经沉铜和填孔电镀后，由于该SX线路靶位以N-2层内层为对准基准，其不能填镀满，在上部形成凹陷，各凹陷在后续用于线路制作；
S4：线路4分割曝光制作：所述线路4分割曝光采用线路LDI机台进行曝光，线路LDI机台先抓取上左区域的4个SX线路靶位进行上左区域的线路曝光，同时曝光出用于阻焊上左区域的对位光学点FID，再抓取上右区域的4个SX线路靶位进行上右区域的线路曝光，同时曝光出用于阻焊上右区域的对位光学点FID，然后再抓取下左区域的4个SX线路靶位进行下左区域的线路曝光，同时曝光出用于阻焊下左区域的对位光学点FID，最后再抓取下右区域的4个SX线路靶位进行下右区域的线路曝光，同时曝光出用于阻焊下右区域的对位光学点FID，达到线路四分割曝光制作，所述四分割曝光的分割线在PCB板的中心线上，且位于SET工艺边上，如图2所示，图2中外围框为PNL板边，内围框为成型线，红色为PNL的中心线区域，同时也是对位曝光的分割线，该分割线位于各SET的工艺边上，距离成型区至少保留1mm的间距，以保证四次曝光重叠位置不在成型区内，上述上左区域、上右区域、下左区域、下右区域四个不同区域分别进行一次曝光；图2中方形环块为SX镭射/SX线路靶位区域，一共9个区域，9个区域分布在田字的9个相交点区域。
参照图1，所述SK镭射靶位和SX线路靶位的靶孔图，中间红色为laser孔是下孔径，经过CO2镭射光线去烧表层的铜箔与PP，遇到N-2层的挡铜层（经过选镀加厚）后反射的颜色。黑色圆环为经过燃烧后PP的颜色，红棕色为经过棕化后大铜面的颜色。此类靶孔需分布在PNL四个角落，距离成型区10mm以上,距离板边3mm以上，不同料号需做防呆机制。
参照图1至图3，本发明一非限制实施例，上述S1步骤所述N-2层内层制作在CO2机台制作SK镭射靶位和SX线路靶位处设计有挡铜层，所述挡铜层采用选镀流程在SK镭射靶位和SX线路靶位对应区域进行加镀铜实现。
参照图1至图3，本发明一非限制实施例，所述挡铜层的加镀铜厚度在10um左右。
参照图1至图3，本发明一非限制实施例，所述选镀流程包括如下步骤，
步骤1：线路前处理，按正常工序对线路进行前处理；
步骤2：压膜，选取选镀干膜，在N-2层除SK镭射靶位和SX线路靶位对应区域以外的区域贴上选镀干膜进行保护；
步骤3：曝光，曝光机抓取PNL上的T靶进行对位，对除SK镭射靶位和SX线路靶位对应区域以外的区域进行曝光，确保显影后未选镀位置有干膜保护；
步骤4：选镀，采用电镀工艺对N-2层在SK镭射靶位和SX线路靶位对应区域进行电镀加厚。
参照图2，本发明一非限制实施例，上述S3步骤中的9个SX线路靶位呈田字点分布，一面的9个SX线路靶位均匀分布在田字的9个相交点上。
参照图2，本发明一非限制实施例，上述S3步骤中的SK镭射靶位的数量为9个，9个SK镭射靶位与9个SX线路靶位采用同样的分布方法。
参照图2，本发明一非限制实施例，所述9个SX线路靶位和9个SK镭射靶位均位于PNL的中心线上。
参照图2，本发明一非限制实施例，所述SK镭射靶位和SX线路靶位的大小为1.75mm*1.75mm的矩形区域，N-1层与SK镭射靶位和SX线路靶位相对应的区域设计为2mm*2mm的底板矩形区域，N-2层与SK镭射靶位和SX线路靶位相对应的区域设计为2.2mm*2.2mm选镀矩形区域。
参照图2，本发明一非限制实施例，所述方法还包括阻焊4分割曝光制作，所述阻焊4分割曝光制作为LDI阻焊4分割曝光制作，所述LDI阻焊4分割曝光制作原理同所述线路4分割曝光制作，具体地，所述LDI阻焊4分割曝光制作为采用LDI机台进行阻焊4分割曝光制作，线路LDI机台先抓取上左区域的对位光学点FID进行上左区域的曝光，再抓取上右区域的对位光学点FID进行上右区域的曝光，然后再抓取下左区域的对位光学点FID进行下左区域的曝光，最后再抓取下右区域的对位光学点FID进行下右区域的曝光，达到阻焊四分割曝光制作，所述四分割曝光的分割线在PCB板的中心线上。
参照图2，本发明一非限制实施例，所述方法还包括阻焊4分割曝光制作，所述阻焊4分割曝光制作为CCD曝光制作，所述CCD曝光制作包括，
步骤1：菲林制作，制作四张菲林片，每张菲林片仅用于曝光四个区域中的一个区域，其他三个区域的位置直接设计为不透光的负片；
步骤2：CCD曝光机台先抓取上左区域的对位光学点FID进行上左区域的曝光，再抓取上右区域的对位光学点FID进行上右区域的曝光，然后再抓取下左区域的对位光学点FID进行下左区域的曝光，最后再抓取下右区域的对位光学点FID进行下右区域的曝光，达到阻焊四分割曝光制作，所述四分割曝光的分割线在PCB板的中心线上。
上述实施例仅为本发明的具体实施例，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些显而易见的替换形式均属于本发明的保护范围。

Claims (10)

1.一种Any Layer外层4分割曝光对位方法，其特征在于：所述方法包括，
S1：对位，在Any Layer外层制作时，选取N-2层内层板为对位基准进行对位，通过打靶打出来的三点方向箭靶把N-2层内层线路的对位基准通过孔引导到外层板，在机钻钻孔PNL板上通过打靶打出T靶，三点方向箭靶和T靶在内层线路制作时进行叠靶设计，其中N为线路板的层数；
S2：靶位制作，所述靶位制作采用CO2机台进行，包括，
S2.1：通过CO2机台抓取三点方向箭靶，烧出PCB板TOP面上区域的SK镭射靶位；
S2.2：通过CO2机台抓取上区域的SK镭射靶位，烧出上区域客户需要的laser孔、上区域用于线路对位的3个SX线路靶位和下区域的SK镭射靶位，采用自毁模式，毁掉上区域的SK镭射靶位；
S2.3：通过CO2机台抓取下区域的SK镭射靶位，烧出下区域客户需要的laser孔、下区域用于线路对位的6个SX线路靶位，采用自毁模式，毁掉下区域的SK镭射靶位；
S3：靶位制作完成后，线路板上成型区的孔依次经沉铜、填孔电镀，laser孔经沉铜、填孔电镀后连通内外层，9个SX线路靶位经沉铜、填孔电镀后各形成凹陷，各凹陷在后续用于线路制作；
S4：线路4分割曝光制作：所述线路4分割曝光采用线路LDI机台进行曝光，线路LDI机台先抓取上左区域的4个SX线路靶位进行上左区域的线路曝光，同时曝光出用于阻焊上左区域的对位光学点FID，再抓取上右区域的4个SX线路靶位进行上右区域的线路曝光，同时曝光出用于阻焊上右区域的对位光学点FID，然后再抓取下左区域的4个SX线路靶位进行下左区域的线路曝光，同时曝光出用于阻焊下左区域的对位光学点FID，最后再抓取下右区域的4个SX线路靶位进行下右区域的线路曝光，同时曝光出用于阻焊下右区域的对位光学点FID，达到线路四分割曝光制作，所述四分割曝光的分割线在PCB板的中心线上，且位于SET工艺边上。
2.根据权利要求1所述的Any Layer外层4分割曝光对位方法，其特征在于，上述S2步骤中在CO2机台制作SK镭射靶位和SX线路靶位处设计有挡铜层，所述挡铜层采用选镀流程在SK镭射靶位和SX线路靶位对应区域进行加镀铜实现。
3.根据权利要求2所述的Any Layer外层4分割曝光对位方法，其特征在于，所述挡铜层的加镀铜厚度在10um。
4.根据权利要求3所述的Any Layer外层4分割曝光对位方法，其特征在于，所述选镀流程包括如下步骤，
步骤1：线路前处理，按正常工序对线路进行前处理；
步骤2：压膜，选取选镀干膜，在N-2层除与TOP层上的SK镭射靶位和SX线路靶位对应区域以外的区域贴上选镀干膜进行保护；
步骤3：曝光，曝光机抓取PNL上的T靶进行对位，对除与TOP层上的SK镭射靶位和SX线路靶位对应区域以外的区域进行曝光，确保显影后未选镀位置有干膜保护；
步骤4：选镀，采用电镀工艺对N-2层在与TOP层上的SK镭射靶位和SX线路靶位对应区域进行电镀加厚。
5.根据权利要求1所述的Any Layer外层4分割曝光对位方法，其特征在于，上述S3步骤中的9个SX线路靶位呈田字点分布，一面的9个SX线路靶位均匀分布在田字的9个相交点上。
6.根据权利要求5所述的Any Layer外层4分割曝光对位方法，其特征在于，上述S3步骤中的SK镭射靶位的数量为9个，9个SK镭射靶位与9个SX线路靶位采用同样的分布方法。
7.根据权利要求6所述的Any Layer外层4分割曝光对位方法，其特征在于，所述9个SX线路靶位和9个SK镭射靶位均位于PNL的中心线上。
8.根据权利要求1至7任一项权利要求所述的Any Layer外层4分割曝光对位方法，其特征在于，所述SK镭射靶位和SX线路靶位的大小为1.75mm*1.75mm的矩形区域，N-1层与SK镭射靶位和SX线路靶位相对应的区域设计为2mm*2mm的底板矩形区域，N-2层与SK镭射靶位和SX线路靶位相对应的区域设计为2.2mm*2.2mm选镀矩形区域。
9.根据权利要求8所述的Any Layer外层4分割曝光对位方法，其特征在于，所述方法还包括阻焊4分割曝光制作，所述阻焊4分割曝光制作为LDI阻焊4分割曝光制作，所述LDI阻焊4分割曝光制作为采用LDI机台进行阻焊4分割曝光制作，线路LDI机台先抓取上左区域的对位光学点FID进行上左区域的曝光，再抓取上右区域的对位光学点FID进行上右区域的曝光，然后再抓取下左区域的对位光学点FID进行下左区域的曝光，最后再抓取下右区域的对位光学点FID进行下右区域的曝光，达到阻焊四分割曝光制作。
10. 根据权利要求8所述的Any Layer外层4分割曝光对位方法，其特征在于，所述方法还包括阻焊4分割曝光制作，所述阻焊4分割曝光制作为CCD曝光制作，所述CCD曝光制作包括，
步骤1：菲林制作，制作四张菲林片，每张菲林片仅用于曝光四个区域中的一个区域，其他三个区域的位置直接设计为不透光的负片；
步骤2：CCD曝光机台先抓取上左区域的对位光学点FID进行上左区域的曝光，再抓取上右区域的对位光学点FID进行上右区域的曝光，然后再抓取下左区域的对位光学点FID进行下左区域的曝光，最后再抓取下右区域的对位光学点FID进行下右区域的曝光，达到阻焊四分割曝光制作。
CN202011152101.2A 2020-10-26 2020-10-26 一种Any Layer外层4分割曝光对位方法 Active CN112105164B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011152101.2A CN112105164B (zh) 2020-10-26 2020-10-26 一种Any Layer外层4分割曝光对位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011152101.2A CN112105164B (zh) 2020-10-26 2020-10-26 一种Any Layer外层4分割曝光对位方法

Publications (2)

Publication Number Publication Date
CN112105164A CN112105164A (zh) 2020-12-18
CN112105164B true CN112105164B (zh) 2021-08-06

Family

ID=73785503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011152101.2A Active CN112105164B (zh) 2020-10-26 2020-10-26 一种Any Layer外层4分割曝光对位方法

Country Status (1)

Country Link
CN (1) CN112105164B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1904686A (zh) * 2005-07-05 2007-01-31 三菱电机株式会社 液晶显示装置的制造方法
CN101277592A (zh) * 2007-03-30 2008-10-01 日本特殊陶业株式会社 布线基板的制造方法
CN102378494A (zh) * 2011-10-31 2012-03-14 深南电路有限公司 一种电路板阻焊加工方法
CN108513444A (zh) * 2018-06-29 2018-09-07 深圳市金百泽电子科技股份有限公司 一种超长板图形制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4373547B2 (ja) * 1999-10-29 2009-11-25 京セラ株式会社 多数個取り配線基板
KR101175871B1 (ko) * 2010-09-28 2012-08-21 삼성전기주식회사 기판의 인쇄 오차 보정방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1904686A (zh) * 2005-07-05 2007-01-31 三菱电机株式会社 液晶显示装置的制造方法
CN101277592A (zh) * 2007-03-30 2008-10-01 日本特殊陶业株式会社 布线基板的制造方法
CN102378494A (zh) * 2011-10-31 2012-03-14 深南电路有限公司 一种电路板阻焊加工方法
CN108513444A (zh) * 2018-06-29 2018-09-07 深圳市金百泽电子科技股份有限公司 一种超长板图形制作方法

Also Published As

Publication number Publication date
CN112105164A (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
US11917769B2 (en) Method for fabricating asymmetric board
CN108040430B (zh) 一种埋铜线路板槽孔的制作方法
CN110933875A (zh) 一种埋铜块pcb的制作方法
CN103369866B (zh) 一种含有盲孔的印制线路板的制作方法及其印制线路板
CN114158195B (zh) 一种激光辅助制作精密线路的方法
CN110802963B (zh) 一种pcb超厚厚铜板的字符加工方法
CN109275277A (zh) 一种防止pcb小孔入油墨的阻焊制作方法
TW202419649A (zh) 蒸鍍罩及其製造方法、蒸鍍罩裝置及其製造方法、中間體、蒸鍍方法、以及有機el顯示裝置之製造方法
TW200847377A (en) Method of manufacturing wiring board
CN112105164B (zh) 一种Any Layer外层4分割曝光对位方法
CN111182738B (zh) 一种pcb大铜面字符的制作方法
TW201438536A (zh) 用於電路板絕緣保護層之開口方法
JP3908610B2 (ja) 多層配線基板の製造方法
CN113873762B (zh) 一种具有沉镍金及抗氧化两种表面处理的pcb及其制作方法
CN110708873A (zh) 一种实现埋入式铜块定位的制作方法
CN113873764A (zh) 一种具有精密线路的树脂塞孔板的制作方法
CN107835588A (zh) 一种多层pcb的制作方法及多层pcb
CN113286433B (zh) 一种盲埋孔线路板激光靶标防呆的设计方法
CN115413140A (zh) 一种任意层互连高阶hdi线路板的制作方法及线路板
CN114615830A (zh) 一种改善埋铜块电路板压合溢胶的方法
CN113784545A (zh) 一种印制板防止树脂塞孔孔破的方法
CN115023067B (zh) 一种提升印刷线路板对位精度的加工工艺
CN117460167A (zh) 一种高精密激光盲孔的加工方法
JP2002111204A (ja) 多層配線基板の製造方法
CN215647634U (zh) 一种高密度互联板的激光钻孔对位靶标

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant