CN101277592A - 布线基板的制造方法 - Google Patents

布线基板的制造方法 Download PDF

Info

Publication number
CN101277592A
CN101277592A CN 200810090749 CN200810090749A CN101277592A CN 101277592 A CN101277592 A CN 101277592A CN 200810090749 CN200810090749 CN 200810090749 CN 200810090749 A CN200810090749 A CN 200810090749A CN 101277592 A CN101277592 A CN 101277592A
Authority
CN
China
Prior art keywords
alignment mark
mentioned
circuit board
cut
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200810090749
Other languages
English (en)
Other versions
CN101277592B (zh
Inventor
井场政宏
齐木一
杉本笃彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN101277592A publication Critical patent/CN101277592A/zh
Application granted granted Critical
Publication of CN101277592B publication Critical patent/CN101277592B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种布线基板的制造方法,在进行分割曝光时能够提高成品率和生产率。该布线基板的制造方法的特征在于,具有以下工序:将导体层和树脂绝缘层按该顺序层积于基板上;在层积有上述导体层和上述树脂绝缘层的上述基板上形成对位标记;在形成有上述对位标记的基板上设置感光性材料;以上述对位标记为基准,对由设置有上述对位标记的边界区域划分的多个曝光区域的上述感光性材料依次进行曝光;以及在上述基板的上述多个曝光区域之间,以与上述边界区域的宽度大致相同的切断宽度在上述对位标记上进行切断,使上述对位标记消失。

Description

布线基板的制造方法
技术领域
本发明涉及一种布线基板的制造方法。
背景技术
在布线基板的制作中,在形成导体层的图案时,或者在阻焊剂层上形成预定的开口时,经常使用曝光技术。近些年,随着对布线基板的高密度化的要求等,由于可以进行与对基板的整个曝光区域进行一次性曝光的所谓整体曝光方法相比更高精度的曝光,因此尝试采用对分割基板的曝光区域而得到的多个分割曝光区域依次进行曝光的分割曝光方法。
作为采用分割曝光方法的布线基板的制造方法,公开有以下技术:在阻焊剂层上形成预定的开口时,以设置于基板的周缘部及多个分割曝光区域之间的对位标记为基准,对多个分割曝光区域的感光性阻焊剂依次曝光(例如,参照专利文献1)。
专利文献1:日本特开2004-31528号公报
发明内容
这样设置于多个分割曝光区域之间的对位标记通常形成于分割曝光区域之间数mm宽度的空白(以下称为“弃白”)内。
然而,由于这样的弃白是不形成电路的非产品(非布线基板)部分,最后会被切断除去。由此,可以知道设置这种弃白时,由一张基板获取的产品(布线基板)数量减少,存在成品率降低的可能。
并且,一般地,布线基板作为多个布线基板连接而成的连接布线基板制作,在通过切断连接布线基板,将布线基板分为单个时,切断除去该弃白部分。由于在切断除去该弃白部分时,必须在夹持弃白而形成的布线基板之间进行两次切断,可以知道存在生产率降低的可能。
鉴于上述,本发明的目的在于提供一种布线基板的制造方法,能够在进行分割曝光时提高成品率和生产率。
本发明的一个实施方式涉及的布线基板的制造方法具有:将导体层和树脂绝缘层按该顺序层积于基板上的工序;在层积有上述导体层和上述树脂绝缘层的基板上形成对位标记的工序;在形成有上述对位标记的基板上设置感光性材料的工序;以上述对位标记为基准,对由设有上述对位标记的边界区域划分的多个曝光区域的上述感光性材料依次进行曝光的工序;以及在上述基板的上述多个曝光区域之间,以与上述边界区域的宽度大致相同的切断宽度在上述对位标记上进行切断,使上述对位标记消失的工序。
本发明的其他实施方式涉及的制造方法具有:将导体层和具有感光性的树脂绝缘层按该顺序层积于基板上的工序;在层积有上述导体层和上述树脂绝缘层的基板上形成对位标记的工序;以上述对位标记为基准,对由设有上述对位标记的边界区域划分的多个曝光区域的上述树脂绝缘层依次进行曝光的工序;以及在上述基板的上述多个曝光区域之间,以与上述边界区域的宽度大致相同的切断宽度在上述对位标记上进行切断,使上述对位标记消失的工序。
另外,上述所谓“与边界区域的宽度大致相同的切断宽度”是指以使形成于上述边界区域的上述对位标记通过进行一次上述的切断就能够消失的方式设定的宽度。
在本发明的一个实施方式涉及的布线基板的制造方法中,设有对位标记的边界区域(分割曝光区域之间的空白)的宽度,与将在连接布线基板上夹着边界区域相邻形成的多个布线基板之间切断、分离时的切断宽度大致相同。由此,边界区域的宽度比以往更窄,所以能够增加由一张基板(布线基板工件)获取的产品(布线基板)数量,可以在进行分割曝光时实现成品率的提高。并且,由于将在连接布线基板上夹着边界区域相邻形成的多个布线基板之间切断、分离时,在边界区域上进行一次切断即可,无需像以往那样在多个布线基板之间进行两次切断,所以能够提高分割曝光时的生产率。
并且,即使是在本发明的其他实施方式涉及的布线基板的制造方法中,将设有对位标记的边界区域的宽度设置成与将在连接布线基板上夹着边界区域相邻形成的多个布线基板之间切断、分离时的切断宽度大致相同。由此,如上所述,进行分割曝光时,能够提高成品率和生产率。
附图说明
图1为表示本发明的一个实施方式涉及的布线基板的第一主表面的结构的平面图。
图2为表示本发明的一个实施方式涉及的布线基板的第二主表面的结构的平面图。
图3为示意性地表示本发明的一个实施方式涉及的布线基板的截面构造的截面图。
图4为制造过程中的布线基板为多个连接的布线基板工件的整体示意图。
图5为表示对位标记的截面示意图以及俯视图。
图6为表示激光应照射的挖削预定区域以及照射位置的概念图。
图7为表示通过反射光对对位标记进行摄像,进行布线基板工件的分割曝光区域与曝光用掩模的相对位置对齐的工序的示意图。
图8为表示以干膜抗蚀剂层被薄支撑膜支撑的形态进行对位工序、曝光工序的实施方式的示意图。
图9为表示没有曝光用薄膜以及干膜抗蚀剂层介于其间,对对位标记进行摄像的实施方式的示意图。
图10为表示根据分割投影进行的曝光工序的示意图。
具体实施方式
以下参照附图对本发明的实施方式进行说明。
图1、图2为分别表示本发明的一个实施方式涉及的布线基板1的第一主表面、第一主表面相反侧的第二主表面的结构的平面图。并且,图3为示意性地表示布线基板1的截面构造的截面图。
适用本发明的布线基板1是外形为约35mm×约35mm×约1mm的俯视为矩形形状的大致板状。
布线基板1在由耐热性树脂板(例如双马来酰亚胺-三嗪树脂板)、纤维强化树脂板(例如玻璃纤维强化环氧树脂)等构成的板状芯部2的两表面上分别形成具有预定图案的芯部导体层M1、M11(也简称导体层)。该芯部导体层M1、M11作为覆盖板状芯部2表面的大部分的面导体图案形成,用作电源层或者接地层。另一方面,板状芯部2上形成有由钻头等穿过形成的通路孔12,其内壁面上形成有与芯部导体层M1、M11相互导通的通孔导体30。并且导通孔12由环氧树脂等树脂制填孔材料31填充。
并且,在芯部导体层M1、M11的上层分别形成有由热硬化性树脂组成物6构成的第一通孔层(组合层:绝缘体层)V1、V11。进而,在其表面上通过镀铜分别形成有具有金属布线7的第一导体层M2、M12。另外,芯部导体层M1、M11和第一导体层M2、M12分别通过通孔34形成层间连接。同样地,在第一导体层M2、M12的上层分别形成有使用热硬化性树脂组成物6的第二通孔层(组合层:绝缘体层)V2、V12。在其表面上分别形成有具有金属端子垫片10、17的第二导体层M3、M13。该第一导体层M2、M12和第二导体层M3、M13分别通过通孔34形成层间连接。通孔34具有设置于通路孔34h及设在其内周面的通孔导体34s;在底面侧与通孔导体34s导通地设置的通孔垫片34p;以及在通孔垫片34p的相反侧,从通路孔34h的开口边缘向外伸出的通孔盘(via land)341。
在板状芯部2的第一主表面MP1上,芯部导体层M1、第一通孔层V1、第一导体层M2以及第二通孔层V2形成第一布线层积部L1。并且,在板状芯部2的第二主表面MP2上,芯部导体层M11、第一通孔层V11、第一导体层M12以及第二通孔层V12形成第二布线层积部L2。都是绝缘层和导体层交互层积而成,第一主表面CP形成于绝缘层6上,且该第一主表面CP上分别形成有多个金属端子垫片10或17。第一布线层积部L1侧的金属端子垫片10构成焊盘,其为用于与集成电路芯片等进行倒装芯片连接的垫片(FC垫片)。并且,第二布线层积部L2侧的金属端子L17作为背面盘(PGA垫片、BGA垫片)使用,其用于将布线基板自身与主板等通过管脚阵列(PGA)或者球栅阵列(BGA)连接。
如图1所示,焊盘10在布线基板1的第一主表面的大致中央部分呈格子状排列,分别在其上形成焊锡突起11(图3),并形成芯片搭载部40。并且,如图2所示,第二导体层M13内的背面盘17也形成为格子状排列。并且,各第二导体层M3、M13上分别形成有由具有感光性的树脂绝缘材料形成的阻焊层8、18(SR1、SR11)。为了使焊盘10或者背面盘17露出,在各盘上以一对一对应的方式形成开口部8a、18a。形成于第一布线层积部L1侧的阻焊层8的焊锡突起11可以由例如Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Sb等实际上不含Pb的焊锡构成。另一方面,第二布线层积部L2侧的金属端子垫片17构成为从阻焊层18的开口18a内露出。
以下,对布线基板1的制造方法进行说明。
首先,准备外周为约400mm×约400mm的俯视为矩形形状的板状的耐热性树脂板(例如双马来酰亚胺-三嗪树脂板)、纤维强化树脂板(例如玻璃纤维强化环氧树脂)作为芯部2。通过钻孔等方法将通路孔12穿孔。通过电镀图案形成第一导体层M1、M11以及通孔导体30,在通路孔12中填充树脂制填孔材料31。
接着,对第一导体层M1、M11实施粗糙化处理后,使树脂薄膜层压(贴合)并硬化,使之覆盖第一导体层M1、M11,得到绝缘层V1、V11。树脂薄膜是将混入硅填充剂等的热硬化性树脂组成物薄膜化后而成。在板状芯部2上,第一导体层M1、M11和绝缘层V1、V11按照此顺序层积后,从其主表面向绝缘层V1、V11(通孔层)照射激光,以预期的图案形成通路孔34h(即激光通孔处理)。在该将通路孔34h穿孔的激光加工工序中,可以形成用于形成上一层的导体层M2、M12的对位标记50(参照图4)。
图4为多个制造过程中的布线基板1a相互连接的布线基板工件1’的整体示意图。一般地,图3所示的布线基板1作为多个布线基板1连接的连接布线基板制造。亦即,如图4所示,本实施方式所说明的各工序是对于多个制造过程中的布线基板1a(以下,也简称为“布线基板1a”)连接的布线基板工件1’进行的。
布线基板工件1’是外周为约400mm×约400mm的俯视为矩形形状的大致板状。布线基板工件1’的中央具有产品部115,该产品部115的周缘具有周缘部121。其中产品部115是由10×10=100个(图中简化为16个)制造过程中的布线基板1a,或者切断、分离前的布线基板1(以下也简称为布线基板1)经由连接部119连接而成的连接产品部。布线基板1a是外周为约35mm×约35mm的俯视呈大致矩形形状的大致板状。布线基板1a为经过本实施方式所说明的各工序后,成为布线基板1的部分。
并且,连接部119(包括后述的边界区域151)是在以后进行的切断、分离工序(后述)中,将布线基板工件1’分成单个的布线基板1时被切断的部分。连接部119(包括后述的边界区域151)为了在切断、分离工序中使多个布线基板1之间通过一次切断就能分离,形成为与该切断时的切断宽度(约0.3mm)大致相同的宽度(约0.3mm)。
另外,通常,切断、分离工序中的切断宽度优选1.0mm以下,进而,更优选在0.5mm以下。据此,通过一次切断就能以较高成品率消除对位标记50。另外,如上述具体例子所述的,尤其是0.3~0.4mm左右。
在本说明书中,所谓连接部119(包括边界区域151)的宽度与切断、分离工序的切断宽度大致相同,是指连接部119的宽度与切断宽度的差在连接部119的宽度的10%以下。切断、分离工序的切断位置精度(例如,0.05mm)通常会超过切断宽度的10%,因此连接部119的宽度与切断宽度的差为连接部119的宽度10%以下的话,可以看作连接部119的宽度与切断宽度大致相同。
在本实施方式中,在后述的分割曝光工序(干膜分割曝光工序、阻焊层分割曝光工序)中,将由5行5列(图中简化为2行2列)的布线基板1a和设置于该布线基板1a之间的连接部119构成的画有斜线的区域作为分割曝光区域150。布线基板工件1’上设有通过边界区域151分割的4个分割曝光区域150(亦即,分割成4份的分割曝光)。另外,对分割曝光工序的详细内容在下文说明。
边界区域151为连接部119中设置于多个分割曝光区域150之间的部分。
在本说明书中,分割曝光区域150是指进行分割曝光的区域或者已进行了分割曝光的区域。已进行了分割曝光的区域中也包括在干膜抗蚀剂层DF等感光材料(后述)或无电解镀铜层56(后述)被除去之后,对感光材料进行了分割曝光的区域在厚度方向上投影的区域。
然后,在布线基板工件1’的周缘部121、以及边界区域151上设有多个环状(或者圈状)的对位标记50(50a、50b)。在本实施方式中,在周缘部121上,周缘部121的四角以及四角之间各自的大致中央部上分别设置有对位标记50a,总计共有8个。在边界区域151上,十字形状的边界区域151交叉的位置处设有一个对位标记50b。因而,每个分割曝光区域150在分割曝光区域150的四个角部的附近分别各设置有一个对位标记50(50a、50b)。分别设置于周缘部121的四角之间的大致中央部的四个对位标记50a,共用地用于在附近的两个分割曝光区域150分别曝光时的对位。
并且,设置于边界区域151的对位标记50b共用地用于四个分割曝光区域150分别曝光时的对位。
以该对位标记50(50a、50b)为基准,能够进行布线基板工件1’的分割曝光区域150与曝光用掩模的相对对位。
图5为表示对位标记50(50a、50b)的截面示意图以及俯视图。对位标记50具有绝缘层V1被环状挖削而成的槽50c。槽50c内露出构成导体层M1的基底导体60。构成对位标记50的槽50c的内径D1与外径D2的差可以在例如20μm以上、不到100μm之间调整。槽50c的宽度过窄的话,槽50c的识别度降低,引起对位标记50的识别精度降低。相反地,槽50c的宽度过大的话,如后所述,在作为镀层抗蚀层而将干膜抗蚀剂层(dry film resist)形成图案的工序中(参照图7),干膜抗蚀剂层弯曲,进入槽50c内,引起对位标记50的识别精度降低。
对位标记50的大小优选外径D2为0.1mm以上。外径D2不到0.1mm的话,会有对位标记50形成困难的情况,或者难以通过CCD相机54识别的情况。
并且,对位标记50的大小优选在后述的切断、分离工序中的切断宽度(例如,0.3mm)减去切断的位置精度(通常为±0.05mm)的两倍的值(通常为0.1mm)后得到的值(该例子中为0.2mm)以下。这是由于考虑切断的位置精度的话,在切断、分离工序中,会有通过边界区域151上的切断无法将对位标记50完全消除的情况。
上述对位标记50可以如下方式形成。图6为表示激光应照射的挖削预定区域58以及照射位置Km、kn(m,n:自然数)的概念图。如图6所示,在形成对位标记50的工序中,沿周方向错开照射位置的同时对挖削预定区域58照射激光。具体来说,在挖削预定区域58上沿周方向确定内外两列基准线T1、T2(基准圆),在各基准线T1、T2上按预定的角度间隔设定激光的照射位置Km、kn,对已设定的照射位置Km、kn依次照射激光。其结果是激光的照射点在环状的挖削预定区域58的周方向和径向上具有重叠。
通过如上所述激光照射,形成的槽50c的开口端50p、50q(参照图5)具有光滑且偏差较少的轮廓,且其轮廓的圆度增加。得到这样的轮廓的话,就能期待曝光装置的摄像机器(CCD相机等)的图像识别精度提高。特别地,进行将以反射光对对位标记50摄像得到的图像与预先注册的人工模型进行图案比对的图像处理,使布线基板工件1’的分割曝光区域150与曝光用掩模进行相对对位的情况下,对位标记50的轮廓的鲜明性和圆度对图像识别精度的影响很大,因而推荐采用本实施方式的激光加工。进而,也适用于通过反射方式对多个这种对位标记50进行摄像,得到多个位置信息,且基于将这些位置信息平均化所得的位置信息,进行布线基板工件1’的分割曝光区域150与曝光用掩模的相对对位。
并且,在通过激光加工进行的穿孔工序中,屡次对相同位置照射两个脉冲的激光。与对相同位置进行两个脉冲照射相比,进行循环相同顺序扫描的循环加工时,局部性的加热变小,加工精度变高。如图6所示,在确定基准线T1、T2的情况下,首先对在基准线T1上以预定间隔设定的照射位置Km依次照射激光,接着,对在基准线T2上以预定间隔设定的照射位置kn依次照射激光,并将上述扫描重复两次的方法作为优选的例子示出。
并且,在形成对位标记50和通路孔34h的激光加工工序中,可以使用激元激光器、碳酸气体激光器、Nd:YAG激光器等各种激光加工机。在形成对位标记50时,考虑照射位置Km、kn以及挖削预定区域58的面积等,调整激光的点径。例如,在图6的例子中,绝缘层V1的主表面的激光的点径调整为对位标记50的槽50c的宽度(径向)的2/3左右。并且,在图6的例子中,某一照射位置上的照射点的外周缘为通过其相邻的照射位置(光束的中心)的形态。该情况下,相邻的一对照射位置的照射点重叠的比率(重叠率)优选在约4成左右。
如上所述,通过激光加工形成对位标记50后,使用铬酸溶液或碱性过锰酸钾溶液等清洗槽50c内和通路孔34h内(表面沾污去除工序)。由此,除去通路孔34h内以及槽50c内残余的树脂残渣。表面沾污去除工序结束后,通过软蚀刻除去对位标记50的槽50c内露出的基底导体60的表层部以及通路孔34h中露出的通孔垫片34p的表层部。导体层M1实施了用于提高绝缘层V1的粘着性的粗糙化处理。预先除去作为导体层M1的表层部的粗糙化层时,在无电解镀铜工序中的镀层析出性优化,进而对通孔的导通连接性也有贡献。该软蚀刻可以使用例如硫酸或盐酸。并且,也可以采用通过H2SO4-H2O2或Na2S2O8等的酸性溶液,对构成导体层M1的铜进行微蚀刻,接着通过硫酸或盐酸进行酸洗的方法。
接着,在绝缘层V1的表面上形成无电解镀铜层56。然后,在无电解镀铜层56上层叠用于形成电解镀层的干膜抗蚀剂层DF(参照图7)。该干膜抗蚀剂层DF为感光性材料,经过曝光、显影形成图案,用作对于电解镀铜层的电镀抗蚀层。
图7为表示通过反射光对对位标记50进行摄像,进行布线基板工件1’的分割曝光区域150与曝光用掩模的相对对位的工序的示意图。对干膜抗蚀剂层DF进行曝光的工序可以如下进行。亦即,对在分割曝光区域150的四个角部的附近分别设置的四个对位标记50,从绝缘层V1的主表面侧照射位置检测用光,通过CCD相机54等摄像设备检测反射光。绝缘层V1的表面通过在上述表面沾污去除工序中使用的药液(碱性过锰酸钾溶液等)进行粗糙化处理。由于对位标记50的槽50c部分的反射率比周围更高,因而能够以较高精度识别对位标记50。
基于通过CCD相机54拍摄四个对位标记50,并对图像进行处理而得到的位置信息,进行布线基板工件1’的分割曝光区域150与曝光用掩模52的相对对位。其中,检测反射光的CCD相机54的焦点可以与绝缘层V1的主表面上重合。并且,也可以隔着干膜抗蚀剂层DF拍摄对位标记50,识别对位标记50的槽50c的开口端50p、50q(参照图5)。
此时,优选干膜抗蚀剂层DF切实地贴于槽50c上。假设干膜抗蚀剂层DF弯曲进入槽50c内的话,会引起对位标记50的边缘(槽50c的开口端50p、50q)的识别精度降低。因而,在形成对位标记50的工序中,设定挖削预定区域58(槽50c的宽度),以限制干膜抗蚀剂层DF由于激光作用进入到挖削好的槽50c内。
如上所述,进行布线基板工件1’的分割曝光区域150与曝光用掩模(图中省略)的相对对位,对分割曝光区域150的干膜抗蚀剂层DF进行曝光。
重复以上工序,对4个分割曝光区域150的干膜抗蚀剂层DF依次曝光(干膜分割曝光工序)、然后显影。
之后,进行电解镀铜工序。在未覆盖有干膜抗蚀剂层DF的部分上选择性地形成电解镀铜层。电解镀铜工序结束后,通过药液除去干膜抗蚀剂层DF。然后,将作为用于形成电解镀铜层的通电路径使用的无电解镀铜层56通过快速蚀刻除去。这样,可以形成具有预期图案的导体层M2。
另外,如图8所示,也可以保持干膜抗蚀剂层DF由薄支撑膜51支撑的状态,透过干膜抗蚀剂层DF、支撑膜51以及曝光用掩模52照射用于识别对位标记50的光。接着的曝光工序也可以以图8的状态进行。这样的话,由于曝光用掩模52不易附着污物等,所以优选。由于布线基板工件1’具有识别性优良的对位标记50,所以即使在干膜抗蚀剂层DF和曝光用掩模52之间存在支撑膜51也不会对对位精度产生大的障碍。另外,支撑膜51优选对对位标记摄像时使用的光(例如白色光)和干膜抗蚀剂层DF曝光时使用的光(i线、h线、g线等)具有良好的透光性(具体来说是透光率为80%以上)。例如适宜使用薄PET膜。
并且,如图9所示,可以以避开对位标记50的形式将干膜抗蚀剂层DF层叠于布线基板工件1’上,进而,可以以避开对位标记50的形式设置曝光用掩模52。这样的话,由于对位标记50和CCD相机54之间不存在障碍,所以对比度不会降低,对位标记50的识别性非常良好。
重复进行上述工序,在形成第一布线层积部L1和第二布线层积部L2后,形成由作为感光性材料的感光性环氧树脂构成的阻焊层SR1、SR11。接着,如图4所示,在阻焊层SR1、SR11的预定位置上,通过上述激光加工形成多个对位标记50(50a、50b)。接着,以分割曝光区域150附近的四个对位标记50为基准,进行预定的曝光用掩模(未图示)与布线基板工件1’的分割曝光区域150相对对位,对分割曝光区域150的阻焊层SR1、SR11进行曝光。
通过以上工序,对多个分割曝光区域150的阻焊层SR1、SR11依次曝光(阻焊层分割曝光工序)、显影,在阻焊层SR1、SR11上设置开口8a、18a。
另外,在阻焊层SR1、SR11未设置在对位标记50a、50b的形成区域上的情况下,也可以使用在干膜分割曝光工序中已经形成的对位标记50a、50b,对阻焊层SR1、SR11进行分割曝光。
并且,在本实施方式中,用于形成导体层M2、M3、M12、M13的布线图案的所有干膜分割曝光工序和用于在阻焊层SR1、SR11上形成预定的开口8a、18a的阻焊层分割曝光工序中,分割曝光区域150和边界区域151设定于图4所示的同一区域。
然后,在阻焊层SR1、SR11的开口8a、18a内露出的导体层M3、M13上实施镀Ni/Au,得到端子垫片10、17。镀Ni/Au工序结束后,在阻焊层SR1的开口8a内通过格网印刷法等方法填入Sn-Ag-Cu等无铅焊锡膏或者Sn-Pb共晶膏,进行回焊工序。由此,在端子垫片10上形成焊锡突起11。
在如上操作做成的多个布线基板1连接的布线基板工件1’的连接部119(连接部119中也包括边界区域151)上切断,能够得到多个布线基板1(切断、分离工序)。
如上操作制成图3所示的布线基板1。
曝光工序的其他实施方式
图7~图9说明的实施方式是使曝光用掩模52与布线基板工件1’密合或充分接近的曝光方法,即所谓接触曝光为前提的,本发明并不仅限于接触曝光。例如,如图10所示,也可以适当采用在布线基板工件1’和曝光用掩模53之间介有投影透镜55的曝光方法,即所谓投影曝光。在CCD相机54拍摄对位标记50,基于其摄像结果进行布线基板工件1’和曝光用掩模53的相对对位这一点上,投影曝光和接触曝光之间没有不同。
根据以上的本实施方式的布线基板1的制造方法(也包括曝光工序的其他实施方式),能够得到以下优点(效果)。
在本实施方式的制造方法中,设有对位标记50的边界区域151的宽度设置为与在切断、分离工序中,对夹着边界区域151相邻形成的布线基板1之间进行切断、分离时的切断宽度大致相同。因此,作为不形成电路的非产品(非布线基板)部分,最后被切断除去的边界区域151的宽度比现有更窄,因而能够增加由一张布线基板工件1’获取的产品(布线基板)数量,能够实现提高成品率。
并且,根据本实施方式,对夹着边界区域151相邻形成的多个布线基板1进行切断、分离的切断、分离工序中,对边界区域151进行一次切断即可,不必向以往那样对多个布线基板之间进行两次切断。由此,能够提高布线基板1的生产率。
并且,在本实施方式中,在切断、分离工序中,在在设有对位标记50b且宽度与切断宽度大致相同的边界区域151上进行切断。由此,可以使对位标记50b消失,能够提高布线基板1的成品外观。
并且,在本实施方式中,在干膜分割曝光工序中,进行分割曝光,形成导体层M2、M3、M12、M13的布线图案。由此,可以降低由布线基板工件1’、曝光用掩模的温度或者湿度的变化导致的对尺寸变化的影响,能够高精度地曝光,能够对应布线图案的精细化。
并且,在本实施方式中,在阻焊层分割曝光工序中,进行分割曝光,在阻焊层SR1、SR11上形成预定的开口8a、18a。由此,可以降低由布线基板工件1’、曝光用掩模的温度或者湿度的变化导致的对尺寸变化的影响,能够高精度地曝光,以更高精度形成阻焊层SR1、SR11的开口8a、18a,能够对应端子垫片10、17的窄间距化。
并且,在本实施方式中,通过反射光对对位标记50进行拍摄。通常,由于绝缘层V1、V2、V11、V12中混有硅等填料,难以提高透光率。由此,通过不透过绝缘层V1等而通过反射光读取对位标记50,可以提高对位标记50的检测精度,进而能够提高曝光用掩模相对于布线基板工件1’的分割曝光区域150的对位精度。
并且,本实施方式的对位标记50由逐渐错开少许照射位置的同时照射激光而形成。一个一个的照射位置涉及到激光加工机的加工精度,而对位标记50的整体为偏差平均的形式,因而难以反映激光加工机的加工精度,能够提高形成的对位标记50的位置精度。由此,在宽度(例如,0.3mm)与切断、分离工序中的切断宽度(例如,0.3mm)大致相同的边界区域151内,能够将对位标记50(例如,外径D2(直径)为0.2mm)以较高位置精度设置于例如边界区域151的宽度方向的大致中心。由此,在切断、分离工序中切断边界区域151时,即使发生由切断的位置精度(通常为±0.05mm)引起的切断位置偏差,也能够通过设置于边界区域151内的对位标记50更切实地消除。由此,能够切实地提高布线基板1的成品外观。
并且,本实施方式的对位标记50上使环状的挖削预定区域58的周方向和径向重叠地照射激光,所以对位标记50的槽50c的内侧开口端和外侧开口端两方面都能够形成光滑的环状开口端。由此,对位标记50能够实现提高对位标记50自身的形成精度,所以能够提高利用反射光的对位标记50的检测精度,能够提高布线基板工件1’的分割曝光区域150的位置识别精度。由此,能够对应更进一步的布线图案的精细化。
其他实施方式
本发明的实施方式并不仅限于上述实施方式,可以进行扩充、变更,扩充、变更后的实施方式也包括在本发明的技术范围内。
例如,作为相对于电解镀铜用作电镀抗蚀层的设置于无电解镀铜层56上的感光性材料,不仅可以使用图7等例示的干膜抗蚀剂层,也可以使用直接涂布于布线基板工件上的液状抗蚀剂。在布线基板工件1’的整个表面上涂布液状抗蚀剂的情况下,构成对位标记50的槽50c中流入液状抗蚀剂,但是由于液状抗蚀剂为均匀地填充槽50c的状态,所以不会较大地妨碍光反射,可以保证对位标记50的识别精度。但是,由于即使是液状抗蚀剂也不能不流入槽50c,所以优选以避开对位标记50的形式涂布于布线基板工件1’上。
并且,作为对位标记50,不仅可以是图5等所示的环状的对位标记50,也可以采用十字形等其他形状。
并且,每个分割曝光区域150分别设置的对位标记50,考虑到分割曝光时的对位精度,则如果具有两个以上,则可以广泛采用。
并且,对位标记50并不限定在分割曝光区域150的四个角部附近,也可以设置在周缘部121或者边界区域151的其他位置。

Claims (4)

1.一种布线基板(1)的制造方法,其特征在于,具有以下工序:
将多个导体层(M1、M11、M2、M12)和多个树脂绝缘层(V1、V11、V2、V12)按该顺序层积于基板(2)上;
在层积有上述导体层(M1、M11、M2、M12)和上述树脂绝缘层(V1、V11、V2、V12)的基板(1’)上形成对位标记(50a、50b);
在形成有上述对位标记(50a、50b)的基板(1’)上设置感光性材料(DF、SR1、SR11)
以上述对位标记(50a、50b)为基准,对由包括上述对位标记(50b)的边界区域(151)划分的多个曝光区域(150)的上述感光性材料(DF、SR1、SR11)依次进行曝光;以及
在上述基板(1’)的上述多个曝光区域(150)之间,以与上述边界区域(151)的宽度大致相同的切断宽度在上述对位标记(50b)上进行切断,消除上述对位标记(50b)。
2.一种布线基板(1)的制造方法,其特征在于,具有以下工序:
将多个导体层(M3、M13)和多个具有感光性的树脂绝缘层(SR1、SR11)按该顺序层积于基板(2)上;
在层积有上述导体层(M3、M13)和上述树脂绝缘层(SR1、SR11)的基板(1’)上形成对位标记(50a、50b)
以上述对位标记(50a、50b)为基准,对由包括上述对位标记(50b)的边界区域(151)划分的多个曝光区域(150)的上述树脂绝缘层(SR1、SR11)依次进行曝光;以及
在上述基板(1’)的上述多个曝光区域(150)之间,以与上述边界区域(151)的宽度大致相同的切断宽度在上述对位标记(50b)上进行切断,消除上述对位标记(50b)。
3.根据权利要求1或2所述的布线基板(1)的制造方法,其特征在于,形成上述对位标记(50a、50b)的工序包括向上述树脂绝缘层(V1、V11、V2、V12、SR1、SR11)的主表面照射激光,将上述导体层(M1、M11、M2、M12、M3、M13)露出的工序。
4.根据权利要求1~3中任一项所述的布线基板(1)的制造方法,其特征在于,上述切断宽度在1.0mm以下。
CN 200810090749 2007-03-30 2008-03-31 布线基板的制造方法 Expired - Fee Related CN101277592B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-092717 2007-03-30
JP2007092717 2007-03-30

Publications (2)

Publication Number Publication Date
CN101277592A true CN101277592A (zh) 2008-10-01
CN101277592B CN101277592B (zh) 2011-06-15

Family

ID=39996485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810090749 Expired - Fee Related CN101277592B (zh) 2007-03-30 2008-03-31 布线基板的制造方法

Country Status (3)

Country Link
JP (1) JP5172409B2 (zh)
CN (1) CN101277592B (zh)
TW (1) TWI385772B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101890613A (zh) * 2009-05-23 2010-11-24 鸿富锦精密工业(深圳)有限公司 对位标记加工方法及具有对位标记的工件
CN109669321A (zh) * 2017-10-16 2019-04-23 中芯国际集成电路制造(上海)有限公司 一种晶圆洗边系统和晶圆洗边方法
CN110191567A (zh) * 2018-02-22 2019-08-30 奥特斯奥地利科技与系统技术有限公司 使用物理对准标记和虚拟对准标记进行对准
CN112105164A (zh) * 2020-10-26 2020-12-18 广东科翔电子科技股份有限公司 一种Any Layer外层4分割曝光对位方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5526746B2 (ja) * 2009-12-04 2014-06-18 凸版印刷株式会社 多層基板の製造方法及び支持基板
JP2016086004A (ja) * 2014-10-23 2016-05-19 イビデン株式会社 プリント配線板
JP7005370B2 (ja) * 2018-02-07 2022-01-21 三菱電機株式会社 半導体装置の製造方法
JP7439001B2 (ja) * 2021-02-19 2024-02-27 矢崎総業株式会社 フレキシブルプリント基板、フレキシブルプリント基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215807A (ja) * 2002-01-18 2003-07-30 Sanee Giken Kk 分割露光方法
JP4082074B2 (ja) * 2002-04-19 2008-04-30 松下電器産業株式会社 セラミック部品の製造方法
JP3908610B2 (ja) * 2002-06-25 2007-04-25 大日本印刷株式会社 多層配線基板の製造方法
JP4590272B2 (ja) * 2004-01-30 2010-12-01 日本特殊陶業株式会社 配線基板の製造方法
TWI236737B (en) * 2004-03-11 2005-07-21 Advanced Semiconductor Eng Substrate strip for flip chip package
JP2006140294A (ja) * 2004-11-11 2006-06-01 Fujitsu Ltd 半導体基板、半導体装置の製造方法及び半導体装置の試験方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101890613A (zh) * 2009-05-23 2010-11-24 鸿富锦精密工业(深圳)有限公司 对位标记加工方法及具有对位标记的工件
CN101890613B (zh) * 2009-05-23 2013-08-21 鸿富锦精密工业(深圳)有限公司 对位标记加工方法及具有对位标记的工件
CN109669321A (zh) * 2017-10-16 2019-04-23 中芯国际集成电路制造(上海)有限公司 一种晶圆洗边系统和晶圆洗边方法
CN109669321B (zh) * 2017-10-16 2021-09-14 中芯国际集成电路制造(上海)有限公司 一种晶圆洗边系统和晶圆洗边方法
CN110191567A (zh) * 2018-02-22 2019-08-30 奥特斯奥地利科技与系统技术有限公司 使用物理对准标记和虚拟对准标记进行对准
CN110191567B (zh) * 2018-02-22 2022-10-11 奥特斯奥地利科技与系统技术有限公司 使用物理对准标记和虚拟对准标记进行对准
CN112105164A (zh) * 2020-10-26 2020-12-18 广东科翔电子科技股份有限公司 一种Any Layer外层4分割曝光对位方法
CN112105164B (zh) * 2020-10-26 2021-08-06 广东科翔电子科技股份有限公司 一种Any Layer外层4分割曝光对位方法

Also Published As

Publication number Publication date
CN101277592B (zh) 2011-06-15
JP2008277776A (ja) 2008-11-13
TWI385772B (zh) 2013-02-11
TW200847377A (en) 2008-12-01
JP5172409B2 (ja) 2013-03-27

Similar Documents

Publication Publication Date Title
CN101277592B (zh) 布线基板的制造方法
CN100405562C (zh) 布线基板的制造方法
US6237218B1 (en) Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board
US8156642B2 (en) Component mounting method
US8035033B2 (en) Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer
CN103918356A (zh) 元器件内置基板的制造方法以及使用该方法制成的元器件内置基板
EP0839439B1 (en) Method for forming fiducial mark in resin stencil and stencil formed thereby
JP2011119728A (ja) アライメントマークの認識方法、及びプリント配線板の製造方法
JP3263871B2 (ja) 基板および基板の位置合わせ方法
JP2006212825A (ja) 配線基板及びledヘッド
CN101521992A (zh) 于电路基板的焊点形成预焊料的方法及覆晶封装方法
CN1750740B (zh) 印刷电路衬底的部件安装方法
US20140175705A1 (en) Manufacturing method for substrate
JPH04181749A (ja) 2層tab製造用フォトマスク
US11770899B2 (en) Electronic board having components in cavities and shared solder pads and manufacturing method for the same
JPH01119088A (ja) 表面実装部品搭載用プリント配線板
JPH05335438A (ja) リードレスチップキャリア
US20210195734A1 (en) Integrated circuit substrate having a recess for receiving a solder fillet
JP2000208671A (ja) セラミック基板及びこれを用いた半導体装置並びにこれらの製造方法
JP2663638B2 (ja) 半導体装置の製造方法
JPH0687472B2 (ja) フィルムキャリアテープ
JP2920985B2 (ja) マスクの自動位置決め方法及び装置
JP2005217057A (ja) プリント配線基板およびその製造方法
CN117858351A (zh) 线路板及其制作方法
CN103857202A (zh) 印刷电路板及其铜柱制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110615