JP2011119728A - アライメントマークの認識方法、及びプリント配線板の製造方法 - Google Patents

アライメントマークの認識方法、及びプリント配線板の製造方法 Download PDF

Info

Publication number
JP2011119728A
JP2011119728A JP2010263712A JP2010263712A JP2011119728A JP 2011119728 A JP2011119728 A JP 2011119728A JP 2010263712 A JP2010263712 A JP 2010263712A JP 2010263712 A JP2010263712 A JP 2010263712A JP 2011119728 A JP2011119728 A JP 2011119728A
Authority
JP
Japan
Prior art keywords
printed wiring
alignment mark
wiring board
alignment marks
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010263712A
Other languages
English (en)
Inventor
Yuji Igawa
裕二 井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2011119728A publication Critical patent/JP2011119728A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/18Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】プリント配線板の製造方法は、プリント配線板の多数個取り用の基板で、各プリント配線板にそれぞれに設けられたアライメントマークを認識用カメラで認識して各プリント配線板単位で加工位置の調整をそれぞれ行うプリント配線板の製造方法。
【解決手段】隣接して配置された2枚のプリント配線板10のアライメントマーク159を認識用カメラで同時に撮像することで、2個のアライメントマークをそれぞれ認識する際に、各アライメントマークが認識用カメラの撮像領域の中心から等間隔に位置するように認識用カメラの位置を調整する。
【選択図】図8

Description

本発明は、アライメントマークの認識方法、及びプリント配線板の製造方法に関する。
日本国特許公開2004−214247号公報には、複数のアライメントマークを認識する際に、アライメントマークを撮像するカメラの移動距離が最小になるようにマークの認識順序を最適化する方法が開示されている。日本国特許公開2007−214494号公報には、位置決め用アライメントマークと個片基板の良否を表すバッドマークとを同時に認識するマーク認識方法が開示されている。本明細書中には、日本国特許公開2004−214247号公報及び日本国特許公開2007−214494号公報の内容が取り込まれる。
特開2004−214247号公報 特開2007−214494号公報
しかしながら、特許文献1、特許文献2では、従来技術と同様にアライメントマークを一つずつ認識していくため、多数個取り用のシートに形成された全てのアライメントマークを認識するための時間が長くなった。特に、プリント配線板の高集積化に基づき、小さなアライメントマークを高精度で読み取ることが求められ、アライメントマークの認識に長時間を要するようになった。
本発明に係るアライメントマークの認識方法は、互いに隣接して配置されたアライメントマークを含む複数のアライメントマークを有する基板を準備することと、基板上のアライメントマークを、認識用カメラを用いて撮像して認識することとを含む。前記アライメントマークを認識することは、互いに隣接して配置されたアライメントマークを撮像する際に、各アライメントマークが認識用カメラの撮像領域の中心から等間隔に位置するように認識用カメラの位置を調整することを含む。
(A)〜(D)は本発明の第1実施形態に係る多層プリント配線板の製造方法を示す工程図である。 (A)〜(E)は多層プリント配線板の製造方法を示す工程図である。 (A)〜(D)は多層プリント配線板の製造方法を示す工程図である。 (A)〜(D)は多層プリント配線板の製造方法を示す工程図である。 (A)〜(D)は多層プリント配線板の製造方法を示す工程図である。 多層プリント配線板の断面図である。 図6に示す多層プリント配線板にICチップを載置した状態を示す断面図である。 (A)〜(C)は多数個取り基板の平面図である。 (A)〜(C)は多層プリント配線板の製造方法での撮像画像の説明図である。 多層プリント配線板の製造方法で用いられるレーザ加工装置の説明図である。 多層プリント配線板の製造方法での加工用データの作成処理を示すフローチャートである。 第2実施形態に係る多層プリント配線板の製造方法での撮像画像の説明図である。 第2実施形態に係る多層プリント配線板の断面図である。
日本国特許公開2004−214247号公報及び日本国特許公開2007−214494号公報に記載の方法では、アライメントマークが1つずつ認識されることから、複数のアライメントマークの全てを認識するのに要する時間が長くなることが懸念される。特に、プリント配線板の高集積化に基づき、小さなアライメントマークを高精度で読み取ることが求められ、アライメントマークの認識に長時間を要すると考えられる。
本発明は、精度を低下させることなくアライメントマークの認識に要する時間を短縮できることを目的とする。
以下、本発明の実施態様について図を参照して説明する。
図10は、本発明の第1実施態様に係る多層プリント配線板の製造方法で用いられるレーザ加工装置(直描露光装置)を示している。第1実施形態の製造方法では、プリント配線板10を縦に3つ、横に5つ並べた多数個取り基板300で加工が行われる。即ち、基板300には、各プリント配線板10に対応する複数の描画領域が区画されている。加工完了後、基板300からプリント配線板10が切り分けられる。複数のプリント配線板10が1つにまとめられた状態で基板300から切断されてもよいし、プリント配線板10毎に基板300から切断されてもよい。各プリント配線板10の描画領域の4隅、即ち各プリント配線板10の4隅にはアライメントマーク159が形成されている。
レーザ加工装置のレーザ発振器160から出た光は、反射板166で反射され、基板上の焦点を鮮明にするための転写用マスク162を経由して走査ヘッド170へ送られる。
走査ヘッド170は、レーザ光をX方向にスキャンするガルバノミラー174XとY方向にスキャンする1ガルバノミラー74Yとの2枚で1組のガルバノミラーから構成されている。このミラー174X、174Yは、制御用のモータ172X、172Yにより駆動される。モータ172X、172Yはコンピュータからの制御指令に応じて、ミラー74X、174Yの角度を調整すると共に、内蔵しているエンコーダからの検出信号を該コンピュータ側へ送出するよう構成されている。
レーザ光は、2つのガルバノミラー174X、174Yを経由してそれぞれX−Y方向にスキャンされてf−θレンズ176を通り、多数個取り基板300の後述するソルダーレジスト層に当たり、ビアホール用の孔以外の部位を硬化させる。多数個取り基板300は、X−Y方向に移動するX−Yテーブル80に載置されている。
レーザ加工装置には、CCDカメラ190が配設されている。レーザ加工装置は、多数個取り基板300における個片プリント配線板10の四隅に配設されたアライメントマーク(位置決めマーク)159の位置をCCDカメラ190を用いて測定し、誤差を補正してから加工を開始するように構成されている。
アライメントマークを撮像するためのカメラ190の移動について図8及び図9を参照して説明する。
図8(A)は、図10中で示した多数個取り基板300の平面図である。多数個取り基板300は、上述したようにプリント配線板10を縦に3つ、横に5つ並べて成り、各プリント配線板10間に切断しろ11Aが設けられている、また、多数個取り基板300の縁部にも切断しろ11Bが設けられている。
図8(B)は、アライメントマークを撮像するためのカメラ190の移動軌跡を示している。
図中で、カメラはY方向に沿って移動されながらアライメントマークを撮像する。端部のアライメントマークの撮像が終わると、X方向に移動されて、次のY方向の撮像を開始する。左端及び右端のアライメントマークを撮像する際には、該アライメントマークの直上にカメラが移動する。隣接するプリント配線板10に対しては、中央部分の切断しろ11Aの中心線上にカメラが移動する。そして、隣接して配置された2枚のプリント配線板10の描画領域のアライメントマーク、即ち互いに隣接して配置された2個のアライメントマークをカメラで同時に撮像し、それぞれの位置を測定する。隣接して配置された2個のアライメントマークの間隔は、カメラの撮像領域内に各アライメントマークが入る範囲に設定されている。
図9(A)は、図8(B)中のプリント配線板10(2−1)のアライメントマークと、プリント配線板10(2−2)のアライメントマークとをカメラで同時に撮像した際の画像の説明図である。図9(A)では、プリント配線板10(2−1)においてプリント配線板10(1−1)及びプリント配線板10(2−2)に対向するアライメントマーク159と、プリント配線板10(2−2)においてプリント配線板10(1−2)及びプリント配線板10(2−1)に対向するアライメントマーク159とが撮像される。2個のアライメントマーク159、159をそれぞれ認識する際に、各アライメントマークが認識用カメラの撮像領域CEの中心ccから等間隔(X1=X2)、即ち、画素数が同じになるようにカメラの位置が調整される。
第1実施形態のプリント配線板の製造方法では、互いに隣接して配置された2個のアライメントマーク159、159をカメラ190で同時に撮像するので、1度に1個のアライメントマークを撮像する場合に比べてアライメントマークの認識に要する時間を短縮できる。ここで、2個のアライメントマークをそれぞれ認識する際に、各アライメントマークがカメラの撮像領域CEの中心ccから等間隔(X1=X2)に位置するように、カメラの位置が調整される。そのため、各アライメントマークの画像の歪みが互いに等しくなり、2個同時に撮像してもアライメントマークの測定位置精度を低下させることが無い。同時に撮像される各アライメントマークは、カメラの撮像領域CEの中心ccに近接していることが好ましい。これは、カメラのレンズの形状に起因するアライメントマークの輪郭の歪は、該レンズの中心に近接するに従い小さくなるためである。また、各アライメントマークは、図9(A)に示すように1つのドットで構成されてもよいし、図9(B)及び(C)に示すように複数のドットで構成されてもよい。各アライメントマークが複数のドットで構成される場合には、アライメントマークが1つのドットで構成される場合に比べてアライメントマークの測定位置精度を高めることができる。各アライメントマークが複数のドットで構成される場合には、各アライメントマークを構成する一群のドットの中心159Aがカメラの撮像領域CEの中心ccから等間隔に位置するように、カメラの位置が調整される。
第1実施形態のプリント配線板の製造方法では、隣接して配置された2個のアライメントマークは、互いに同じ形状、且つ同じ大きさの円形に形成されている。このため、各アライメントマークの画像が互いに同じになり、アライメントマークの測定の位置精度を低下させることが無い。
測定したアライメントマーク位置に基づくコンピュータによる加工用データの作成処理について、図11のフローチャートを参照して更に詳細に説明する。
コンピュータは、図8(B)を参照して上述したように軌跡に従いカメラを移動し(S12)、アライメントマークを撮像して、アライメントマークの位置を求めていく(S14)。全てのアライメントマークの撮像が完了するまでは(S16:No)、S12に戻り、アライメントマークの撮像を継続する。
全てのアライメントマークの撮像を完了すると(S16:Yes)、各プリント配線板10の4点のアライメントマーク159の位置から、各プリント配線板のX方向のずれ量、Y方向のずれ量、収縮量、回転量等の誤差を算出する(S18)。そして、測定した誤差を補正するための誤差補正量を作成する(S20)。引き続き、コンピュータは、それぞれの加工孔の座標からなる孔座標データを誤差補正量のデータにて修正し、実際に開ける孔の座標から成る実加工データを作成する(S22)。そして、該実加工データに基づき、ガルバノヘッド70を駆動するための走査ヘッドデータを作成すると共に、X−Yテーブル80を駆動するためのテーブルデータを作成する。該データに基づき、X−Yテーブル80、レーザ60、ガルバノヘッド70を駆動して実際のレーザ加工が行われる(S24)。
次に、本発明の第1実施形態に係る製造方法により製造される多層プリント配線板10の構成について、図6、図7を参照して説明する。図6は、図8(A)を参照して上述した多数個取り基板300から切り分けた個片の該多層プリント配線板10の断面図を示している。図7は、図6に示す多層プリント配線板10にICチップ90を取り付け、多層プリント配線板102をドータボード94へ載置した状態を示している。図6に示すように、多層プリント配線板10では、コア基板30の表面に導体回路34が形成されている。コア基板30の表面と裏面とはスルーホール36を介して接続されている。コア基板30上に、バイアホール60及び導体回路58の形成された層間樹脂絶縁層50と、バイアホール160及び導体回路158の形成された層間樹脂絶縁層150とが配設されている。該バイアホール160及び導体回路158の上層にはソルダーレジスト層70が形成されている。上面のソルダーレジスト層70には、開口71Sが形成され半田バンプ78Sが設けられている。下面のソルダーレジスト70には、開口71が形成され半田バンプ78Dが設けられている。
図7中に示すように、多層プリント配線板10の上面側の半田バンプ78Sは、ICチップ90のパッド92へ接続される。一方、下面側の半田バンプ78Dは、ドータボード94のランド96へ接続されている。
引き続き、図6を参照して上述した多層プリント配線板10の製造方法について図1〜図5を参照して説明する。
(1)厚さ0.2〜0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる絶縁性基板30の両面に5〜250μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とした(図1(A))。まず、この銅張積層板をドリル削孔して通孔33を穿設し(図1(B))、無電解めっき処理および電解めっき処理を施し、スルーホール36の側壁導体層36bを形成した(図1(C))。
(2)スルーホール36を形成した基板30を水洗いし、乾燥した後、黒化処理、および、還元処理を行い、スルーホール36の側壁導体層36b及び表面に粗化面36αを形成した(図1(D))。
(3)次に、平均粒径10μmの銅粒子を含む充填剤37(タツタ電線製の非導電性穴埋め銅ペースト、商品名:DDペースト)を、スルーホール36へスクリーン印刷によって充填し、乾燥、硬化させた(図2(A))。
引き続き、スルーホール36からはみ出した充填剤37を、#600のベルト研磨紙(三共理化学製)を用いたベルトサンダー研磨により除去し、さらにこのベルトサンダー研磨による傷を取り除くためのバフ研磨を行い、基板30の表面を平坦化した(図2(B)参照)。
(4)前記(3)で平坦化した基板30表面に、パラジウム触媒(アトテック製)を付与し、無電解銅めっきを施すことにより、厚さ0.6μmの無電解銅めっき膜23を形成した(図2(C)参照)。
(5)ついで、電解銅めっきを施し、厚さ15μmの電解銅めっき膜24を形成し、導体回路34となる部分の厚付け、およびスルーホール36に充填された充填剤37を覆う蓋めっき層(スルーホールランド)となる部分を形成した(図2(D))。
(6)導体回路および蓋めっき層となる部分を形成した基板30の両面に、市販の感光性ドライフィルムを張り付け、エッチングレジスト25を形成した(図2(E)参照)。
(7)そして、エッチングレジスト25を形成してない部分のめっき膜23,24と銅箔32をエッチング液にて溶解除去し、さらに、エッチングレジスト25を剥離除去した。これにより、独立した導体回路35、アライメントマーク34、および充填剤37を覆う蓋めっき層36aを形成した(図3(A)参照)。
(8)次に、導体回路35、アライメントマーク34および充填剤37を覆う蓋めっき層36aの表面にCu−Ni−P合金からなる厚さ2.5μmの粗化層(凹凸層)34βを形成した。さらに、この粗化層34βの表面に厚さ0.3μmのSn層を形成した(図3(B)参照、但し、Sn層については図示しない)。
(9)基板30の両面上に、基板30より少し大きめの層間樹脂絶縁層用樹脂フィルム(味の素社製:商品名;ABF−45SH)50γを載置し、仮圧着して裁断した後、真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層50を形成した(図3(C))。
(10)次に、下層の層間樹脂絶縁層50下のアライメントマーク34を、図8(B)を参照して上述した最外層層間樹脂絶縁層上のアライメントマーク159と同様にカメラで測定して、該アライメントマークに基づき、CO2ガスレーザにて層間樹脂絶縁層50にバイアホール用開口51を形成した(図3(D))。
(11)バイアホール用開口51が形成された基板を、60g/lの過マンガン酸を含む80℃の溶液に10分間浸漬した。そして、層間樹脂絶縁層50の表面に存在する粒子を除去することにより、バイアホール用開口51の内壁を含む層間樹脂絶縁層50の表面に粗化面50αを形成した(図4(A))。
(12)次に、上記処理を終えた基板を、中和溶液(シプレイ社製)に浸漬してから水洗いした。
さらに、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。
(13)次に、上村工業社製の無電解銅めっき水溶液(スルカップPEA)中に、触媒を付与した基板を浸漬して、粗面全体に厚さ0.3〜3.0μmの無電解銅めっき膜を形成し、バイアホール用開口51の内壁を含む層間樹脂絶縁層50の表面に無電解銅めっき膜52が形成された基板を得た(図4(B))。
(14)無電解銅めっき膜52が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して露光し、現像処理することにより、厚さ25μmのめっきレジスト54を設けた。ついで、基板を脱脂し、水洗後、さらに硫酸で洗浄してから、電解めっきを施し、めっきレジスト54非形成部に、厚さ15μmの電解銅めっき膜56を形成した(図4(C))。
(15)さらに、めっきレジスト54を剥離除去した後、そのめっきレジスト下の無電解めっき膜をエッチング処理して溶解除去し、独立の導体回路58、アライメントマーク59、及び、バイアホール60とした(図4(D))。
(16)ついで、上記(4)と同様の処理を行い、導体回路58及びバイアホール60の表面に粗化面58αを形成した(図5(A))。
(17)上記(9)〜(16)の工程を繰り返すことにより、さらに上層の導体回路158、アライメントマーク159、バイアホール160を有する層間絶縁層150を形成し、多層配線板を得た(図5(B))。導体回路158、アライメントマーク159、バイアホール160形成の際に層間樹脂絶縁層50上のアライメントマーク59を、図8(B)を参照して上述した最外層層間樹脂絶縁層上のアライメントマーク159と同様にカメラで撮像して位置決めを行った。
(18)次に、図8(B)及び図11を参照して上述したように、多数個取り基板300の最外層の層間樹脂絶縁層150上のアライメントマーク159を撮像した。そして、多数個取り基板300の両面に、市販のソルダーレジスト組成物70を20μmの厚さで塗布し、乾燥処理を行った(図8(C))。引き続き、図11のS18〜S24を参照して上述したように、開口形成部を除いてソルダーレジスト組成物にレーザを照射してソルダーレジストの硬化を行った。その後、薬液でソルダーレジストの未硬化部分を除去することで、開口71S、71を有し、その厚さが15〜25μmのソルダーレジストパターン層を形成した(図5(C))。
(19)次に、ソルダーレジスト層70が形成された基板を、無電解ニッケルめっき液に浸漬して、開口部71S、71に厚さ5μmのニッケルめっき層72を形成した。さらに、その基板を無電解金めっき液に浸漬して、ニッケルめっき層72上に、厚さ0.03μmの金めっき層74を形成し、半田パッドとした(図5(D))。ニッケル−金層以外にも、ニッケル−パラジウム−金層を形成してもよい。
(20)この後、ソルダーレジスト層の開口部71S、71にそれぞれ半田ボールを搭載し、230℃でリフローすることにより半田ボールを溶融し、半田バンプ78S、78Dを形成した(図6)。
多層プリント配線板10にICチップ90を載置し、リフローを行うことで、半田バンプ78Sを介してICチップ90のパッド92を多層プリント配線板10に接続した。そして、半田バンプ78Dを介して多層プリント配線板10をドータボード94へ取り付けた(図7)。
第1実施形態のプリント配線板は、製造工程で、コア基板上に層間樹脂絶縁層と導体層とをビルドアップ形成していく毎に、熱収縮が起こりプリント配線板の多数個取り用基板に局所的歪みが蓄積する。ここで、最上層の層間樹脂絶縁層150を形成した際に、歪みが最大になる。該最外層の層間樹脂絶縁層150上にソルダーレジスト層を配置する際に、該最外層の層間樹脂絶縁層150上のアライメントマーク159に基づき各プリント配線板単位に半田パッドと成る開口位置が調整されるため、プリント配線板毎に正しい位置に開口を設けることができる。
[第2実施形態]
図13を参照して本発明の第2実施形態に係る多層プリント配線板について説明する。
第1実施形態に係る多層プリント配線板では、コア基板の両面に層間樹脂絶縁層及び導体回路が積層された。これに対して、第2実施形態では、コア基板の無いコアレスの多層プリント配線板として構成されている。導体回路35を挟み、バイアホール60及び導体回路58の形成された層間樹脂絶縁層50が形成され、更に、上面側にはバイアホール160及び導体回路158の形成された層間樹脂絶縁層150が形成されている。
図12を参照して第2実施形態に係るプリント配線板の製造方法におけるアライメントマークの認識について説明する。
第1実施形態では、隣接して配置された2枚のプリント配線板のアライメントマークを認識用カメラで同時に撮像した。これに対して、図12に示すように、隣接して配置された4枚のプリント配線板10(1−1)、10(1−2)、10(2−1)、10(2−2)のアライメントマーク159、159、159、159を認識用カメラで同時に撮像する。ここで、4個のアライメントマークをそれぞれ認識する際に、各アライメントマークが認識用カメラの撮像領域CEの中心ccから等間隔(間隔d)に位置するように、カメラの位置を調整する。
第2実施形態のプリント配線板の製造方法では、隣接して配置された4枚のプリント配線板の4個のアライメントマーク159、159、159、159をカメラで同時に撮像するので、アライメントマークの認識に要する時間を短縮できる。ここで、4個のアライメントマークをそれぞれ認識する際に、各アライメントマークがカメラの撮像領域CEの中心ccから等間隔dに位置するようにカメラの位置を調整する。このため、アライメントマークの画像の歪みが等しくなり、アライメントマークの測定の位置精度を低下させることが無い。第2実施形態では4個のアライメントマークを同時に撮像しているが、第1実施形態と同様に2個のアライメントマークを同時に撮像してもよい。同様に、第1実施形態において4個のアライメントマークを同時に撮像してもよい。即ち、本発明では、同時に撮像されるアライメントマークの数は限定されず、互いに隣接する複数のアライメントマークが同時に撮像されればよい。同時に撮像されるアライメントマークの数の増加に伴って、アライメントマークの認識に要する時間を短縮することができる。また、各実施形態において、各アライメントマークの形状は特に限定されない。アライメントマークの形状として、円形以外にも、例えば撮像領域CEの上下方向(図9(A)の上下方向)又は左右方向(図9(A)の左右方向)に沿って延びる長方形が挙げられる。アライメントマークの形状及び大きさは、カメラのレンズの形状に起因するアライメントマークの輪郭の歪が少ない形状及び大きさが好ましい。
上述した実施形態では、本発明のアライメントマークの認識方法をビルドアップ多層配線板の製造工程におけるソルダーレジスト層の形成に適用したが、本発明のアライメントマークの認識方法を例えば層間絶縁層の形成に適用してもよい。更に、本発明のアライメントマークの認識方法を前記ビルドアップ多層配線板の製造以外の用途に適用してもよい。即ち、隣接したアライメントマークを、認識用カメラを用いて撮像して認識する必要がある用途であれば、本発明の本発明のアライメントマークの認識方法が適用可能である。
30 基板
36 スルーホール
40 樹脂充填層
50 層間樹脂絶縁層
58 導体回路
60 バイアホール
70 ソルダーレジスト層
159 アライメントマーク
160 カメラ

Claims (5)

  1. 互いに隣接して配置されたアライメントマークを含む複数のアライメントマークを有する基板を準備することと、
    基板上のアライメントマークを、認識用カメラを用いて撮像して認識することとを含むアライメントマークの認識方法であって、
    前記アライメントマークを認識することは、互いに隣接して配置されたアライメントマークを撮像する際に、各アライメントマークが認識用カメラの撮像領域の中心から等間隔に位置するように認識用カメラの位置を調整することを含む、アライメントマークの認識方法。
  2. 請求項1に記載のアライメントマークの認識方法において、
    前記隣接して配置されたアライメントマークは、互いに同じ形状、且つ同じ大きさを有している。
  3. 請求項1に記載のアライメントマークの認識方法により認識されたアライメントマークに基づいてプリント配線板を製造すること、を含むプリント配線板の製造方法。
  4. 請求項3に記載のプリント配線板の製造方法において、
    前記プリント配線板は、積層された層間樹脂絶縁層及び導体層と、最外層の層間樹脂絶縁層上に形成されたソルダーレジスト層とを有し、
    請求項1に記載のアライメントマークの認識方法により認識されたアライメントマークに基づいてソルダーレジスト層が形成される。
  5. 請求項3に記載のプリント配線板の製造方法は、
    プリント配線板に対応する複数の描画領域が区画され、各描画領域に対応するアライメントマークを有する基板を準備することを含む。
JP2010263712A 2009-12-04 2010-11-26 アライメントマークの認識方法、及びプリント配線板の製造方法 Pending JP2011119728A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US26673209P 2009-12-04 2009-12-04
US61/266,732 2009-12-04
US12/847,256 US8186050B2 (en) 2009-12-04 2010-07-30 Printed wiring board manufacturing method
US12/847,256 2010-07-30

Publications (1)

Publication Number Publication Date
JP2011119728A true JP2011119728A (ja) 2011-06-16

Family

ID=44080551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010263712A Pending JP2011119728A (ja) 2009-12-04 2010-11-26 アライメントマークの認識方法、及びプリント配線板の製造方法

Country Status (2)

Country Link
US (1) US8186050B2 (ja)
JP (1) JP2011119728A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135200A (ja) * 2011-12-27 2013-07-08 Shinko Electric Ind Co Ltd 配線基板の加工位置の補正方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5421893B2 (ja) * 2010-12-20 2014-02-19 日東電工株式会社 配線回路基板の製造方法、配線回路基板集合体シートの製造方法、配線回路基板および配線回路基板集合体シート
KR101483850B1 (ko) 2013-03-29 2015-01-16 삼성전기주식회사 기판 및 그 제조방법
EP3833164A1 (en) * 2019-12-05 2021-06-09 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Compensating misalignment of component carrier feature by modifying target design concerning correlated component carrier feature
DE102020103008A1 (de) * 2020-02-06 2021-08-12 HELLA GmbH & Co. KGaA Leiterplatte
JP2022061406A (ja) * 2020-10-06 2022-04-18 イビデン株式会社 多層配線基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60263807A (ja) * 1984-06-12 1985-12-27 Dainippon Screen Mfg Co Ltd プリント配線板のパタ−ン欠陥検査装置
US4928313A (en) * 1985-10-25 1990-05-22 Synthetic Vision Systems, Inc. Method and system for automatically visually inspecting an article
US4783826A (en) * 1986-08-18 1988-11-08 The Gerber Scientific Company, Inc. Pattern inspection system
WO1998033366A1 (fr) * 1997-01-29 1998-07-30 Kabushiki Kaisha Toshiba Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie
US6389688B1 (en) * 1997-06-18 2002-05-21 Micro Robotics Systems, Inc. Method and apparatus for chip placement
JP2004214247A (ja) 2002-12-27 2004-07-29 Juki Corp 部品実装装置
JP2006035140A (ja) 2004-07-28 2006-02-09 Maywa Co Ltd 廃水中の農薬の分解方法
JP2007214494A (ja) 2006-02-13 2007-08-23 Yamaha Motor Co Ltd マーク認識方法および表面実装機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135200A (ja) * 2011-12-27 2013-07-08 Shinko Electric Ind Co Ltd 配線基板の加工位置の補正方法

Also Published As

Publication number Publication date
US8186050B2 (en) 2012-05-29
US20110131806A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
TWI328991B (en) Manufacturing method of wiring substrate
TWI396474B (zh) 多層配線基板的製造方法
JP3666591B2 (ja) 半導体チップ搭載用基板の製造方法
KR101176814B1 (ko) 반도체 ic 내장 기판 및 그 제조 방법
JP2011119728A (ja) アライメントマークの認識方法、及びプリント配線板の製造方法
TWI385772B (zh) 配線基板的製造方法
JPWO2005086553A1 (ja) 多層基板の製造方法
JP5148334B2 (ja) 多層配線基板の製造方法
TWI500366B (zh) Multilayer printed wiring board and manufacturing method thereof
JP2003060356A (ja) 多層プリント配線基板の製造方法
JP3908610B2 (ja) 多層配線基板の製造方法
JP2004119729A (ja) 回路装置の製造方法
JP3799091B2 (ja) プリント配線板の製造方法
JP3328630B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002111148A (ja) 回路基板及び回路基板の製造方法
JP2017228724A (ja) プリント配線板の製造方法および電子デバイスの製造方法、ならびに、プリント配線板および電子デバイス
JP4502697B2 (ja) 多層基板の製造方法、多層基板および回路装置
CN112930045A (zh) 对制造部件承载件期间的未对准进行补偿的方法和设备
JP4637389B2 (ja) 多層配線基板の製造方法
JP2011103374A (ja) レーザ加工装置
JP3904401B2 (ja) 多層プリント配線板およびその製造方法
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
JP4534330B2 (ja) アライメント方法
JP3913632B2 (ja) ビルドアップ多層プリント配線板の製造方法
JP4508712B2 (ja) 多層基板の製造方法、多層基板および回路装置。