JP2000208671A - セラミック基板及びこれを用いた半導体装置並びにこれらの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 メタルバリの発生のないセラミック基板と該
基板を用いた半導体装置を提供する。 【解決手段】 バイアホール２ａと、その中に埋め込ま
れたベースメタルを露出させる溝部２ｂとからなる複数
のサイドスルー電極２を具備するセラミック基板１ａで
あって、溝部２ｂのセラミック基板１ａ側面における開
口幅はバイアホール２ａまたはこれに接続する配線メタ
ル４が機械的位置ずれによってカッティングライン６に
平行な方向にとりうる全ての範囲以上に大きくなるよう
構成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はセラミック基板及び
これを用いた半導体装置並びにこれらの製造方法に関
し、特に小型パッケージに適したものに関する。

【０００２】

【従来の技術】セラミック基板の製造方法の１つに、グ
リーンシートの状態でメタルを印刷し、同時焼成させる
方法がある。この方法は、基板単価を安くする方法とし
て広く用いられている。

【０００３】また、従来から、量産性を考慮し、一枚の
グリーンシートからセラミック基板を多数個取りするバ
ッチ処理が行われている。この際、グリーンシートを焼
成後複数のセラミック基板に分割する方法として、ダイ
シングやレーザースクライブがある。前者はダイシング
ソーで、後者はレーザーで切断する方法であるが、いず
れもダイシングラインまたはスクライブライン（総称し
てカッテイングラインと呼ぶ）にメタル配線等の金属パ
ターンが延在しているとバリを生じてしまう。従って、
リードレスチップキャリア等、基板側面にスルーホール
等を利用して形成した電極（以下、サイドスルー電極と
呼ぶ）を有するものに採用すると、デバリング工程が必
要となり、製品単価を押し上げてしまうので、チョコレ
ートブレーク法が採用されることが多い。これはグリー
ンシートの状態の時に金属パターン形成面とは反対の面
にＶ溝を刻んでおき、焼成後そのＶ溝に応力集中させて
Ｖ溝に沿って基板を割る方法である。

【０００４】しかしながら、この方法によると、セラミ
ックの脆性が災いして歩留まりを落とすことがある。即
ち、十分な応力集中がなされず、その結果Ｖ溝に沿らず
に割れてしまったり、分割面に欠けが生じてしまうので
ある。

【０００５】また、このような分割方法を採用する場
合、カッティング前にセラミック基板に半導体素子を搭
載することは、ブレーク治具の挿入スペースがなかった
り半導体素子へ衝撃が加わってしまう等の問題があり、
困難である。特に、半導体素子とセラミック基板の大き
さをほぼ同一とするようなチップサイズパッケージの場
合にはなおさらである。

【０００６】そこで、最近ではサイドスルー電極を有す
る基板でもダイシング等の分割方法を採用できるものが
提案されている。図６は、その工程の一例を示してい
る。まず、グリーンシート１上のサイドスルー電極形成
予定の部分に対応して金型（以下、バイアホール形成用
金型と呼ぶ）で貫通孔を空け（図６（ａ））、その貫通
孔をタングステン等のベースメタルで埋め込み、バイア
ホール２ａを形成する（図６（ｂ））。次にカッティン
グライン（後述）を挟んで隣接したバイアホール２ａ間
を別の金型（以下、溝部形成用金型と呼ぶ）で打ち抜い
て抜き穴３をつくる（図６（ｃ））。次にタングステン
やモリブデン等の配線メタル４をスクリーン印刷にて印
刷し、同時にカッティングする際のカッティング開始位
置やカッティング軸の基準となる画像認識用のメタルパ
ターン９も印刷する。その後全体を焼成し、これら配線
メタル４やバイアホール２ａ表面にＮｉメッキやＡｕメ
ッキ等を施す（図６（ｄ））。最後にカッティングライ
ン６に沿ってダイシングソーを走らせ、ダイシングす
る。

【０００７】従来、図示のようにバイアホール径と配線
メタル幅及び抜き穴の幅（ダイシング後の基板側面の溝
部の幅）はほぼ同一としており、その大きさは使用用途
によって異なるが、例えば０.２〜０.４ｍｍ幅程度と極
めて小さいものもあった。

【０００８】図６（ｃ）の工程は、ダイシング方法など
によって複数の小片（セラミック基板）にカットする
際、メタルバリの発生を防ぐためにカッティングライン
６にメタルがかからないように工夫された工程である。
ダイシング前に予めダイシングソーの通り道にメタルが
無くなるように、グリーンシート１がバイアホール２ａ
の一部と共に打ち抜かれる。

【０００９】

【発明が解決しようとする課題】しかしながら、上記の
ような構成では、バイアホール形成用金型と溝部形成用
金型が別金型となっている為、それら金型の相対的な位
置に約±０.０５〜±０.１ｍｍ程度の機械的な位置ずれ
が生じてしまう。大型のパッケージであればそれほど問
題はないが、前述のようなサイドスルー電極の幅が０．
２ｍｍ〜０．４ｍｍとなるような極小のパッケージでは
その影響が顕著になってしまい、外観不良や信頼性上の
問題が出てくる。即ち、図７に示すように、非対称的な
配線メタルが形成され、その結果本来打ち抜かれるはず
の箇所にベースメタルが残ることによって、カッティン
グライン６にメタルが掛かってしまい、重大なメタルバ
リを発生させる。例えばバイアホール２ａがφ０.２の
場合、０.１ｍｍ幅程度のメタルバリ１０を発生させ
る。

【００１０】また、溝部形成用金型と配線メタル間の相
対的な位置ずれである約±０．０５〜±０．１ｍｍ程度
の影響で、図８のような非対称的な配線メタルが形成さ
れる。本来、存在しない箇所に配線メタル４が形成され
ることによって、カッティングライン６に配線メタル４
が掛かってしまい、重大なメタルバリを発生させる。配
線メタル４はバイアホール２ａと離れる方向にずれて印
刷されても十分に導通がとれるよう長めに印刷されるの
で、例えば０．１ｍｍ長ければ、バイアホールがφ０．
２ｍｍの場合は同図ａの箇所まで、即ち正規の位置より
０．１ｍｍ程度カッティングライン６に向かって配線メ
タル４が延び、０．１ｍｍ幅程度のメタルバリ１０を発
生させる。

【００１１】また、カッティングする際の位置合わせ用
として、グリーンシート１のセラミック基板が形成され
ない外辺に画像認識用パターン９が形成されているが、
これは配線メタル形成時に同時印刷する場合が多く、バ
イアホール形成用金型と溝部形成用金型間の相対的なず
れとは全く無関係となるので、図９に示すように、バイ
アホール形成用金型に対し、溝部形成用金型が図の左側
にずれ、画像認識用パターン９が図の右側にずれる場合
もあり、深刻なメタルバリ１０を発生させる虞がある。

【００１２】本発明は上記問題点を解消し、メタルバリ
の発生のないセラミック基板と該基板を用いた半導体装
置を安定して供給することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、本発明のセラミック基板は、バイアホールと、側面
に設けられ表裏面を貫通し前記バイアホール内に埋め込
まれたベースメタルを露出させる溝部とからなる複数の
サイドスルー電極を具備するセラミック基板であって、
前記溝部の前記セラミック基板側面における開口幅は、
前記バイアホールまたは該バイアホールに接続する配線
メタルが機械的位置ずれによってカッティングラインに
平行な方向にとりうる全ての範囲以上に大きいことを特
徴とする。

【００１４】また、本発明の半導体装置は、前記セラミ
ック基板上に前記配線メタルに電気的に導通するバンプ
を具備するフリップチップを搭載してなることを特徴と
する。

【００１５】また、本発明のセラミック基板の製造方法
は、グリーンシート上にカッティングラインと離間させ
てサイドスルー電極に対応した貫通孔をバイアホール形
成用金型で打ち抜く工程と、前記貫通孔にベースメタル
を埋込みバイアホールを形成する工程と、カッティング
ラインを挟んで隣接する２つの前記バイアホールのいず
れの一部も切り落とすように溝部形成用金型で抜き穴を
形成する工程と、前記バイアホールに接続する配線メタ
ルを形成する工程と、前記グリーンシートを焼成する工
程と、該焼成したグリーンシートを前記カッティングラ
インに沿って切断する工程とを具備するセラミック基板
の製造方法であって、前記抜き穴の前記カッティングラ
インに沿った幅を前記バイアホールまたは前記配線メタ
ルが前記バイアホール形成用金型及び前記配線メタル印
刷用のマスクの機械的位置ずれによって前記カッティン
グラインに平行な方向にとりうる全ての範囲以上に大き
くしたことを特徴とする。

【００１６】特に、本製造方法では、前記貫通孔を形成
する工程または前記抜き穴を形成する工程において同時
に画像認識用の透孔を前記カッティングラインに対応し
て形成し、前記切断する工程において切断前に前記透孔
近傍の画像をカメラで認識し該画像を基にカッティング
開始位置及びカッティング軸を補正する構成として良好
な結果をもたらす。

【００１７】この際、前記画像認識用の透孔を前記グリ
ーンシートの外辺のセラミック基板が形成されない領域
に形成し、前記配線メタルを形成する工程で同時に前記
透孔周縁にメタルパターンを形成する構成として良い。

【００１８】さらに、本発明の半導体装置の製造方法
は、前述のセラミック基板の製造方法のいずれかにおい
て、前記グリーンシートを焼成する工程と前記切断する
工程との間に前記配線メタルにバンプを電気的に導通さ
せてフリップチップを搭載する工程を追加してなること
を特徴とする。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に沿って説明する。なお、複数の図面にわた
り、同一または相当するものには同一の符号を付してい
る。図１は本発明の実施の形態を示す図で、３は抜き
穴、５は画像認識用の透孔を示す。

【００２０】図１ではこれまでバイアホール２ａの径や
配線メタル４と同じ幅であった抜き穴３の幅をそれらよ
り十分広くとっている。これにより図２に示すようにバ
イアホール形成用金型と溝部形成用金型が相対的な位置
ずれを起こしたとしても、カッティングライン６にメタ
ルが掛かることはない。例えばバイアホール２ａがφ
０．２ｍｍの場合、バイアホール形成用金型と溝部形成
用金型の相対的な位置ずれは約±０．０５〜±０．１ｍ
ｍ程度である為、抜き穴３の幅は０．３〜０．４ｍｍ程
度とする。これによって溝部形成用金型と配線メタルの
ずれ約±０．０５〜±０．１ｍｍがあったとしても、同
じくカッティングライン６にメタルが掛かってくること
はない。

【００２１】このように、バイアホール形成用金型と溝
部形成用金型の位置ずれによってバイアホール２ａまた
は配線メタル４がカッティングライン６に平行な方向に
とりうる範囲を見越して、これ以上に抜き穴３の幅を大
きく形成しておくため、バイアホール２ａと配線メタル
４が必ず抜き穴３で寸断されるようになり、カッティン
グライン６にメタルが掛からなくなる。従って、カッテ
ィングライン６に沿ってダイシングやレーザースクライ
ブを行ってもバリが発生しない。

【００２２】また、図１に示したとおり、これまで配線
メタル４形成時に同時印刷していた画像認識用パターン
を透孔５で代用している。これは溝部形成用金型で同時
に打ち抜いて形成したもので、この透孔５とその周囲を
カメラで画像認識し、その画像を画像処理装置で光のコ
ントラストを基に２値化し、透孔の外周縁を検出してパ
ターンマッチングするようにしており、これを各カッテ
ィングライン毎もしくは数ラインおきに行い、カッティ
ング開始位置やカッティング軸を補正する。これによっ
て図３に示すように、バイアホール形成用金型に対し、
溝部形成用金型が図の左側にずれた結果抜き穴３がずれ
たとしても、透孔５も同時に図の左側にずれてくれるの
で、カッティングライン６にメタルが掛かってくること
はなく、メタルバリの発生を防止できる。

【００２３】このように、透孔を認識させる方法による
と、配線メタルのずれがカッティングラインの位置に影
響を与えないので、非常に高精度なカッティングが可能
となる。なお、この透孔は、カメラで認識し易いように
透孔周囲を配線メタル形成時に同時印刷したメタライズ
５ａで囲んでいる。

【００２４】図４はこのようにしてできあがったセラミ
ック基板１ａを示す図である。図示の基板側面の溝部２
ｂは図１の焼成済グリーンシート１をカッティングライ
ン６に沿ってダイシングした結果抜き穴３が切断されて
できたものであり、その開口幅は抜き穴３の幅に等し
く、露出したバイアホール２ａのベースメタルとともに
サイドスルー電極２を構成している。サイドスルー電極
２にはバリ等の障害物もなく、十分な広さでベースメタ
ルを露出する。従って実装基板との接触が良好で、はん
だ這いあがりを確実にできるため電気的接続の信頼性を
向上できる。

【００２５】また、図５は図４のセラミック基板１ａを
用いた半導体装置の例を示す。これは焼成後カッティン
グ前のグリーンシート上にフリップチップ７を搭載し配
線メタルとバンプを電気的に接続し、接続部を樹脂８で
保護し、カッティングしたもので、図示のようにセラミ
ック基板１ａを十分に小さくすることを可能としてい
る。フリップチップ７の搭載方法としては、例えば超音
波ボンディング、はんだリフロー、異方性導電性樹脂等
による一般的な手法を採用できる。カッティングの際、
ダイシングやレーザースクライブが採用できるので、治
具挿入のための余計なスペースを空けずに済み、半導体
素子搭載ピッチを狭くできる。

【００２６】このように、セラミック基板のカッティン
グ歩留まりを高めることが可能なために、これ用いた半
導体装置の製造コストも下げることができる。セラミッ
ク基板のカッティング歩留まりが低いとカッティングし
て良品を選別し、その上で半導体素子を搭載しなければ
ならないが、通常の半導体プロセスのチップマウントと
セパレートのように、２工程をオンライン化することが
できる。

【００２７】以上、実施の形態について述べたが、本発
明はこれに限らず種々の変更が可能である。例えば、上
記実施の形態では画像認識用の透孔周縁にメタライズを
行ったが、光のコントラストで穴の形が判れば良く、裏
面から採光をすることによってメタライズを省略するこ
ともできる。また、穴をメタルで埋め込み、認識させる
方法も可能である。

【００２８】

【発明の効果】以上説明したように、サイドスルー電極
溝部のセラミック基板側面の開口幅を電極となるバイア
ホールや配線メタルの幅よりも適度に広くでき、カッテ
ィングラインにそれらが掛からないようにしてメタルバ
リの発生を防ぐことができる。

【００２９】また、サイドスルー電極が溝部内のみに形
成されるので、セラミック基板を実装した場合、セラミ
ック基板側面にはんだがはみ出て外観不良が発生するよ
うなことはない。このようなセラミック基板及びこれを
使用した半導体装置を安定して提供することができる。

【００３０】また、画像認識用の透孔を溝部形成用金型
で同時に打ち抜いた穴とすることによって、カッティン
グラインの抜き穴に対する位置ずれを無くしメタルバリ
の発生を防止できる。

【図面の簡単な説明】

【図１】本発明に係るセラミック基板製造方法の実施の
形態を示す図である。

【図２】本発明の効果を説明する図である。

【図３】本発明の効果を説明する図である。

【図４】本発明に係るセラミック基板の実施の形態を示
す図である。

【図５】本発明に係る半導体装置の実施の形態を示す図
である。

【図６】従来のセラミック基板の製造工程を示す図であ
る。

【図７】従来のメタルバリ発生メカニズムを説明する図
である。

【図８】従来のメタルバリ発生メカニズムを説明する図
である。

【図９】従来のメタルバリ発生メカニズムを説明する図
である。

【符号の説明】

１：グリーンシート、２：サイドスルー電極、２ａ：バ
イアホール、２ｂ：溝部、３：抜き穴、４：配線メタ
ル、５：画像認識用透孔、６：カッティングライン、
７：フリップチップ、８：樹脂、９：画像認識用メタル
パターン、１０：バリ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 バイアホールと、側面に設けられ表裏面
   を貫通し前記バイアホール内に埋め込まれたベースメタ
   ルを露出させる溝部とからなる複数のサイドスルー電極
   を具備するセラミック基板であって、 前記溝部の前記セラミック基板側面における開口幅は、
   前記バイアホールまたは該バイアホールに接続する配線
   メタルが機械的位置ずれによってカッティングラインに
   平行な方向にとりうる全ての範囲以上に大きいことを特
   徴とするセラミック基板。
2. 【請求項２】 前記請求項１に記載のセラミック基板上
   に前記配線メタルに電気的に導通するバンプを具備する
   フリップチップを搭載してなることを特徴とする半導体
   装置。
3. 【請求項３】 グリーンシート上にカッティングライン
   と離間させてサイドスルー電極に対応した貫通孔をバイ
   アホール形成用金型で打ち抜く工程と、前記貫通孔にベ
   ースメタルを埋込みバイアホールを形成する工程と、カ
   ッティングラインを挟んで隣接する２つの前記バイアホ
   ールのいずれの一部も切り落とすように溝部形成用金型
   で抜き穴を形成する工程と、前記バイアホールに接続す
   る配線メタルを形成する工程と、前記グリーンシートを
   焼成する工程と、該焼成したグリーンシートを前記カッ
   ティングラインに沿って切断する工程とを具備するセラ
   ミック基板の製造方法であって、 前記抜き穴の前記カッティングラインに沿った幅を前記
   バイアホールまたは前記配線メタルが前記バイアホール
   形成用金型及び前記配線メタル印刷用のマスクの機械的
   位置ずれによって前記カッティングラインに平行な方向
   にとりうる全ての範囲以上に大きくしたことを特徴とす
   るセラミック基板の製造方法。
4. 【請求項４】 前記抜き穴を形成する工程において、同
   時に画像認識用の透孔を前記カッティングラインに対応
   して形成し、前記切断する工程において切断前に前記透
   孔近傍の画像をカメラで認識し該画像を基にカッティン
   グ開始位置及びカッティング軸を補正することを特徴と
   する請求項３に記載のセラミック基板の製造方法。
5. 【請求項５】 前記画像認識用の透孔は前記グリーンシ
   ートの外辺のセラミック基板が形成されない領域に形成
   され、前記画像認識用の透孔周縁には前記配線メタルを
   形成する工程において同時にメタルパターンが形成され
   ることを特徴とする請求項４に記載のセラミック基板の
   製造方法。
6. 【請求項６】 前記請求項３乃至５に記載のセラミック
   基板の製造方法に、前記グリーンシートを焼成する工程
   と前記切断する工程との間に前記配線メタルにバンプを
   電気的に導通させてフリップチップを搭載する工程を追
   加してなることを特徴とする半導体装置の製造方法。