JP4023971B2 - チップ型半導体装置 - Google Patents
チップ型半導体装置 Download PDFInfo
- Publication number
- JP4023971B2 JP4023971B2 JP34411999A JP34411999A JP4023971B2 JP 4023971 B2 JP4023971 B2 JP 4023971B2 JP 34411999 A JP34411999 A JP 34411999A JP 34411999 A JP34411999 A JP 34411999A JP 4023971 B2 JP4023971 B2 JP 4023971B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- type semiconductor
- semiconductor device
- electrode
- electrode coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はチップ型半導体装置に関し、より詳細には切断具による切断で生じる、問題となるようなバリを有さないチップ型半導体装置に関するものである。
【０００２】
【従来の技術】
近年の電子機器の小型・軽量化傾向に伴って、回路基板へ表面実装が可能な電子部品、即ちチップ型半導体装置の需要が急速に増加している。チップ型半導体装置（以下、チップ型装置と記すことがある）は直方体ブロックに近い形を通常はしており、その両端部には電極被膜が形成されている。この電極被膜と回路基板上の配線パターンとが接触するようにチップ型装置を回路基板上に配設し、クリーム半田などの導電性接着剤を用いてチップ型装置を基板上に固着している。
【０００３】
従来の代表的なチップ型装置の形態を図５に示す。平面視長矩形状をしたチップ基板１の上面長手方向両端部にはそれぞれ電極被膜２，２’が形成されている。そして基板１の表面には、電極被膜２に導通する第１の導電パターン３が電極被膜２と一体に形成され、同様に電極被膜２’に導通する第２の導電パターン４が電極被膜２’と一体に形成されている。第１の導電パターン３には半導体素子（この図ではＬＥＤチップ）５が導電性接着剤で固着され、また第２の導電パターン４にはワイヤボンディング部（不図示）が形成され、半導体素子５の上面電極（不図示）とボンディングワイヤ６によって結線されている。そして、半導体素子５およびボンディングワイヤ６、第１及び第２の導電パターン３，４を覆うように、封止用樹脂（この図では透明または半透明の樹脂）からなる封止体７が形成されている。
【０００４】
このような従来のチップ型装置は、効率的な製造を行うために一般的には次のようにして製造される。平板状の材料基板に複数本のスリットを設けて複数本の桟を形成し、この桟に電極被膜および導体パターンを形成した後、導体パターン上に半導体素子をボンディングし、桟の上面をその長手方向に一連に覆うように封止体を成形して、複数のチップ型装置が連続して繋がった中間体を製造する。この中間体の具体例を図６に示す。そして図７の破線で示す位置をダイシングなどで切断して、図５に示した従来のチップ型装置を得ていた。
【０００５】
【発明が解決しようとする課題】
ところが、このような従来のチップ型装置では、ダイシングにより切断する際、切断刃による強力な剪断力でバリが形成され、このバリがチップ型装置の端部より外側に延出すると、製造の後工程でバリによる引っかかりで流れ作業が中断する不具合が生じていた。
【０００６】
本発明はこのような従来の問題に鑑みてなされたものであり、その目的は、製造後工程で問題となるようなバリを有しないチップ型半導体装置を提供する点にある。
【０００７】
【課題を解決するための手段】
本発明によれば、チップ基板の上面から側面を通って下面に至る電極被膜がチップ基板の両端部に形成され、複数のチップ型半導体装置が連続して繋がった中間体からダイシングで切断して作製するチップ型半導体装置において、前記チップ基板の両端部における前記電極被膜の両側端が、チップ基板の両側端よりも内側に位置していることを特徴とするチップ型半導体装置が提供される。
【０００８】
ここで、バリによる不具合をより完全に防止するためには、前記電極被膜の両側端がチップ基板の両側端よりも内側に位置している部分の、チップ型装置の縁端からの長さを１００ミクロン以上とするのがよい。
【０００９】
【発明の実施の形態】
本発明者は、ダイシングによるバリの発生防止を目的として鋭意検討した結果、電極被膜、中でも軟質なＣｕ層がダイシング刃の剪断力によって引き延ばされて問題となるバリを形成しているという新たな知見を得て、本発明をなすに至った。
【００１０】
すなわち、本発明のチップ型半導体装置では、チップ基板の両端部における電極被膜の両側端をチップ基板の両側端よりも内側に位置するようにし、チップ基板の両端部に形成された電極被膜がダイシングによる切断の際にダイシング刃に接触しないようにして、バリの発生を有効に防止したのである。
【００１１】
図１に本発明のチップ型半導体装置の一実施態様を示す。なお図５と同じ部分は同じ符号を付している。平面視長矩形状をしたチップ基板１の上面長手方向両端部にはそれぞれ電極被膜２，２’が形成されている。そして電極被膜２に導通する第１の導電パターン３が電極被膜２と一体に形成され、同様に電極被膜２’に導通する第２の導電パターン４が電極被膜２’と一体に形成されている。
【００１２】
電極被膜２，２’の側端２１は、チップ基板１の側端１１よりも内側に位置するように形成されている。このとき電極被膜の側端２１のすべてをチップ基板の側端１１よりも内側に位置させてもよいが、後述する製造工程におけるめっきによる電極被膜の形成において作業が煩雑になることから、図１のチップ型装置のようにチップ基板１の縁端から一定長さｍだけ、電極被膜の側端２１を内側に位置させるのがよい。チップ型装置の縁端からの長さｍは、ダイシング刃で電極被膜を切断したときに生じるバリの長さよりも長くする必要があり、電極被膜の材料やダイシングの運転条件などから適宜決定すればよいが、一般に１００ミクロン以上であることが望ましく、より望ましくは１５０ミクロン以上である。
【００１３】
またチップ基板の側端から電極被膜の側端までの距離ｎは特に限定はないが、電極被膜の導電特性の点からはできる限り短い方がよい。
【００１４】
そして図１において、第１の導電パターン３には半導体素子（この図ではＬＥＤチップ）５が導電性接着剤で固着され、また第２の導電パターン４にはワイヤボンディング部（不図示）が形成され、半導体素子５の上面電極（不図示）とボンディングワイヤ６によって結線されている。そして、半導体素子５およびボンディングワイヤ６、第１及び第２の導電パターン３，４を覆うように封止用樹脂（この図では透明または半透明の樹脂）からなる封止体７が形成されている。もちろん、これら導電パターンの形状や使用する半導体素子の種類・固着方法などに特に限定はなく、従来公知のものがここでも採用することができる。
【００１５】
チップ基板上に形成される電極被膜の他の実施態様を図２に示す。図２は本発明のチップ型装置の平面図である。なおこの図では半導体素子およびボンディングワイヤ、封止体などは省略している。図２（ａ）の電極被膜は４つの角を面取りした形状、図２（ｂ）の電極被膜は４つの角を１／４円で切り取った形状、そして図２（ｃ）の電極被膜は４つの角に丸みをつけた形状をそれぞれ有している。これらの電極被膜において、チップ型装置の縁端から長さｍは、ダイシング刃により電極被膜が切断されたときに生じるバリの長さよりももちろん長く設定されている。
【００１６】
本発明のチップ型装置は例えば次のようにして製造することができる。ガラスエポキシなどからなる平板状の材料基板の表・裏面に銅薄板を密着させた後、打ち抜き用金型、あるいはルータを用いて所望の形状（例えば複数のスリットを設けた形状）に成形する。ここで、チップ基板の両端部を電極被膜の両側端と同一平面形状とする場合には、チップ基板の両端部となる部分の形状をこの段階で成形しておくのがよい。次に不要部分をエッジングなどにより取り除いて表面・裏面の電極被膜および導電パターンとなる部分を形成する。この状態の平面図を図３に示す。
【００１７】
図３では、複数本のスリット３２を材料基板１０に設けて複数本の桟３１を形成してある。この桟３１の両側縁部には、電極被膜２，２’となる部分が相互対向状に形成され、第１の電極被膜２部分から桟の幅方向に延びる複数の第１導体パターン３となる部分は等間隔に形成されるとともに、第２電極被膜２’部分から桟の幅方向に延びる複数の第２導体パターン４となる部分も等間隔に形成されている。そしてダイシングによる切断中心線（図では破線）を中心としてダイシング刃の厚さ以上の幅の切り込み３３が桟３１の両側端から電極被膜となる部分に形成されている。なお図３では、桟３１自体には切り込み３３は形成されていない。
【００１８】
この切り込み３３の部分拡大図を図４に示す。図４において、電極被膜２，２’のバリ発生防止の観点から、切り込み３３の幅ｄは、ダイシング刃３４の厚さＤよりも広くする必要があるが、観念上は切り込み３３の幅ｄはダイシング刃３４の幅Ｄに限りなく等しくてもよい。また切り込み３３の長さｍは、ダイシングによる切断で生じる電極被膜のバリ長さよりも長くする必要があり、１００ミクロン以上であることが推奨される。
【００１９】
次にこのような材料基板１０上の電極被膜２，２’および導電パターン３，４となる部分、さらに側面の電極被膜となる部分に、例えばＣｕ，Ｎｉ，Ａｕなどの金属薄層を電気めっきにより積層形成する。このとき、桟の両側縁に形成された電極被膜２，２’が各チップごとに分断されていると、各チップ毎に電気めっきのための電極を接続しなければならず作業負担が増大する。このため電極被膜２，２’は連続していることが望ましい。
【００２０】
上記のような材料基板１０に対し、各桟３１の第１の電極被膜２に導通する各第１の導体パターン３上には、それぞれ半導体素子がボンディングされる。そうして、各半導体素子５の上面パッド（不図示）と第２の導体パターン４との間は、ボンディングワイヤによって結線される。各桟にその長手方向に並ぶ各チップボンディング部の全てに半導体素子５をボンディングし、かつ所定のワイヤボンディングがなされると、各桟３１の上面をその長手方向に一連に覆う封止体７が、たとえばトランスファモールド法によって形成される。もちろん、半導体素子としては特に限定はなく、例えば受光素子、複合素子など従来公知の半導体素子を使用することができる。
【００２１】
そして図３の破線にダイシング刃の中心が位置するようにして各桟３１を切断してチップ型装置を得る。これによりチップ基板の両端部において、電極被膜の両側端がチップ基板の両側端よりも内側に位置したチップ型装置が得られる。
【００２２】
本発明のチップ型装置は回路基板などへの表面実装されて使用される。表面装着は、例えば回路基板上の配線パターンとチップ型半導体装置の電極被膜とを接触するように回路基板上に配設した後、クリーム半田などの導電性接着剤を電極被膜および配線パターンに塗布し、リフロー炉で加熱してクリーム半田を溶融させることにより行われる。
【００２３】
【発明の効果】
本発明のチップ型半導体装置によれば、チップ基板の両端部における前記電極被膜の両側端がチップ基板の両側端よりも内側に位置しているので、ダイシング切断によってたとえバリが形成されていたとしても、装置から外へ延出していないので製造の後工程においてバリによる引っかかりで流れ作業が中断するといった不具合が防止される。
【図面の簡単な説明】
【図１】 本発明のチップ型半導体装置の一実施態様を示す斜視図である。
【図２】 本発明のチップ型半導体装置の他の実施態様を示す平面図である。
【図３】 本発明のチップ型半導体装置の製造中間体の平面図である。
【図４】 図３の製造中間体の部分拡大図である。
【図５】 従来のチップ型半導体装置を示す斜視図である。
【図６】 ダイシング切断前の従来のチップ型半導体装置を示す斜視図である。
【符号の説明】
１ チップ基板
２、２’ 電極被膜
５ 半導体素子
１０ 材料基板
１１ チップ基板の側端
２１ 電極被膜の側端
【発明の属する技術分野】
本発明はチップ型半導体装置に関し、より詳細には切断具による切断で生じる、問題となるようなバリを有さないチップ型半導体装置に関するものである。
【０００２】
【従来の技術】
近年の電子機器の小型・軽量化傾向に伴って、回路基板へ表面実装が可能な電子部品、即ちチップ型半導体装置の需要が急速に増加している。チップ型半導体装置（以下、チップ型装置と記すことがある）は直方体ブロックに近い形を通常はしており、その両端部には電極被膜が形成されている。この電極被膜と回路基板上の配線パターンとが接触するようにチップ型装置を回路基板上に配設し、クリーム半田などの導電性接着剤を用いてチップ型装置を基板上に固着している。
【０００３】
従来の代表的なチップ型装置の形態を図５に示す。平面視長矩形状をしたチップ基板１の上面長手方向両端部にはそれぞれ電極被膜２，２’が形成されている。そして基板１の表面には、電極被膜２に導通する第１の導電パターン３が電極被膜２と一体に形成され、同様に電極被膜２’に導通する第２の導電パターン４が電極被膜２’と一体に形成されている。第１の導電パターン３には半導体素子（この図ではＬＥＤチップ）５が導電性接着剤で固着され、また第２の導電パターン４にはワイヤボンディング部（不図示）が形成され、半導体素子５の上面電極（不図示）とボンディングワイヤ６によって結線されている。そして、半導体素子５およびボンディングワイヤ６、第１及び第２の導電パターン３，４を覆うように、封止用樹脂（この図では透明または半透明の樹脂）からなる封止体７が形成されている。
【０００４】
このような従来のチップ型装置は、効率的な製造を行うために一般的には次のようにして製造される。平板状の材料基板に複数本のスリットを設けて複数本の桟を形成し、この桟に電極被膜および導体パターンを形成した後、導体パターン上に半導体素子をボンディングし、桟の上面をその長手方向に一連に覆うように封止体を成形して、複数のチップ型装置が連続して繋がった中間体を製造する。この中間体の具体例を図６に示す。そして図７の破線で示す位置をダイシングなどで切断して、図５に示した従来のチップ型装置を得ていた。
【０００５】
【発明が解決しようとする課題】
ところが、このような従来のチップ型装置では、ダイシングにより切断する際、切断刃による強力な剪断力でバリが形成され、このバリがチップ型装置の端部より外側に延出すると、製造の後工程でバリによる引っかかりで流れ作業が中断する不具合が生じていた。
【０００６】
本発明はこのような従来の問題に鑑みてなされたものであり、その目的は、製造後工程で問題となるようなバリを有しないチップ型半導体装置を提供する点にある。
【０００７】
【課題を解決するための手段】
本発明によれば、チップ基板の上面から側面を通って下面に至る電極被膜がチップ基板の両端部に形成され、複数のチップ型半導体装置が連続して繋がった中間体からダイシングで切断して作製するチップ型半導体装置において、前記チップ基板の両端部における前記電極被膜の両側端が、チップ基板の両側端よりも内側に位置していることを特徴とするチップ型半導体装置が提供される。
【０００８】
ここで、バリによる不具合をより完全に防止するためには、前記電極被膜の両側端がチップ基板の両側端よりも内側に位置している部分の、チップ型装置の縁端からの長さを１００ミクロン以上とするのがよい。
【０００９】
【発明の実施の形態】
本発明者は、ダイシングによるバリの発生防止を目的として鋭意検討した結果、電極被膜、中でも軟質なＣｕ層がダイシング刃の剪断力によって引き延ばされて問題となるバリを形成しているという新たな知見を得て、本発明をなすに至った。
【００１０】
すなわち、本発明のチップ型半導体装置では、チップ基板の両端部における電極被膜の両側端をチップ基板の両側端よりも内側に位置するようにし、チップ基板の両端部に形成された電極被膜がダイシングによる切断の際にダイシング刃に接触しないようにして、バリの発生を有効に防止したのである。
【００１１】
図１に本発明のチップ型半導体装置の一実施態様を示す。なお図５と同じ部分は同じ符号を付している。平面視長矩形状をしたチップ基板１の上面長手方向両端部にはそれぞれ電極被膜２，２’が形成されている。そして電極被膜２に導通する第１の導電パターン３が電極被膜２と一体に形成され、同様に電極被膜２’に導通する第２の導電パターン４が電極被膜２’と一体に形成されている。
【００１２】
電極被膜２，２’の側端２１は、チップ基板１の側端１１よりも内側に位置するように形成されている。このとき電極被膜の側端２１のすべてをチップ基板の側端１１よりも内側に位置させてもよいが、後述する製造工程におけるめっきによる電極被膜の形成において作業が煩雑になることから、図１のチップ型装置のようにチップ基板１の縁端から一定長さｍだけ、電極被膜の側端２１を内側に位置させるのがよい。チップ型装置の縁端からの長さｍは、ダイシング刃で電極被膜を切断したときに生じるバリの長さよりも長くする必要があり、電極被膜の材料やダイシングの運転条件などから適宜決定すればよいが、一般に１００ミクロン以上であることが望ましく、より望ましくは１５０ミクロン以上である。
【００１３】
またチップ基板の側端から電極被膜の側端までの距離ｎは特に限定はないが、電極被膜の導電特性の点からはできる限り短い方がよい。
【００１４】
そして図１において、第１の導電パターン３には半導体素子（この図ではＬＥＤチップ）５が導電性接着剤で固着され、また第２の導電パターン４にはワイヤボンディング部（不図示）が形成され、半導体素子５の上面電極（不図示）とボンディングワイヤ６によって結線されている。そして、半導体素子５およびボンディングワイヤ６、第１及び第２の導電パターン３，４を覆うように封止用樹脂（この図では透明または半透明の樹脂）からなる封止体７が形成されている。もちろん、これら導電パターンの形状や使用する半導体素子の種類・固着方法などに特に限定はなく、従来公知のものがここでも採用することができる。
【００１５】
チップ基板上に形成される電極被膜の他の実施態様を図２に示す。図２は本発明のチップ型装置の平面図である。なおこの図では半導体素子およびボンディングワイヤ、封止体などは省略している。図２（ａ）の電極被膜は４つの角を面取りした形状、図２（ｂ）の電極被膜は４つの角を１／４円で切り取った形状、そして図２（ｃ）の電極被膜は４つの角に丸みをつけた形状をそれぞれ有している。これらの電極被膜において、チップ型装置の縁端から長さｍは、ダイシング刃により電極被膜が切断されたときに生じるバリの長さよりももちろん長く設定されている。
【００１６】
本発明のチップ型装置は例えば次のようにして製造することができる。ガラスエポキシなどからなる平板状の材料基板の表・裏面に銅薄板を密着させた後、打ち抜き用金型、あるいはルータを用いて所望の形状（例えば複数のスリットを設けた形状）に成形する。ここで、チップ基板の両端部を電極被膜の両側端と同一平面形状とする場合には、チップ基板の両端部となる部分の形状をこの段階で成形しておくのがよい。次に不要部分をエッジングなどにより取り除いて表面・裏面の電極被膜および導電パターンとなる部分を形成する。この状態の平面図を図３に示す。
【００１７】
図３では、複数本のスリット３２を材料基板１０に設けて複数本の桟３１を形成してある。この桟３１の両側縁部には、電極被膜２，２’となる部分が相互対向状に形成され、第１の電極被膜２部分から桟の幅方向に延びる複数の第１導体パターン３となる部分は等間隔に形成されるとともに、第２電極被膜２’部分から桟の幅方向に延びる複数の第２導体パターン４となる部分も等間隔に形成されている。そしてダイシングによる切断中心線（図では破線）を中心としてダイシング刃の厚さ以上の幅の切り込み３３が桟３１の両側端から電極被膜となる部分に形成されている。なお図３では、桟３１自体には切り込み３３は形成されていない。
【００１８】
この切り込み３３の部分拡大図を図４に示す。図４において、電極被膜２，２’のバリ発生防止の観点から、切り込み３３の幅ｄは、ダイシング刃３４の厚さＤよりも広くする必要があるが、観念上は切り込み３３の幅ｄはダイシング刃３４の幅Ｄに限りなく等しくてもよい。また切り込み３３の長さｍは、ダイシングによる切断で生じる電極被膜のバリ長さよりも長くする必要があり、１００ミクロン以上であることが推奨される。
【００１９】
次にこのような材料基板１０上の電極被膜２，２’および導電パターン３，４となる部分、さらに側面の電極被膜となる部分に、例えばＣｕ，Ｎｉ，Ａｕなどの金属薄層を電気めっきにより積層形成する。このとき、桟の両側縁に形成された電極被膜２，２’が各チップごとに分断されていると、各チップ毎に電気めっきのための電極を接続しなければならず作業負担が増大する。このため電極被膜２，２’は連続していることが望ましい。
【００２０】
上記のような材料基板１０に対し、各桟３１の第１の電極被膜２に導通する各第１の導体パターン３上には、それぞれ半導体素子がボンディングされる。そうして、各半導体素子５の上面パッド（不図示）と第２の導体パターン４との間は、ボンディングワイヤによって結線される。各桟にその長手方向に並ぶ各チップボンディング部の全てに半導体素子５をボンディングし、かつ所定のワイヤボンディングがなされると、各桟３１の上面をその長手方向に一連に覆う封止体７が、たとえばトランスファモールド法によって形成される。もちろん、半導体素子としては特に限定はなく、例えば受光素子、複合素子など従来公知の半導体素子を使用することができる。
【００２１】
そして図３の破線にダイシング刃の中心が位置するようにして各桟３１を切断してチップ型装置を得る。これによりチップ基板の両端部において、電極被膜の両側端がチップ基板の両側端よりも内側に位置したチップ型装置が得られる。
【００２２】
本発明のチップ型装置は回路基板などへの表面実装されて使用される。表面装着は、例えば回路基板上の配線パターンとチップ型半導体装置の電極被膜とを接触するように回路基板上に配設した後、クリーム半田などの導電性接着剤を電極被膜および配線パターンに塗布し、リフロー炉で加熱してクリーム半田を溶融させることにより行われる。
【００２３】
【発明の効果】
本発明のチップ型半導体装置によれば、チップ基板の両端部における前記電極被膜の両側端がチップ基板の両側端よりも内側に位置しているので、ダイシング切断によってたとえバリが形成されていたとしても、装置から外へ延出していないので製造の後工程においてバリによる引っかかりで流れ作業が中断するといった不具合が防止される。
【図面の簡単な説明】
【図１】 本発明のチップ型半導体装置の一実施態様を示す斜視図である。
【図２】 本発明のチップ型半導体装置の他の実施態様を示す平面図である。
【図３】 本発明のチップ型半導体装置の製造中間体の平面図である。
【図４】 図３の製造中間体の部分拡大図である。
【図５】 従来のチップ型半導体装置を示す斜視図である。
【図６】 ダイシング切断前の従来のチップ型半導体装置を示す斜視図である。
【符号の説明】
１ チップ基板
２、２’ 電極被膜
５ 半導体素子
１０ 材料基板
１１ チップ基板の側端
２１ 電極被膜の側端
Claims (2)
- チップ基板の上面から側面を通って下面に至る電極被膜がチップ基板の両端部に形成され、複数のチップ型半導体装置が連続して繋がった中間体からダイシングで切断して作製するチップ型半導体装置において、
前記チップ基板の両端部における前記電極被膜の両側端が、チップ基板の両側端よりも内側に位置していることを特徴とするチップ型半導体装置。 - 前記電極被膜の両側端がチップ基板の両側端よりも内側に位置している部分の、チップ型半導体装置の縁端からの長さが１００ミクロン以上である請求項１記載のチップ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34411999A JP4023971B2 (ja) | 1999-12-03 | 1999-12-03 | チップ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34411999A JP4023971B2 (ja) | 1999-12-03 | 1999-12-03 | チップ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001160630A JP2001160630A (ja) | 2001-06-12 |
| JP4023971B2 true JP4023971B2 (ja) | 2007-12-19 |
Family
ID=18366790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34411999A Expired - Lifetime JP4023971B2 (ja) | 1999-12-03 | 1999-12-03 | チップ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4023971B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222997A (ja) * | 2001-01-25 | 2002-08-09 | Seiwa Electric Mfg Co Ltd | 表面実装型発光ダイオード、及びその製造方法 |
| US9780268B2 (en) | 2006-04-04 | 2017-10-03 | Cree, Inc. | Submount based surface mount device (SMD) light emitter components and methods |
| USD738832S1 (en) | 2006-04-04 | 2015-09-15 | Cree, Inc. | Light emitting diode (LED) package |
| JP5109620B2 (ja) * | 2007-11-26 | 2012-12-26 | 豊田合成株式会社 | 発光装置、基板装置及び発光装置の製造方法 |
| JP2012195430A (ja) * | 2011-03-16 | 2012-10-11 | Sanken Electric Co Ltd | 発光ダイオード及びその製造方法 |
| JP2011146735A (ja) * | 2011-03-22 | 2011-07-28 | Rohm Co Ltd | 半導体発光装置の製造方法 |
| JP2013171912A (ja) * | 2012-02-20 | 2013-09-02 | Stanley Electric Co Ltd | 発光装置 |
| US9735198B2 (en) | 2012-03-30 | 2017-08-15 | Cree, Inc. | Substrate based light emitter devices, components, and related methods |
| US10134961B2 (en) | 2012-03-30 | 2018-11-20 | Cree, Inc. | Submount based surface mount device (SMD) light emitter components and methods |
| US10222032B2 (en) * | 2012-03-30 | 2019-03-05 | Cree, Inc. | Light emitter components and methods having improved electrical contacts |
| US10672957B2 (en) | 2017-07-19 | 2020-06-02 | Cree, Inc. | LED apparatuses and methods for high lumen output density |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736449B2 (ja) * | 1984-11-02 | 1995-04-19 | ゼロツクス コーポレーシヨン | 発光ダイオード印刷アレイの製造法 |
| JPS61156750A (ja) * | 1984-12-27 | 1986-07-16 | Fujitsu Ltd | 発光素子の製造装置 |
| JPH01163352U (ja) * | 1988-04-30 | 1989-11-14 | ||
| JPH0258356U (ja) * | 1988-10-21 | 1990-04-26 | ||
| JPH1174410A (ja) * | 1997-08-28 | 1999-03-16 | Citizen Electron Co Ltd | 表面実装型チップ部品及びその製造方法 |
-
1999
- 1999-12-03 JP JP34411999A patent/JP4023971B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001160630A (ja) | 2001-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5854741A (en) | Unit printed circuit board carrier frame for ball grid array semiconductor packages and method for fabricating ball grid array semiconductor packages using the same | |
| KR100396925B1 (ko) | 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기 | |
| KR20030031843A (ko) | 리드프레임 및 그 리드프레임을 사용한 반도체 장치의제조 방법 | |
| US7531895B2 (en) | Integrated circuit package and method of manufacture thereof | |
| US8524531B2 (en) | System and method for improving solder joint reliability in an integrated circuit package | |
| JP4023971B2 (ja) | チップ型半導体装置 | |
| US20070096271A1 (en) | Substrate frame | |
| JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| US20080032523A1 (en) | Circuit module and manufacturing process thereof | |
| JP4115805B2 (ja) | 回路体および回路体の形成方法 | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| JPH07221411A (ja) | プリント配線基板及びその製造方法 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| US6894374B2 (en) | Semiconductor package insulation film and manufacturing method thereof | |
| JP2741787B2 (ja) | リードフレーム切断方法 | |
| KR20020069675A (ko) | 연성인쇄회로기판의 접합방법 | |
| JPH04103154A (ja) | 半導体装置及びその製造方法及びその実装方法 | |
| JPH07312403A (ja) | 半導体装置及びその製造方法及び実装基板 | |
| WO1999004414A2 (en) | Heat dissipation in lead frames | |
| JPH06342963A (ja) | プリント配線板及びその分割方法 | |
| JP2000012772A (ja) | 集積化半導体装置の製造方法 | |
| JPH07211846A (ja) | リードフレーム | |
| JPH01128456A (ja) | 面実装型半導体デバイスおよびリードフレーム | |
| JPH0629443A (ja) | 混成集積回路の製造方法 | |
| JP2002185100A (ja) | 回路基板実装部品のリード構造及び回路基板の部品リード接合部構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071002 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4023971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |