JPH07312403A - 半導体装置及びその製造方法及び実装基板 - Google Patents
半導体装置及びその製造方法及び実装基板Info
- Publication number
- JPH07312403A JPH07312403A JP6103007A JP10300794A JPH07312403A JP H07312403 A JPH07312403 A JP H07312403A JP 6103007 A JP6103007 A JP 6103007A JP 10300794 A JP10300794 A JP 10300794A JP H07312403 A JPH07312403 A JP H07312403A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- mounting
- lead
- semiconductor device
- predetermined number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明はリードのファインピッチ化された表
面実装型パッケージの半導体装置及び実装基板に関し、
容易、確実に実装可能であり、製造コストの低減を図る
ことを目的とする。 【構成】 パッケージ２２より延出するリード２３のう
ち、平坦部２３ａ1 の長い長リード２３ａと、平坦部２
３ｂ1 の短い短リード２３ｂを交互に配列させ、同一部
分で折曲加工される。そして、長リード２３ａ及び短リ
ード２３ｂにめっき部２４ａを形成し、短リード２３ｂ
の先端に先端めっき部２４ｂを形成する構成とする。
面実装型パッケージの半導体装置及び実装基板に関し、
容易、確実に実装可能であり、製造コストの低減を図る
ことを目的とする。 【構成】 パッケージ２２より延出するリード２３のう
ち、平坦部２３ａ1 の長い長リード２３ａと、平坦部２
３ｂ1 の短い短リード２３ｂを交互に配列させ、同一部
分で折曲加工される。そして、長リード２３ａ及び短リ
ード２３ｂにめっき部２４ａを形成し、短リード２３ｂ
の先端に先端めっき部２４ｂを形成する構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、リードのファインピッ
チ化された表面実装型パッケージの半導体装置及び実装
基板に関する。
チ化された表面実装型パッケージの半導体装置及び実装
基板に関する。
【０００２】近年、コンピュータ等の電子機器の小型
化、多機能化に伴い、使用される半導体装置においても
ＳＯＰ（Small Outline Package)、ＱＦＰ（Quad Flat
Package)等の表面実装型パッケージの多ピン化、ファイ
ンピッチ化が進み、０．３ｍｍピッチリードも出現して
いる。そのため、半導体装置のファインピッチ化による
実装上の困難性を除くことが望まれている。
化、多機能化に伴い、使用される半導体装置においても
ＳＯＰ（Small Outline Package)、ＱＦＰ（Quad Flat
Package)等の表面実装型パッケージの多ピン化、ファイ
ンピッチ化が進み、０．３ｍｍピッチリードも出現して
いる。そのため、半導体装置のファインピッチ化による
実装上の困難性を除くことが望まれている。
【０００３】
【従来の技術】図６に、従来の半導体装置の実装の説明
図を示す。図６（Ａ）はＱＦＰ型の半導体装置の平面
図、図６（Ｂ）は実装基板のパッドとリードの接続状態
の概念図である。
図を示す。図６（Ａ）はＱＦＰ型の半導体装置の平面
図、図６（Ｂ）は実装基板のパッドとリードの接続状態
の概念図である。
【０００４】図６（Ａ）は、表面実装型パッケージの代
表的なものとして、プラスチックＱＦＰ型の半導体装置
１１を示したもので、樹脂モールドされたパッケージ１
２の側面よりリード１３が所定数延出する。このリード
１３は、いわゆるガルウィング形状に加工され、全域に
はんだ等で外装めっき処理が施されている。
表的なものとして、プラスチックＱＦＰ型の半導体装置
１１を示したもので、樹脂モールドされたパッケージ１
２の側面よりリード１３が所定数延出する。このリード
１３は、いわゆるガルウィング形状に加工され、全域に
はんだ等で外装めっき処理が施されている。
【０００５】この製造工程を簡単に説明すると、リード
フレームはステージとクレドールやタイバーで一体に連
結されたリード（リード１３となる）とで構成されてお
り、ステージ上に半導体チップが搭載されてインナリー
ドにワイヤボンディングされ、樹脂モールドによりパッ
ケージングされる。そして、パッケージ１２より延出す
るリードに外装めっき処理を施した後、クレドールやタ
イバーを切断除去すると共にガルウィング形状に折曲加
工が行われる。リード１３は先端部分の平坦部１３ａで
実装基板にはんだ付けされる。
フレームはステージとクレドールやタイバーで一体に連
結されたリード（リード１３となる）とで構成されてお
り、ステージ上に半導体チップが搭載されてインナリー
ドにワイヤボンディングされ、樹脂モールドによりパッ
ケージングされる。そして、パッケージ１２より延出す
るリードに外装めっき処理を施した後、クレドールやタ
イバーを切断除去すると共にガルウィング形状に折曲加
工が行われる。リード１３は先端部分の平坦部１３ａで
実装基板にはんだ付けされる。
【０００６】このような半導体装置１１は、多ピン化に
よるフィンピッチ化が進み、リード１３のピッチが０．
３ｍｍになってきている。
よるフィンピッチ化が進み、リード１３のピッチが０．
３ｍｍになってきている。
【０００７】一方、実装基板は、図６（Ｂ）に示すよう
に、半導体装置１１のリード１３に対応して同一形状の
パッド１４が並列に形成されており、パッド１４上には
んだクリームが盛れる。０．３ｍｍピッチのリード１３
に対してパッド１４の間隔は約０．１ｍｍに設定され
る。
に、半導体装置１１のリード１３に対応して同一形状の
パッド１４が並列に形成されており、パッド１４上には
んだクリームが盛れる。０．３ｍｍピッチのリード１３
に対してパッド１４の間隔は約０．１ｍｍに設定され
る。
【０００８】このような実装基板における０．３ｍｍピ
ッチリードの半導体装置１１に対応するパッド１４上に
はんだクリームの塗布が、そのプレコート材やアディテ
ィブ法で形成したマスク、又は一文字印刷による試みが
行われている。
ッチリードの半導体装置１１に対応するパッド１４上に
はんだクリームの塗布が、そのプレコート材やアディテ
ィブ法で形成したマスク、又は一文字印刷による試みが
行われている。
【０００９】そして、パッド１４上に半導体装置１１に
おけるリード１３の平坦部１３ａが載置され、加熱する
ことではんだクリームを溶融させてはんだ付けによる実
装が行われるものである。
おけるリード１３の平坦部１３ａが載置され、加熱する
ことではんだクリームを溶融させてはんだ付けによる実
装が行われるものである。
【００１０】ところで、ファインピッチ化された半導体
装置１１を実装する実装基板では、上述のようにパッド
１４の間隔が狭くなると、リード間が短絡するはんだブ
リッジを生じ易くなる。
装置１１を実装する実装基板では、上述のようにパッド
１４の間隔が狭くなると、リード間が短絡するはんだブ
リッジを生じ易くなる。
【００１１】そこで、リード１３を折曲加工する場合に
折曲位置や折曲形状を変えて平坦部１３ａの長さを例え
ば１ピンおきに異ならせることで、はんだブリッジを防
止しようとするものが考えられている。
折曲位置や折曲形状を変えて平坦部１３ａの長さを例え
ば１ピンおきに異ならせることで、はんだブリッジを防
止しようとするものが考えられている。
【００１２】
【発明が解決しようとする課題】しかし、上述のように
リード１３の平坦部１３ａの長さを異ならせても、リフ
ロー時のパッド１４からのはんだクリームの吸い上げが
弱くはんだブリッジを生じる。この場合、リード１３の
先端にはんだ等のめっきが施されていればはんだ吸い上
げが良くはんだブリッジを防止できるが、ファインピッ
チ化によるリード１３の強度が弱くなるとクレドールの
切断後にめっき処理を行うことが困難であるという問題
がある。
リード１３の平坦部１３ａの長さを異ならせても、リフ
ロー時のパッド１４からのはんだクリームの吸い上げが
弱くはんだブリッジを生じる。この場合、リード１３の
先端にはんだ等のめっきが施されていればはんだ吸い上
げが良くはんだブリッジを防止できるが、ファインピッ
チ化によるリード１３の強度が弱くなるとクレドールの
切断後にめっき処理を行うことが困難であるという問題
がある。
【００１３】また、リード１３の平坦部１３ａの長さを
異ならせるために折曲加工位置や加工形状を異ならせる
ための設備が別に必要となって、製造コストが高くなる
という問題がある。
異ならせるために折曲加工位置や加工形状を異ならせる
ための設備が別に必要となって、製造コストが高くなる
という問題がある。
【００１４】さらに、リードのファインピッチ化に対応
する実装基板の製造においても、パッド１４の間隔が狭
く上記方法によっても歩留りが悪く、容易に実装を行う
ことができないという問題がある。
する実装基板の製造においても、パッド１４の間隔が狭
く上記方法によっても歩留りが悪く、容易に実装を行う
ことができないという問題がある。
【００１５】そこで、本発明は上記課題に鑑みなされた
もので、容易、確実に実装可能であり、製造コストの低
減を図る半導体装置及び実装基板を提供することを目的
とする。
もので、容易、確実に実装可能であり、製造コストの低
減を図る半導体装置及び実装基板を提供することを目的
とする。
【００１６】
【課題を解決するための手段】上記課題を解決するため
に、請求項１では、半導体素子が搭載されてパッケージ
ングされ、該半導体素子と電気的に接続されてパッケー
ジより延出する所定数のリードが所定形状に形成されて
実装接触部で実装基板に実装される半導体装置におい
て、前記所定数のリードは、同一部分で前記所定形状に
折曲され、交互に前記実装接触部の長さを異ならせて配
置される構成とする。
に、請求項１では、半導体素子が搭載されてパッケージ
ングされ、該半導体素子と電気的に接続されてパッケー
ジより延出する所定数のリードが所定形状に形成されて
実装接触部で実装基板に実装される半導体装置におい
て、前記所定数のリードは、同一部分で前記所定形状に
折曲され、交互に前記実装接触部の長さを異ならせて配
置される構成とする。
【００１７】請求項２では、前記所定数のリードのう
ち、少くとも前記実装接触部の短いリードの先端を含ん
だ部分に所定材質の先端めっき部が形成される。
ち、少くとも前記実装接触部の短いリードの先端を含ん
だ部分に所定材質の先端めっき部が形成される。
【００１８】請求項３では、請求項１又は２記載の半導
体装置を実装する実装基板において、前記所定数のリー
ドの長さが異なる前記実装接触部に対応する位置に所定
数の搭載部が形成され、隣接する該搭載部間で最大間隔
となる形状で形成される構成とする。
体装置を実装する実装基板において、前記所定数のリー
ドの長さが異なる前記実装接触部に対応する位置に所定
数の搭載部が形成され、隣接する該搭載部間で最大間隔
となる形状で形成される構成とする。
【００１９】請求項４では、少くとも、半導体素子と電
気的に接続されてパッケージより延出される所定数のリ
ードをその先端で連結部により一体に連結した金属導体
が使用される半導体装置の製造方法において、前記金属
導体における前記所定数のリードを交互に前記連結部よ
り離間させて短かく形成し、搭載した前記半導体素子と
電気的接続した後にパッケージングしてパッケージを形
成する工程と、該パッケージより延出する前記所定数の
リードに外装めっき処理を行う工程と、前記連結部で連
結されたリードを、前記短いリードより長い位置で切断
して該連結部を除去する工程と、前記パッケージより延
出する所定数のリードの総てを同一部分で所定形状に折
曲加工する工程と、を含む構成とする。
気的に接続されてパッケージより延出される所定数のリ
ードをその先端で連結部により一体に連結した金属導体
が使用される半導体装置の製造方法において、前記金属
導体における前記所定数のリードを交互に前記連結部よ
り離間させて短かく形成し、搭載した前記半導体素子と
電気的接続した後にパッケージングしてパッケージを形
成する工程と、該パッケージより延出する前記所定数の
リードに外装めっき処理を行う工程と、前記連結部で連
結されたリードを、前記短いリードより長い位置で切断
して該連結部を除去する工程と、前記パッケージより延
出する所定数のリードの総てを同一部分で所定形状に折
曲加工する工程と、を含む構成とする。
【００２０】請求項５では、前記外装めっき処理を、前
記半導体素子の搭載前の前記金属導体に行う。
記半導体素子の搭載前の前記金属導体に行う。
【００２１】
【作用】上述のように請求項１の発明では、パッケージ
より延出される所定数のリードを同一部分で所定形状に
折曲されるもので、実装接触部の長さを交互に異ならせ
て配置させる。これにより、折曲加工を行う設備を別に
用意することなく、実装接触部の長さの異なるリードが
形成され、製造コストの低減を図ることが可能となる。
より延出される所定数のリードを同一部分で所定形状に
折曲されるもので、実装接触部の長さを交互に異ならせ
て配置させる。これにより、折曲加工を行う設備を別に
用意することなく、実装接触部の長さの異なるリードが
形成され、製造コストの低減を図ることが可能となる。
【００２２】請求項２の発明では、少くとも実装接触部
の短いリードの先端を含んだ部分に先端めっき部が形成
される。これにより、実装時に少くとも当該リードで実
装基板のパッド上の金属接着部材の吸い上げが良好とな
りリード間の接続が防止され、確実に実装することが可
能となる。
の短いリードの先端を含んだ部分に先端めっき部が形成
される。これにより、実装時に少くとも当該リードで実
装基板のパッド上の金属接着部材の吸い上げが良好とな
りリード間の接続が防止され、確実に実装することが可
能となる。
【００２３】請求項３の発明では、実装基板に、実装接
触部の長さが異なるリードに対応させ、隣接間隔が最大
となる形状で搭載部が所定数形成される。これにより、
ファインピッチ化に対応する小ピッチの搭載部が歩留り
よく形成され、容易に実装することが可能となる。
触部の長さが異なるリードに対応させ、隣接間隔が最大
となる形状で搭載部が所定数形成される。これにより、
ファインピッチ化に対応する小ピッチの搭載部が歩留り
よく形成され、容易に実装することが可能となる。
【００２４】請求項４及び５の発明では、実装接触部の
長さが交互に異なるリードを外装めっき処理した後に連
結部の切断除去を行う。これにより、少くとも実装接触
部の短いリードの先端部分にめっき部を容易に形成可能
となり、同一部分での折曲加工により、製造コストの低
減を図ることが可能となる。
長さが交互に異なるリードを外装めっき処理した後に連
結部の切断除去を行う。これにより、少くとも実装接触
部の短いリードの先端部分にめっき部を容易に形成可能
となり、同一部分での折曲加工により、製造コストの低
減を図ることが可能となる。
【００２５】
【実施例】図１に、本発明の第１実施例の半導体装置の
部分構成図を示す。また、図２に、図１の全体外観図を
示す。図１（Ａ），（Ｂ）及び図２（Ａ），（Ｂ）は、
半導体装置２１のＱＦＰプラスチックタイプのパッケー
ジ２２の側面より所定数延出するリード２３が同一箇所
で折曲加工されてガルウィング形状に形成される。この
場合、実装基板（後述する）のパッドに接続される実装
接触部である平坦部が長い長リード２３ａ（平坦部２３
ａ1 ）と短い短リード２３ｂ（平坦部２３ｂ 1 ）とが交
互に配列されている。
部分構成図を示す。また、図２に、図１の全体外観図を
示す。図１（Ａ），（Ｂ）及び図２（Ａ），（Ｂ）は、
半導体装置２１のＱＦＰプラスチックタイプのパッケー
ジ２２の側面より所定数延出するリード２３が同一箇所
で折曲加工されてガルウィング形状に形成される。この
場合、実装基板（後述する）のパッドに接続される実装
接触部である平坦部が長い長リード２３ａ（平坦部２３
ａ1 ）と短い短リード２３ｂ（平坦部２３ｂ 1 ）とが交
互に配列されている。
【００２６】また、長リード２３ａ及び短リード２３ｂ
は、例えばはんだの外装めっき処理によりめっき部２４
ａが形成され、かつ短リード２３ｂの先端に先端めっき
２４ｂが形成される。
は、例えばはんだの外装めっき処理によりめっき部２４
ａが形成され、かつ短リード２３ｂの先端に先端めっき
２４ｂが形成される。
【００２７】このようなリード２３は、例えば０．３ｍ
ｍピッチで配列される。
ｍピッチで配列される。
【００２８】ここで、図３に、図１のめっき形成の説明
図を示す。まず、図３（Ａ）において、金属導体として
のリードフレーム３１は、クワッド型のものであり、中
央部分に四隅でサポートバー３２により支持され四角形
状のステージ３３が配列される。このステージ３３の周
囲には複数のリード部３４が配設される。リード部３４
は中間部分でタイバー３５により連結されると共に、先
端部分が連結部であるクレドール３６により連結され
る。そして、リード部３４はタイバー３５を略境にし
て、樹脂モールドで形成されるパッケージ２２内に位置
するのがインナリード３４ａとなり、パッケージ２２の
側部四方向より延出するのがリード２３（アウタリー
ド）となる。なお、リードフレーム３１には位置決め用
孔等が形成される。
図を示す。まず、図３（Ａ）において、金属導体として
のリードフレーム３１は、クワッド型のものであり、中
央部分に四隅でサポートバー３２により支持され四角形
状のステージ３３が配列される。このステージ３３の周
囲には複数のリード部３４が配設される。リード部３４
は中間部分でタイバー３５により連結されると共に、先
端部分が連結部であるクレドール３６により連結され
る。そして、リード部３４はタイバー３５を略境にし
て、樹脂モールドで形成されるパッケージ２２内に位置
するのがインナリード３４ａとなり、パッケージ２２の
側部四方向より延出するのがリード２３（アウタリー
ド）となる。なお、リードフレーム３１には位置決め用
孔等が形成される。
【００２９】また、リード２３のうち、一本ごとの交互
にクレドール３６より離間されて短リード２３ｂが形成
される。なお、クレドール３６に連結されたリードが長
リード２３ａとなる。
にクレドール３６より離間されて短リード２３ｂが形成
される。なお、クレドール３６に連結されたリードが長
リード２３ａとなる。
【００３０】このようなリードフレーム３１は、所定厚
さの鉄系、銅系の板状金属材料を型により打ち抜くプレ
ス加工により製造される。なお、リードフレーム３１を
エッチングにより製造してもよい。
さの鉄系、銅系の板状金属材料を型により打ち抜くプレ
ス加工により製造される。なお、リードフレーム３１を
エッチングにより製造してもよい。
【００３１】そこで、リードフレーム３１のステージ３
３上に半導体素子搭載されてインナリード３４ａ間でワ
イヤボンディングにより電気的接続され、モールド金型
でモールド樹脂によりパッケージ２２が形成される。こ
の状態の一部分が図３（Ｂ）に示される。図３（Ｂ）に
示すように、パッケージ２２の側面より、パッケージ近
辺でタイバー３６により連結され、長リード２３ａとな
る先端がクレドール３６で連結されたリードが延出する
状態である。
３上に半導体素子搭載されてインナリード３４ａ間でワ
イヤボンディングにより電気的接続され、モールド金型
でモールド樹脂によりパッケージ２２が形成される。こ
の状態の一部分が図３（Ｂ）に示される。図３（Ｂ）に
示すように、パッケージ２２の側面より、パッケージ近
辺でタイバー３６により連結され、長リード２３ａとな
る先端がクレドール３６で連結されたリードが延出する
状態である。
【００３２】続いて、図３（Ｃ）に示すように、パッケ
ージ２２に延出するリード２３の全体に、はんだ等によ
り外装めっき処理が行われて、リード２３表面にめっき
部２４ａが形成される。このとき、短リード２３ｂの先
端が先端めっき部２４ｂとなる。そこで、破線に示す位
置で切断してクレドール３６を分離すると共に、タイバ
ー３５を切断して（長リード２３ａ及び短リード２３
ｂ）を独立させる。このとき、長リード４３ａの先端は
切断部分であり、めっき部は存在しない。
ージ２２に延出するリード２３の全体に、はんだ等によ
り外装めっき処理が行われて、リード２３表面にめっき
部２４ａが形成される。このとき、短リード２３ｂの先
端が先端めっき部２４ｂとなる。そこで、破線に示す位
置で切断してクレドール３６を分離すると共に、タイバ
ー３５を切断して（長リード２３ａ及び短リード２３
ｂ）を独立させる。このとき、長リード４３ａの先端は
切断部分であり、めっき部は存在しない。
【００３３】そして、図３（Ｄ）に示すように、パッケ
ージ２２より延出するリード２３を、同一部分でガルウ
ィング形状に折曲加工される。このとき、長リード２３
ａの実装時の接続部分である平坦部２３ａ1 が短リード
２３ｂの平坦部２３ｂ1 より長くなる。
ージ２２より延出するリード２３を、同一部分でガルウ
ィング形状に折曲加工される。このとき、長リード２３
ａの実装時の接続部分である平坦部２３ａ1 が短リード
２３ｂの平坦部２３ｂ1 より長くなる。
【００３４】このように、フィンピッチ化によるリード
の強度が低下しても短リード２３ｂの先端に、容易に先
端めっき部２４ｂを形成することができる。
の強度が低下しても短リード２３ｂの先端に、容易に先
端めっき部２４ｂを形成することができる。
【００３５】なお、図３では、外装めっき処理をパッケ
ージの後に行う場合を示したが、図３（Ａ）のリードフ
レーム３１単体のときにに（半導体素子の搭載前）のマ
スクを用いて外装めっき処理を行ってもよい。
ージの後に行う場合を示したが、図３（Ａ）のリードフ
レーム３１単体のときにに（半導体素子の搭載前）のマ
スクを用いて外装めっき処理を行ってもよい。
【００３６】また、タイバー３５を残してクレドール３
６のみの切断後に、外装めっき処理を行い、長リード２
３ａ及び短リード２３ｂの両方の先端に先端めっき部を
形成してもよい。
６のみの切断後に、外装めっき処理を行い、長リード２
３ａ及び短リード２３ｂの両方の先端に先端めっき部を
形成してもよい。
【００３７】次に、図４に、本発明の第２実施例の実装
基板の説明図を示す。図４（Ａ）は実装基板の部分平面
図、図４（Ｂ）はパッドとリードの接続状態の概念図で
ある。
基板の説明図を示す。図４（Ａ）は実装基板の部分平面
図、図４（Ｂ）はパッドとリードの接続状態の概念図で
ある。
【００３８】図４（Ａ）は実装基板４１の半導体装置１
個分の実装パッド４２を示したもので、図１（図２）に
示す半導体装置２１の長リート２３ａ、短リード２３ｂ
の配置に対応して載置部である実装パッド４２が形成配
置される。
個分の実装パッド４２を示したもので、図１（図２）に
示す半導体装置２１の長リート２３ａ、短リード２３ｂ
の配置に対応して載置部である実装パッド４２が形成配
置される。
【００３９】この実装パッド４２は、長リード２３ａに
対応する長リード用パッド４２ａ1と短リードパッド２
３ｂに対応する短リード用パッド４２ｂ1 が千鳥状に配
置される。
対応する長リード用パッド４２ａ1と短リードパッド２
３ｂに対応する短リード用パッド４２ｂ1 が千鳥状に配
置される。
【００４０】この場合、図４（Ｂ）に示すように、長リ
ード用パッド４２ａ1 は長リード２３ａの平坦部２３ａ
1 の先端部分に対応する位置で、短リード用パッド４２
ｂ1と斜め対向する箇所で斜め形状に形成される。短リ
ード用パッド４２ｂ1 においても同様に長リード用パッ
ド４２ａ1 と斜め対向する箇所で斜め形状に形成され
て、その間隔を最大とする。
ード用パッド４２ａ1 は長リード２３ａの平坦部２３ａ
1 の先端部分に対応する位置で、短リード用パッド４２
ｂ1と斜め対向する箇所で斜め形状に形成される。短リ
ード用パッド４２ｂ1 においても同様に長リード用パッ
ド４２ａ1 と斜め対向する箇所で斜め形状に形成され
て、その間隔を最大とする。
【００４１】すなわち、０．３ｍｍピッチのリードに対
応するパッドの間隔が、従来のように並列させた場合に
は０．１ｍｍとなるが、上述の配列にすることで、各実
装パッド４２ａ1 ，４２ｂ1 の間隔を大きく確保するこ
とができる。
応するパッドの間隔が、従来のように並列させた場合に
は０．１ｍｍとなるが、上述の配列にすることで、各実
装パッド４２ａ1 ，４２ｂ1 の間隔を大きく確保するこ
とができる。
【００４２】このことは、実装基板４１の製造にあた
り、プレコート材の形状においてアディティブ法による
マスク作製や一文字印刷等で容易に形成可能であり、歩
留りが良好になる。
り、プレコート材の形状においてアディティブ法による
マスク作製や一文字印刷等で容易に形成可能であり、歩
留りが良好になる。
【００４３】このような実装基板４１の実装パッド４２
上にはんだクリームが上述のように盛られ、上述の半導
体装置２１の長リード２３ａと短リード２３ｂが位置さ
れ、加熱によって溶着して実装が行われる。この場合、
短リード２３ｂの先端には先端めっき部２４ｂが形成さ
れていることからはんだの吸い上げが良く、はんだブリ
ッジのようなリード間の短絡を防止することができ、容
易に実装できるものである。
上にはんだクリームが上述のように盛られ、上述の半導
体装置２１の長リード２３ａと短リード２３ｂが位置さ
れ、加熱によって溶着して実装が行われる。この場合、
短リード２３ｂの先端には先端めっき部２４ｂが形成さ
れていることからはんだの吸い上げが良く、はんだブリ
ッジのようなリード間の短絡を防止することができ、容
易に実装できるものである。
【００４４】なお、長リード２３ａの先端にめっき部が
形成される場合でも、長リード２３ａ及び短リード２３
ｂ共にはんだ吸い上げがよく、さらに確実な実装を行う
ことができる。
形成される場合でも、長リード２３ａ及び短リード２３
ｂ共にはんだ吸い上げがよく、さらに確実な実装を行う
ことができる。
【００４５】また、図５に、第２実施例の他のパッド形
状の説明図を示す。図５（Ａ）は実装基板の部分平面
部、図５（Ｂ）はパッドとリードの接続状態の概念図で
ある。図５（Ａ），（Ｂ）に示すように、実装基板４１
に形成された実装パッド４２は、長リード用パッド４２
ａ2 と短リード用パッド４２ｂ2 が互い長リード２３ａ
の平坦部２３ａ1 及び短リード２３ｂの平坦部２３ｂ2
の全体と接続する大きさで台形状に互い対向した状態で
配置されたものである。
状の説明図を示す。図５（Ａ）は実装基板の部分平面
部、図５（Ｂ）はパッドとリードの接続状態の概念図で
ある。図５（Ａ），（Ｂ）に示すように、実装基板４１
に形成された実装パッド４２は、長リード用パッド４２
ａ2 と短リード用パッド４２ｂ2 が互い長リード２３ａ
の平坦部２３ａ1 及び短リード２３ｂの平坦部２３ｂ2
の全体と接続する大きさで台形状に互い対向した状態で
配置されたものである。
【００４６】すなわち、長リード２３ａの平坦部２３ａ
1 の全部を接続する長リード用パッド４２ａ2 と短リー
ド用パッド４２ｂ2 との互いのテーパ部分で隣接される
こととなり、従来のように（図６（Ｂ））長方形状で並
列される場合に比較して、間隔を最大に確保することが
できるもので、歩留り良く実装基板４１を作製すること
ができ、かつ容易に実装を行うことができるものであ
る。
1 の全部を接続する長リード用パッド４２ａ2 と短リー
ド用パッド４２ｂ2 との互いのテーパ部分で隣接される
こととなり、従来のように（図６（Ｂ））長方形状で並
列される場合に比較して、間隔を最大に確保することが
できるもので、歩留り良く実装基板４１を作製すること
ができ、かつ容易に実装を行うことができるものであ
る。
【００４７】なお、上記実施例では、プラスチックパッ
ケージのＱＦＰ型半導体装置について説明したが、セラ
ミックパッケージのＱＦＰ型半導体装置についても適用
することができるものである。
ケージのＱＦＰ型半導体装置について説明したが、セラ
ミックパッケージのＱＦＰ型半導体装置についても適用
することができるものである。
【００４８】
【発明の効果】以上のように、請求項１の発明によれ
ば、パッケージより延出される所定数のリードを同一部
分で所定形状に折曲されるもので、実装接触部の長さを
交互に異ならせて配置させることにより、折曲加工を行
う設備を別に用意することなく、実装接触部の長さの異
なるリードが形成され、製造コストの低減を図ることが
できる。
ば、パッケージより延出される所定数のリードを同一部
分で所定形状に折曲されるもので、実装接触部の長さを
交互に異ならせて配置させることにより、折曲加工を行
う設備を別に用意することなく、実装接触部の長さの異
なるリードが形成され、製造コストの低減を図ることが
できる。
【００４９】請求項２の発明によれば、少くとも実装接
触部の短いリードの先端を含んだ部分に先端めっき部が
形成されことにより、実装時に少くとも当該リードで実
装基板のパッド上の金属接着部材の吸い上げが良好とな
りリード間の接続が防止され、確実に実装することがで
きる。
触部の短いリードの先端を含んだ部分に先端めっき部が
形成されことにより、実装時に少くとも当該リードで実
装基板のパッド上の金属接着部材の吸い上げが良好とな
りリード間の接続が防止され、確実に実装することがで
きる。
【００５０】請求項３の発明によれば、実装基板に、実
装接触部の長さが異なるリードに対応させ、隣接間隔が
最大となる形状で搭載部が所定数形成されることによ
り、ファインピッチ化に対応する小ピッチの搭載部が歩
留りよく形成され、容易に実装することができる。
装接触部の長さが異なるリードに対応させ、隣接間隔が
最大となる形状で搭載部が所定数形成されることによ
り、ファインピッチ化に対応する小ピッチの搭載部が歩
留りよく形成され、容易に実装することができる。
【００５１】請求項４及び５の発明によれば、実装接触
部の長さが交互に異なるリードを外装めっき処理した後
に連結部の切断除去を行うことにより、少くとも実装接
触部の短いリードの先端部分にめっき部を容易に形成可
能となり、同一部分での折曲加工により、製造コストの
低減を図ることができる。
部の長さが交互に異なるリードを外装めっき処理した後
に連結部の切断除去を行うことにより、少くとも実装接
触部の短いリードの先端部分にめっき部を容易に形成可
能となり、同一部分での折曲加工により、製造コストの
低減を図ることができる。
【図１】本発明の第１実施例の半導体装置の部分構成図
である。
である。
【図２】図１の全体外観図である。
【図３】図１のめっき形成の説明図である。
【図４】本発明の第２実施例の実装基板の説明図であ
る。
る。
【図５】第２実施例の他のパッド形状の説明図である。
【図６】従来の半導体装置の実装の説明図である。
２１ 半導体装置 ２２ パッケージ ２３ リード ２３ａ 長リード ２３ａ1 ，２３ｂ1 平坦部 ２３ｂ 短リード ２４ａ めっき部 ２４ｂ 先端めっき部 ３１ リードフレーム ３４ リード部 ３６ クレドール ４１ 実装基板 ４２ 実装パッド ４２ａ1 ，４２ａ2 長リード用パッド ４１ｂ1 ，４２ｂ2 短リード用パッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥山 重徳 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 伊藤 保 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内
Claims (5)
- 【請求項１】 半導体素子が搭載されてパッケージング
され、該半導体素子と電気的に接続されてパッケージ
（２２）より延出する所定数のリード（２３）が所定形
状に形成されて実装接触部（２３ａ1 ，２３ｂ1 ）で実
装基板に実装される半導体装置において、 前記所定数のリード（２３）は、同一部分で前記所定形
状に折曲され、交互に前記実装接触部（２３ａ1 ，２３
ｂ1 ）の長さを異ならせて配置されることを特徴とする
半導体装置。 - 【請求項２】 前記所定数のリード（２３）のうち、少
くとも前記実装接触部（２３ｂ1 ）の短いリード（２３
ｂ）の先端を含んだ部分に所定材質の先端めっき部（２
４ｂ）が形成されることを特徴とする請求項１記載の半
導体装置。 - 【請求項３】 請求項１又は２記載の半導体装置（２
１）を実装する実装基板において、 前記所定数のリード（２３）の長さが異なる前記実装接
触部（２３ａ1 ，２３ｂ1 ）に対応する位置に所定数の
搭載部（４２ａ1 ，４２ａ2 ，４２ｂ1 ，４２ｂ2 ）が
形成され、隣接する該搭載部（４２ａ1 ，４２ａ2 ，４
２ｂ1 ，４２ｂ 2 ）間で最大間隔となる形状で形成され
ることを特徴とする実装基板。 - 【請求項４】 少くとも、半導体素子と電気的に接続さ
れてパッケージ（２２）より延出される所定数のリード
（２３）をその先端で連結部（３６）により一体に連結
した金属導体（３１）が使用される半導体装置の製造方
法において、 前記金属導体（３１）における前記所定数のリード（２
３）を交互に前記連結部（３６）より離間させて短かく
形成し、搭載した前記半導体素子と電気的接続した後に
パッケージングしてパッケージ（２２）を形成する工程
と、 該パッケージ（２２）より延出する前記所定数のリード
（２３）に外装めっき処理を行う工程と、 前記連結部（３６）で連結されたリード（２３ａ）を、
前記短いリード（２３ｂ）より長い位置で切断して該連
結部（３６）を除去する工程と、 前記パッケージ（２２）より延出する所定数のリード
（２３ａ，２３ｂ）の総てを同一部分で所定形状に折曲
加工する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項５】 前記外装めっき処理を、前記半導体素子
の搭載前の前記金属導体（３１）に行うことを特徴とす
る請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6103007A JPH07312403A (ja) | 1994-05-17 | 1994-05-17 | 半導体装置及びその製造方法及び実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6103007A JPH07312403A (ja) | 1994-05-17 | 1994-05-17 | 半導体装置及びその製造方法及び実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07312403A true JPH07312403A (ja) | 1995-11-28 |
Family
ID=14342608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6103007A Withdrawn JPH07312403A (ja) | 1994-05-17 | 1994-05-17 | 半導体装置及びその製造方法及び実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07312403A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103643A (ja) * | 2005-10-04 | 2007-04-19 | Denso Corp | 半導体装置の製造方法 |
| US8811028B2 (en) | 2009-12-25 | 2014-08-19 | Fujitsu Semiconductor Limited | Semiconductor device and circuit board |
| CN111341748A (zh) * | 2018-12-19 | 2020-06-26 | 恩智浦美国有限公司 | 选择性图案镀层的引线框 |
-
1994
- 1994-05-17 JP JP6103007A patent/JPH07312403A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103643A (ja) * | 2005-10-04 | 2007-04-19 | Denso Corp | 半導体装置の製造方法 |
| US8811028B2 (en) | 2009-12-25 | 2014-08-19 | Fujitsu Semiconductor Limited | Semiconductor device and circuit board |
| CN111341748A (zh) * | 2018-12-19 | 2020-06-26 | 恩智浦美国有限公司 | 选择性图案镀层的引线框 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW488049B (en) | Semiconductor device | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7443010B2 (en) | Matrix form semiconductor package substrate having an electrode of serpentine shape | |
| US5877937A (en) | Encapsulated semiconductor device and electronic circuit board mounting same | |
| JP4023971B2 (ja) | チップ型半導体装置 | |
| JPH1174637A (ja) | 電子回路基板 | |
| JP2002334964A (ja) | 半導体装置 | |
| JP4243270B2 (ja) | 半導体装置の製造方法 | |
| JPH07312403A (ja) | 半導体装置及びその製造方法及び実装基板 | |
| CN211376632U (zh) | 半导体器件 | |
| JP3434607B2 (ja) | 半導体装置用パッケージと該パッケージの集合体 | |
| JP7558941B2 (ja) | 内向きに湾曲したリードを含む集積回路パッケージ | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JP2923012B2 (ja) | プリント配線板 | |
| JPH087645Y2 (ja) | 面実装用ｉｃパッケージ | |
| US20230411265A1 (en) | Split semiconductor package | |
| JP4747188B2 (ja) | 半導体装置の製造方法 | |
| JP2018152390A (ja) | 電子部品および電子部品の製造方法 | |
| JP4137782B2 (ja) | リードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器 | |
| JP2987182B2 (ja) | プリント配線板 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JP3853235B2 (ja) | リードフレーム | |
| JPH0778930A (ja) | 半導体装置およびその外部リード | |
| JPH0263111A (ja) | チップ電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |