CN211376632U - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN211376632U
CN211376632U CN202020144512.6U CN202020144512U CN211376632U CN 211376632 U CN211376632 U CN 211376632U CN 202020144512 U CN202020144512 U CN 202020144512U CN 211376632 U CN211376632 U CN 211376632U
Authority
CN
China
Prior art keywords
mounting portion
lead
chip mounting
electronic component
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020144512.6U
Other languages
English (en)
Inventor
A·阿里戈尼
G·格拉齐奥斯
A·桑纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN211376632U publication Critical patent/CN211376632U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本公开的实施例涉及半导体器件。提供了一种半导体器件，该半导体器件包括：半导体芯片，引线框架，包括芯片安装部分，其中半导体芯片被安装到芯片安装部分，并且至少一个引线被布置为面向芯片安装部分，至少一个引线位于第一平面中，并且芯片安装部分位于第二平面，第一平面和第二平面相互偏移，其间具有间隙；以及电子部件，被布置在芯片安装部分上，并且在第一平面和第二平面之间延伸。通过本公开的实施例，可以促进减少半导体器件中的专用电源引脚的数目，同时还促进引线框架设计标准化。

Description

半导体器件
技术领域
本说明书涉及半导体器件。
例如，一个或多个实施例可以应用于集成电路(IC)。
背景技术
目前，用于集成电路的印刷电路板(PCB)由(许多)部件“填充”，诸如集成电路(IC)器件(其可以被布置在塑料/陶瓷封装中)、无源部件、连接器等。
越来越大的趋势是将部件(无源部件，诸如电容器、电感器)集成到IC器件封装中，从而将它们从PCB表面去除。
利用这种方法(通常称为“封装中系统”或SiP)，在PCB空间节省方面可以是有利的，并且可以促进PCB小型化。
可以考虑将这种方法应用于采用SMD(表面安装器件)技术的布置，其中SMD经由导电结构(诸如线接合和/或来自引线框架(LF) 的引线)电连接。
尽管在这一领域开展了广泛的活动，但仍期望进一步改进的解决方案。例如，期望由集成在封装中的部件所表现出的阻抗行为方面的改进。
因此，本领域需要改进的解决方案。
为了解决半导体产品封装中与电子部件集成相关的问题，已经提出了各种解决方案。
诸如美国专利号6,611,434和7,960,816B2号或美国专利申请公开号2002/195693的文献是这种解决方案的示例(这些文献通过引用并入本文)。
这些解决方案可能遭受与用于利用中间元件或可能介入的衬底部分将(例如，无源)电子部件耦合至集成电路(例如，专用集成电路或ASIC)所提供的长连接结构相关的较差电子性能有关的各种缺点。
实用新型内容
为了解决上述问题，例如，与用于利用中间元件或可能介入的衬底部分将(例如，无源)电子部件耦合至集成电路所提供的长连接结构相关的较差电子性能有关的各种缺点，本公开提供了一种半导体器件。
在第一方面，提供了一种半导体器件，该半导体器件包括：半导体芯片；引线框架，包括芯片安装部分，其中半导体芯片被安装到芯片安装部分，并且至少一个引线被布置为面向芯片安装部分，至少一个引线位于第一平面中，并且芯片安装部分位于第二平面，第一平面和第二平面相互偏移，其间具有间隙；以及电子部件，被布置在芯片安装部分上，并且在第一平面和第二平面之间延伸。
根据一个实施例，电子部件包括沿纵向轴线延伸的细长电子部件，电子部件被布置在芯片安装部分上，其中纵向轴线横向于第二平面。
根据一个实施例，该半导体器件包括：第一导电结构，电耦合芯片安装部分和被布置在芯片安装部分上的电子部件，以及至少一个第二导电结构，将电子部件电耦合至引线框架中面向芯片安装部分布置的至少一个引线。
根据一个实施例，第一导电结构包括电子和机械地耦合电子部件和芯片安装部分的导电材料。
根据一个实施例，至少一个引线被布置为面向芯片安装部分并且至少部分地重叠芯片安装部分，电子部件在芯片安装部分与被布置为面向芯片安装部分的至少一个引线之间以桥状延伸。
根据一个实施例，第二导电结构包括电子且机械地将电子部件耦合至面向芯片安装部分布置的、且至少部分地重叠芯片安装部分的至少一个引线的导电材料。
根据一个实施例，至少一个第二导电结构包括线状材料，线状材料直接地或者经由芯片安装部分上的至少一个半导体芯片将电子部件电耦合至面向芯片安装部分布置的至少一个引线。
根据一个实施例，电子部件在芯片安装部分和至少一个引线的侧面之间侧向延伸至少一个引线，电子部件与侧面邻接。
根据一个实施例，电子部件的长度大于芯片安装部分和横向于第一平面和第二平面的至少一个引线之间的距离。
根据一个实施例，该半导体器件包括：至少一个第二引线，位于引线框架中，至少一个第二引线被布置为与面向芯片安装部分布置的至少一个引线平行且相邻，至少一个第二引线机械且电子地耦合至面向芯片安装部分布置的至少一个引线，以及线状接合，位于芯片安装部分上的至少一个半导体芯片和引线框架中的至少一个第二引线之间，其中电子部件经由在芯片安装部分上的至少一个半导体芯片和引线框架中的至少一个第二引线之间的线状接合电子地耦合至芯片安装部分上的至少一个半导体芯片。
通过本公开的实施例，可以促进减少半导体器件中的专用电源引脚的数目，同时还促进引线框架设计标准化。
附图说明
现在，仅以示例的方式，参照附图描述一个或多个实施例，其中：
图1是根据本说明书的实施例的半导体器件的一部分的示图，
图2是根据本说明书的实施例的半导体器件的一部分的侧视图表示，
图3A至图3E是产生如图2所例示的布置的可能步骤的示例，
图4、图5和图6A至图6D是产生根据本说明书的实施例的可能的另外的步骤的示例，
图7和图8是根据本说明书的实施例的半导体器件的一部分的侧视图表示，以及
图9是本说明书的实施例中的可能阻抗对频率行为的示例图。
具体实施方式
根据一个或多个实施例，提供了一种半导体器件和制造半导体器件的相应方法。
一个或多个实施例可以包括集成在封装(例如，SMD)中的部件，该封装“垂直地”安装在管芯焊盘上，该管芯焊盘抵靠引线框架的专用引线并耦合至引线框架的专用引线。
发现一个或多个实施例在高于30MHz的电容部件中提供达40％的阻抗降低。
一个或多个实施例可以提供一种引线框架封装，其包括垂直地安装/耦合在管芯焊盘上的双端子SMD，并且其其他端子例如通过引线或线电耦合。
在随后的描述中，说明了一个或多个具体细节，旨在提供对本说明书的实施例的示例的深入理解。可以在没有一个或多个具体细节的情况下，或者使用其他方法、部件、材料等来获得实施例。在其他情况下，不详细说明或描述已知结构、材料或操作，使得实施例的特定方面不会被遮蔽。
在本说明书的框架中，对“实施例”或“一个实施例”的引用意在指示在至少一个实施例中包括相对于该实施例描述的特定配置、结构或特性。因此，在本说明书的一个或多个地方出现的诸如“在实施例中”或“在一个实施例中”的短语不是必须表示同一个实施例。此外，可以在一个或多个实施例中以任何适当的方式组合特定构造、结构或特性。
本文使用的参考仅是为了方便而提供，因此不限定保护范围或实施例的范围。
图1是半导体产品封装的一部分的示例，其包括引线框架(整体不可见)中的一个或多个引线10，引线的内端面向并且至少部分地重叠封装的部分12(所谓的管芯焊盘或嵌条(slug))，旨在在部分12 上安装一个或多个半导体芯片或管芯14(以本领域技术人员已知的方式)。
在本说明书的其余部分中，为了简单，将仅考虑一个这种半导体芯片或管芯14。
参考标号16表示在一个(导电)引线10和(导电)焊盘或嵌条 12之间以桥状布置的电子部件(例如，无源部件，诸如去耦电容器)，以在其间提供电耦合。
在如图2(以及在图7和图8中)例示的一个或多个实施例中，引线10和焊盘或嵌条12可以被视为在各自的-至少近似平行的-(例如，中值)平面X10和X12中延伸，它们与在这两个平面之间延伸的部件16相互偏移。
在一个或多个实施例中，如下面所讨论的，可以经由导电块 (mass)18和20提供这种电耦合。
SMD电容器(诸如EIA SIZE 0201(长x宽为0.6mm x 0.3mm) 电容器或EIA SIZE0402(长x宽为1.0mm x 0.5mm)电容器)可以是部件(诸如部件16)的示例。
如本文所例示的，部件16可以是细长的形式或形状，即，相对于其宽度较长的形式，例如，在前面通过示例提到的EIA SIZE 0201 或EIA SIZE 402电容器的情况下，长度是宽度的两倍。
在一个或多个实施例中，部件16可以因此以桥状安装在引线10 和焊盘或嵌条12之间，其中纵向轴线X16(即，沿部件16的较长或最长延伸方向的轴线)横向于焊盘或嵌条12布置(例如，垂直于平面X10和X12并且在其间延伸)。
例如，部件16可以利用与焊盘或嵌条12的延伸平面X12正交的纵向轴线X16安装。例如，通过假设焊盘或嵌条12可以被视为躺在水平面X12中，细长部件16可以被布置为其轴线X16垂直布置。
在图3A至图3E的步骤的示例性顺序中，图3A示出了引线框架 (以本领域技术人员已知的方式)设置有一个或多个引线10，引线 10的(内)端面对焊盘或嵌条12的相应(例如，外围)部分并且其间具有分离间隙22。
如图3A所例示，引线10的内端可以与焊盘或嵌条12的部分重叠(即，在上方突出)。否则将理解(例如，参见下面讨论的图7和图8)，这种重叠不是强制性特征。
在图3A中，半导体芯片或管芯14被示出为已经(以本领域技术人员已知的任何方式)附接在焊盘或嵌条12上。
图3B是在管芯焊盘或嵌条12上设置(第一)导电块的动作的示例，该导电块(垂直地)与引线10在焊盘或嵌条12上方突出的端部对齐。
在一个或多个实施例中，块18可以包括可能地在分配试剂(或助熔剂)以促进块18与焊盘或嵌条12的牢固粘合之后施加在焊盘或嵌条12上的预制或焊料材料。
图3C是将部件16放置在块18上的示例，如前所讨论的，这涉及“垂直地”放置细长部件16，即其主尺寸X16横向于焊盘或嵌条 12延伸。
图3D是在部件16的(上部)终端(termination)与引线10的内尖端之间设置导电材料20的(第二)块的示例。
在一个或多个实施例中，块20可以包括预制或焊料材料。在一个或多个实施例中，图3D中例示的动作还可以包括焊料回流和试剂 (或助熔剂)清洗。
图3E是提供引线10与位于半导体芯片或管芯14的前表面或上表面的相应管芯焊盘(参见参考标号24a)的电耦合的(其他常规) 线或带状接合24的可能设置的示例。
虽然有利于各个方面，但图3A至图3E所例示的动作顺序并非强制性的。例如，仅提及一种可能的替代方案，半导体管芯或芯片14 可以在部件16跨过引线10与焊盘或嵌条12之间的间隙22以桥状布置之后附接至焊盘或嵌条12。
图1和图2(以及图3C至图3E)是部件16在芯片安装部分12 和引线10的侧面之间以桥状延伸的可能性的示例，部件16与该侧面邻接，由此侧向延伸引线10，而不是夹在引线10和焊盘或嵌条12 之间。
如图1和图2(以及图3C至图3E)所示，引线10可以呈现侧面 (诸如横向于平面X10和/或X12的“垂直”端面)，使得部件16可以在其端部(这里为上端)处抵靠引线10的侧面面向引线10。
如图1和图2(以及图3C至图3E)所示，这还可以促进从引线框架的顶部放置和/或使用长度大于横向于(正交于)平面X10和X12 测量的引线10与焊盘或嵌条12之间的距离的部件16。
一个或多个实施例可以考虑如下事实：在特定实施例中，引线10 可以是电源引线。由于引线在线接合处被夹持(如图4所例示，在夹持区域A处)，经由电子部件16创建的到焊盘或嵌条12的刚性接头可能因此暴露于断裂的风险。
在一个或多个实施例中，这种问题可以通过以下来解决：在与部件16耦合的(电源)引线10和具有到焊盘或嵌条12的这种刚性接头的至少一个相邻引线10之间提供物理连接(例如，图5中例示为 100的桥接接触)。
一个或多个实施例可以考虑通过在其中设置间隙(如图5在102 处例示的间隙)来修改旨在在夹持区域A处动作的夹持脚设计。
因此，通过避免向其应用夹持力，可以在与部件16耦合的引线 10处提供局部释放，而如图5所例示，可以为电源引线10提供与管芯12的芯片的(电源)线耦合，其中，部件16经由与其物理连接(例如，经由桥接接触100)的相邻引线10(图5中的右侧)与电源引线 10耦合。
图6A至图6D的顺序是可以经由如图5例示的一个或多个桥100 提供的相邻引线10之间的这种物理(机械)连接的可能设置的示例。
具体地，图6A和图6B的顺序是应用于引线框架的原基材(例如，卷状铜)1000的冲压工艺的示例。
在这种工艺中，冲压工具的灵活性可以促进(可能地，在供应商制造引线框架期间)增加/移除冲头并改变它们的位置，以便在需要的地方提供引脚-引脚(引线-引线)电连接(例如，100)。
例如，图6B是经由冲压工具ST的冲压工艺的示例，如图6C所示，该冲压工艺导致多个引线10经由桥100物理地(并且电子地) 彼此耦合。
本文例示的冲压工艺可以包括冲掉(如图6D中在P处所例示的) 对于特定应用可能不需要的引脚-引脚连接的进一步动作。
对于多个半导体产品(例如，IC)，使用与电源引线相同的引线 10的可能性可以促进采用物理连接的标准化位置，由此促进引线框架设计标准化。
图7和图8例示了应用于包括引线10的布置(例如QFP封装-QFP 是四面扁平封装的缩写)的一个或多个实施例，该引线10面向焊盘或嵌条12并且限定其间的间隙22而不在焊盘或嵌条12上方突出。
这里，再次地，引线10和焊盘或嵌条12可以被视为在各自的(至少近似平行的)平面X10和X12(例如，分别为引线10和焊盘或嵌条12的中值平面)中延伸，它们与在这两个平面之间延伸的部件16 相互偏移。
在图7和图8例示的一个或多个实施例中，上面讨论的导电块20 可以被线(或者可能地，带状)接合200代替，其在部件16的与焊盘或嵌条12相对的终端处电耦合至引线10。
部件16与引线10的这种线或带状接合可以是：
-直接的，如图7所例示，这可以涉及与线接合技术兼容的电极精加工，
-间接的，如图8所例示，即，经由为引线-管芯接合24提供的管芯-焊盘24a，这可以促进和优化线长度。
如图7和图8例示的一个或多个实施例可以保留横向于(例如，垂直)焊盘或嵌条12布置细长部件16(诸如EIA SIZE 0201或EIA SIZE 0402电容器)的优点，由此减少部件16在焊盘或嵌条12上的占用面积。
图7和图8中例示的一个或多个实施例再次例示了由于引线10 的侧向延伸而使部件16的长度比横向于(正交于)平面X10和X12 测量的引线10和焊盘或嵌条12之间的距离长的可能性。
图9的示图是针对标称电容值为10nF的0201SMD电容器在 0.001GHz和1.000GHz之间的频率范围内测量的阻抗(欧姆)的示例。
根据本说明书的实施例的电容器组件的阻抗行为(如图9中的链式线所示)显示：与常规电容器组件的阻抗行为(如连续线所示)相比，在高于最低阻抗被测得所在的频率的整个频率范围上实现超过 40％的改进。
因此，一个或多个实施例可以提供通过嵌条而不通过线实现的从接地电极(由焊盘或嵌条12提供)到管芯14背面的优化电子连接，同时还显示从引线10(例如，电源引线)到管芯14的较短线连接。
与常规平面SMD组件相比，一个或多个实施例可以促进减少(理论上减半)半导体器件(诸如集成电路)中的专用电源引脚的数目，同时还促进如前面所讨论的引线框架设计标准化。
如本文例示的器件可以包括：
-至少一个半导体芯片(例如，14)，
-引线框架(例如，10、12)，其包括芯片安装部分(例如，12) 和至少一个引线(例如，10)，芯片安装部分(例如，12)上具有至少一个半导体芯片，至少一个引线(例如，10)被布置为面向芯片安装部分，至少一个引线位于第一平面(例如，X10)中，并且芯片安装部分位于第二平面(例如，X12)中，第一平面和第二平面相互偏移，它们之间具有间隙(例如，22)，以及
-电子部件(例如，16)，其被布置在芯片安装部分上，并且在第一平面和第二平面之间延伸。
本文例示的器件可以包括沿纵向轴线(例如，X16)延伸的细长电子部件，电子部件布置在芯片安装部分上，其中所述纵向轴线横向于(例如，正交于)第二平面。
本文例示的器件可以包括：
-第一导电结构(例如，18)，其电耦合芯片安装部分和布置在芯片安装部分上的电子部件，以及
-至少一个第二导电结构(例如，20；200；200、24)，其将电子部件电耦合至至少一个引线，该至少一个引线被布置为面向芯片安装部分。
在本文例示的器件中，第一导电结构可以包括电子和机械地耦合电子部件和芯片安装部分的导电材料。
在本文例示的器件中，所述至少一个引线可以被布置为面向芯片安装部分并且至少部分地重叠芯片安装部分(例如，参见图2)，电子部件在芯片安装部分与面向芯片安装部分布置的至少一个引线之间以桥状延伸。
在本文例示的器件中，第二导电结构可以包括电子且机械地将电子部件耦合至至少一个引线的导电材料(例如，参见图2中的20)，该至少一个引线被布置为面向芯片安装部分且至少部分地重叠芯片安装部分。
在本文例示的器件中，至少一个第二导电结构可以包括线状(线或带状)材料(例如，200或200、24)，其直接地将电子部件电耦合至面向芯片安装部分布置的至少一个引线(例如，参见图7中的200) 或经由芯片安装部分上的至少一个半导体芯片将电子部件电耦合至面向芯片安装部分布置的至少一个引线(例如，参见图8中的200、 24)。
在本文例示的器件(例如，参见图1和图2以及图3C至图3E) 中，电子部件(例如，16)可以在芯片安装部分和至少一个引线的侧面之间侧向延伸所述至少一个引线，该电子部件与所述侧面邻接。
在本文例示的器件(例如，参见图1和图2以及图3C至图3E加上图7和图8)中，电子部件的长度可以大于所述芯片安装部分与横向于(例如，正交于)所述第一平面和所述第二平面的所述至少一个引线之间的距离。
本文例示的器件可以包括：
–引线框架中的至少一个第二引线(例如，参见图5中从左起的第三个引线10)，其相对于面向芯片安装部分布置的所述至少一个引线侧向布置，至少一个第二引线机械且电子地耦合(100)至引线框架中的面向芯片安装部分布置的所述至少一个引线，以及
–线状(例如，线或带状)接合(参见图5)，位于芯片安装部分上的至少一个半导体芯片和引线框架中的至少一个第二引线之间，其中，电子部件经由芯片安装部分上的至少一个半导体芯片和引线框架中的所述至少一个第二引线之间的所述线状接合电子地耦合至芯片安装部分上的至少一个半导体芯片。
如本文所例示的器件的制造方法可以包括：
-将至少一个半导体芯片布置在引线框架的芯片安装部分上，引线框架具有面向芯片安装部分布置的所述至少一个引线，至少一个引线位于第一平面中，并且芯片安装部分位于第二平面中，第一平面和第二平面相互偏移，其间具有间隙，
-在芯片安装部分上布置电子部件，(电子部件)在第一平面和第二平面之间延伸。
本文例示的方法可以包括提供线状材料(例如，图4和图5中的 24)，该线状材料将引线框架电耦合至芯片安装部分上的至少一个半导体芯片，其中，提供所述线状材料可以包括向引线框架应用夹持(例如，在A处)，其中该方法可以包括避免(例如，图5中的102处)向引线框架中面向芯片安装部分布置的所述至少一个引线应用夹持。
在不影响基本原理的情况下，细节和实施例可以在不脱离保护范围的情况下，相对于仅通过示例方式描述的内容而变化，甚至显著变化。保护范围通过所附权利要求来确定。
权利要求是本文针对实施例提供的技术教导的组成部分。

Claims (10)

1.一种半导体器件，其特征在于，包括：
半导体芯片，
引线框架，包括芯片安装部分，其中所述半导体芯片被安装到所述芯片安装部分，并且至少一个引线被布置为面向所述芯片安装部分，所述至少一个引线位于第一平面中，并且所述芯片安装部分位于第二平面，所述第一平面和所述第二平面相互偏移，其间具有间隙；以及
电子部件，被布置在所述芯片安装部分上，并且在所述第一平面和所述第二平面之间延伸。
2.根据权利要求1所述的半导体器件，其特征在于，所述电子部件包括沿纵向轴线延伸的细长电子部件，所述电子部件被布置在所述芯片安装部分上，其中所述纵向轴线横向于所述第二平面。
3.根据权利要求1所述的半导体器件，其特征在于，包括：
第一导电结构，电耦合所述芯片安装部分和被布置在所述芯片安装部分上的所述电子部件，以及
至少一个第二导电结构，将所述电子部件电耦合至所述引线框架中面向所述芯片安装部分布置的所述至少一个引线。
4.根据权利要求3所述的半导体器件，其特征在于，所述第一导电结构包括电子和机械地耦合所述电子部件和所述芯片安装部分的导电材料。
5.根据权利要求3所述的半导体器件，其特征在于，所述至少一个引线被布置为面向所述芯片安装部分并且至少部分地重叠所述芯片安装部分，所述电子部件在所述芯片安装部分与被布置为面向所述芯片安装部分的所述至少一个引线之间以桥状延伸。
6.根据权利要求4所述的半导体器件，其特征在于，所述第二导电结构包括电子且机械地将所述电子部件耦合至面向所述芯片安装部分布置的、且至少部分地重叠所述芯片安装部分的所述至少一个引线的导电材料。
7.根据权利要求3所述的半导体器件，其特征在于，所述至少一个第二导电结构包括线状材料，所述线状材料直接地或者经由所述芯片安装部分上的所述至少一个半导体芯片将所述电子部件电耦合至面向所述芯片安装部分布置的所述至少一个引线。
8.根据权利要求1所述的半导体器件，其特征在于，所述电子部件在所述芯片安装部分和所述至少一个引线的侧面之间侧向延伸所述至少一个引线，所述电子部件与所述侧面邻接。
9.根据权利要求1所述的半导体器件，其特征在于，所述电子部件的长度大于所述芯片安装部分和横向于所述第一平面和所述第二平面的所述至少一个引线之间的距离。
10.根据权利要求1所述的半导体器件，其特征在于，包括：
至少一个第二引线，位于所述引线框架中，所述至少一个第二引线被布置为与面向所述芯片安装部分布置的所述至少一个引线平行且相邻，所述至少一个第二引线机械且电子地耦合至面向所述芯片安装部分布置的所述至少一个引线，以及
线状接合，位于所述芯片安装部分上的所述至少一个半导体芯片和所述引线框架中的所述至少一个第二引线之间，其中所述电子部件经由在所述芯片安装部分上的所述至少一个半导体芯片和所述引线框架中的所述至少一个第二引线之间的所述线状接合电子地耦合至所述芯片安装部分上的所述至少一个半导体芯片。
CN202020144512.6U 2019-01-22 2020-01-22 半导体器件 Active CN211376632U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102019000000929 2019-01-22
IT102019000000929A IT201900000929A1 (it) 2019-01-22 2019-01-22 Dispositivo a semiconduttore e corrispondente procedimento di fabbricazione

Publications (1)

Publication Number Publication Date
CN211376632U true CN211376632U (zh) 2020-08-28

Family

ID=66049612

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010075035.7A Pending CN111463183A (zh) 2019-01-22 2020-01-22 半导体器件及其制造方法
CN202020144512.6U Active CN211376632U (zh) 2019-01-22 2020-01-22 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010075035.7A Pending CN111463183A (zh) 2019-01-22 2020-01-22 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US11764134B2 (zh)
EP (1) EP3686928B1 (zh)
CN (2) CN111463183A (zh)
IT (1) IT201900000929A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161319B (zh) * 2021-04-23 2022-03-22 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61134060A (ja) * 1984-12-04 1986-06-21 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
JPS63132459A (ja) * 1986-11-25 1988-06-04 Hitachi Ltd 容量内蔵半導体パツケ−ジ
JPH09199666A (ja) * 1996-01-23 1997-07-31 Nec Eng Ltd 半導体集積回路装置
JP2850874B2 (ja) * 1996-08-28 1999-01-27 日本電気株式会社 Ｉｃパッケージ
US6611434B1 (en) 2000-10-30 2003-08-26 Siliconware Precision Industries Co., Ltd. Stacked multi-chip package structure with on-chip integration of passive component
TW488054B (en) 2001-06-22 2002-05-21 Advanced Semiconductor Eng Semiconductor package for integrating surface mount devices
US7005325B2 (en) 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
US7948078B2 (en) * 2006-07-25 2011-05-24 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
EP3686928B1 (en) 2021-10-13
EP3686928A1 (en) 2020-07-29
US20240006277A1 (en) 2024-01-04
US20200235045A1 (en) 2020-07-23
CN111463183A (zh) 2020-07-28
US11764134B2 (en) 2023-09-19
IT201900000929A1 (it) 2020-07-22

Similar Documents

Publication Publication Date Title
US20210305203A1 (en) Semiconductor device and corresponding method of manufacture
US6486535B2 (en) Electronic package with surface-mountable device built therein
US9779966B2 (en) Lead frame and semiconductor device
TW488049B (en) Semiconductor device
JP2001339043A (ja) 半導体装置及びそれを用いた半導体モジュール
US10373894B2 (en) Package structure and the method to fabricate thereof
US20240006277A1 (en) Semiconductor device and corresponding method of manufacture
JPH03291869A (ja) 電子装置
JP2002334964A (ja) 半導体装置
US10373930B2 (en) Package structure and the method to fabricate thereof
WO2017117561A1 (en) Integrated circuit chip with a vertical connector
TWI792588B (zh) 半導體封裝
US6565008B2 (en) Module card and a method for manufacturing the same
JP4701779B2 (ja) 集積回路パッケージ組立構造
JP2798108B2 (ja) 混成集積回路装置
TW200507221A (en) Surface treatment for oxidation removal in integrated circuit package assemblies
JP2004087717A (ja) 電子部品
JP3027269U (ja) 電子部品用パッケージ
CN213401182U (zh) 一种系统级封装的无线通讯芯片
US11682609B2 (en) Three-dimensional functional integration
JP7211267B2 (ja) 半導体パッケージの製造方法
CN118263218A (zh) 用于外部安装的无源组件的双下置式导电端子
JPH07312403A (ja) 半導体装置及びその製造方法及び実装基板
CN117976638A (zh) 一种芯片封装结构
EP1187319A2 (en) Lead frame set and saw filter using the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant