JPS61134060A - コンデンサ内蔵型半導体装置及びその製造方法 - Google Patents

コンデンサ内蔵型半導体装置及びその製造方法

Info

Publication number
JPS61134060A
JPS61134060A JP59256065A JP25606584A JPS61134060A JP S61134060 A JPS61134060 A JP S61134060A JP 59256065 A JP59256065 A JP 59256065A JP 25606584 A JP25606584 A JP 25606584A JP S61134060 A JPS61134060 A JP S61134060A
Authority
JP
Japan
Prior art keywords
capacitor
semiconductor chip
lead
electrode
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59256065A
Other languages
English (en)
Inventor
Koichi Takegawa
光一 竹川
Manabu Bonshihara
學 盆子原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59256065A priority Critical patent/JPS61134060A/ja
Publication of JPS61134060A publication Critical patent/JPS61134060A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンデンサ内蔵型半導体装置及びその製造方法
に関する。
〔従来の技術〕
従来、半導体装置を電子装置に実装する場合、半導体チ
ップ（以下ＩＣチチッと記す）から発生したノイズによ
る誤動作を防止するために半導体装置の電源リードとア
ースリードとの間に個別コンデン丈が挿入されていた。
このような、半導体装置の外に実装するコンデンサには
、半導体装置とコンデンサ間のリード線のインダクタン
スにより効果が十分でないこと、及びコンデンサを半導
体装置毎に実装しなくてはならないためプリント板の実
装密度の低下を引起こしていたこと等の欠点があった。
そこで、これら欠点を解決するために最近はコンデンサ
を半導体装置に内蔵するものが幾つか試みられている。
従来のコンデンサ内蔵型半導体装置を第９図〜第１５図
によって説明する。従来のコンデンサ内蔵型半導体装置
のうち、セラミックパッケージについては特開昭５７−
１１３２６１号、同５７−１５２１４９号実開昭５６−
９９８６４号の公報において、セラミックパッケージの
キャビティ下部または内部にコンデンサを内蔵する方法
が示されている。
即ち、セラミ、クパッケージに適用した第１の従来例と
しては、第９図に示す如く、導電性部材からなる半導体
チップ搭載部Ｉａ上に誘電体層２ａを介して金属電極３
ａを設け、金属電極３ａ上ＫＩＣチ、プ４ａが固着され
、ＩＣチ、プ４ａ上に形成された電源電極のうち第１の
電源電極５ａは第１の電源用リード７ａＫ、第２の電源
電極６ａは第２の電源用リード８ａＫ各々ポンデイング
ワイヤ９ａによって電気的に接続されている。ここで第
１の電源電極５ａの電位は、ＩＣチップ基板底面の電位
と同電位になっており、また半導体素子搭載部１ａはス
ルホール１０ａを介して第２の電源用リード８ａと電気
的に接続されている。
また第２の従来例としては、第１０図に示す如く、導電
性部材からなる半導体素子搭載部１ａ上に工Ｃチップ４
ａとチップ型コンデンサ１３ａとが固着され、ＩＣチッ
プ上の第１の電源電極５ａは、ＩＣチ、プ基板底面と同
電位となっており、半導体素子搭載部１ａを介してチッ
プ型コンデンサ１３ａの一方の電極に、ボンディングリ
ード１４ａを介して第１の電源用リード７ａに接続され
、第２の電源電極６ａはリード線１４ａＫよりチップ型
コンデンサ１３ａの他方の電極と第２の電源用リード８
ａＧＣ接続されている。
上記の様な構造の半導体装置においては、第１と第２の
電源電極間にコンデンサを挿入したことと等価になる。
また、セラミックパッケージの場合の第３の従来例とし
ては第１１図に示す如く、第１と第２の電源リード間に
直接コンデンサ１５ａをリード線１６ａを介して接続す
る方法や、特開昭５６−１２９３４８号、同５７−１０
９６０号公報において、セラミックパッケージのセラミ
ック基板積層間にコンデンサをはさみこんで実施する方
法がある。
これらに対し、大量かつ安価に生産されるプラスチック
パッケージについては、前記セラミックパッケージにお
けるコンデンサ内蔵方法の適用は、製造が困難で量産性
に乏しいこと、またプラスチックパッケージの構造上不
可能であること等から実施され難く、具体的なコンデン
サ内蔵型のプラスチ、クパッケージの例は少ない。
図のワイヤボンディング後の断面図に示す如く、外部導
出用リードｌｌｂ及び半導体チップ搭載部ｉｂを備えた
リードフレーム１８ｂについてあらかじめ半導体チップ
搭載部１ｂを中央で分離し、かつ半導体チップ搭載部支
持リード１９ｂの所定の位置で段差２０ｂを設け、さら
に外部導出用リードのうち第１の電源用リード７ｂと第
２の電源用リード８ｂとを半導体チップ搭載部支持リー
ド１９ｂに接続させておき、次にチップ型コンデンサ１
３ｂの両電極を半導体チップ搭載部１ｂに固着し、ＩＣ
Ｃタッグｂをチップ型コンデンサ１３ｂの上に固着し、
ＩＣチップ上の電極と外部導出用リードｌｌｂ、７ｂ及
び８ｂとをワイヤボンディングし、エポキシ樹脂２１ｂ
等で封止しコンデンサの内蔵を実現する方法がある。
第１４図、第１５図はプラスチックパッケージの場合の
第２の従来例を示す平面図およびそのボンディング後の
Ｙ　−Ｙ’線における断面図である。
第１４図、第１５図に示すように、外部導出用リードｌ
ｌｂ及び半導体チップ搭載部１ｂを備えたリードフレー
ム１８ｂについてあらかじめ半導体チップ搭載部支持リ
ード１９ｂと外部導出用リードのうち第１の電源用リー
ド７ｂとを、及び、第２の電源用リード８ｂとをチップ
型コンデンサ１３ｂを介して接続し、次にＩＣチップを
半導体チップ搭載部１ｂ上に固着し、ＩＣチップ上の電
極と外部導出用リードｌｌｂ、７ｂ、及び８ｂとをワイ
ヤボンディング後、エポキシ樹脂２１ｂ等で封止しコン
デンサ内蔵を実現する方法である。
〔発明か解決しようとする問題点〕
上述した従来のコンデンサ内蔵型＋４４に、！は、先ず
セラミックパッケージの第１、第２の従来例である第９
図、第１０図のものはいずれも、ＩＣチップ基板底面の
電位と第１の電源電極電位とが等しいことが必要条件で
あり、ＩＣチップ基板に個有の電位を有するＩＣチップ
については適用不可能であった。
また、セラミックパッケージの場合の第１１図に示す従
来例及び図示してないがセラミ、クパッケージのセラミ
ック基板積層間にコンデンサをはさみ込む方式は、前者
はリード線付コンデンサを接続することが、後者は多層
セラミックパッケージを製造することが困難であり、そ
の結果量産性に乏しく、さらに価格的に高価になるとい
う欠点があった。
これに対し、プラスチックパッケージの場合の第１の従
来例である第１２図、第１３図の方法は、チップ型コン
デンサ１３ｂｔ−ＩＣチツプ４ｂと同様の方法で容易に
固着が可能であるという利点がある。
しかし、該チップ型コンデ／すは、その構造上ＩＣチッ
プより大きいものでなくてはならないため、ＩＣチップ
が大きい場合、チップ型コンデンサもそれに伴なって大
きくなシ、かつ薄いため、チップ型コンデンサの製造が
困難になシ、従って価格が高くなること及びチップ型コ
ンデンサの強度が十分でないこと、さらには大きなチッ
プ型コンデンサを内蔵したために、チップ型コンデンサ
と樹脂との熱膨張差により半導体装置の耐熱衝撃性が著
しく低下する等価格上及び信頼性上の大きな欠点があっ
た。
また、第１４図、第１５図に示したプラスチックパッケ
ージの場合の第２の従来例は、前記プラスチックパッケ
ージにおけるコンデンサ内蔵方法と比べ価格上及び信頼
性上の点で良好であるが、この場合においてもＩＣチッ
プ基板底面の電位と第１の電源電極電位とが等しいこと
が必要条件であり、ＩＣチップ基板に個有の電位を有す
るＩＣチップについては適用不可能であった。さらに小
型のチップ型コンデンサを固着の際、該コンデンサの電
極が側面にあるため固着剤が多い場合、固着剤がはみ出
してシ璽−トすることがらシ、逆に少をい場合は固着が
不十分となる等コンデンサ固着が困難であった。
本発明の目的は、上記欠点を除去し信頼性が高く、安価
なコンデンサ内蔵型半導体装置及びその製造方法を提供
することにある。
〔・問題点を解決するための手段〕
本発明の第１の発明のコンデンサ内蔵型半導体装置は、
半導体チップ搭載部、該半導体チップ搭載部に接続され
た半導体チップ搭載部支持リード及び外部導出用リード
を有するリードフレーム、または半導体チップ搭載部及
び外部導出用リードを有するセラミックケースに半導体
チップ並びにコンデンサを搭載したコンデンサ内蔵型半
導体装置において、少なくとも１本の外部導出用リード
が半導体チップ搭載部または１本の半導体チップ搭載部
支持リードに接続され第１の電源用リードを形成し、半
導体チップが半導体チップ搭載部上に絶縁体層から露呈
されている半導体チップ搭載部または半導体チップ搭載
部支持リード上に固着され、前記半導体チップ上主表面
に形成された電極のうち第１の電源電極が前記第１の電
源用リードに、第２の電源電極が前記チップ型コンデン
サの他方の電極を介して第２の電源用リードに各々電気
的に接続されていることＫよシ構成される。
次に本発明の第２の発明のコンデンサ内蔵型半導体装置
の製造方法は、少なくとも１本の外部導出用リードが半
導体チップ搭載部または半導体チップ搭載部支持リード
に接続されたリードフレームまたはセラミックケースを
準備する工程と、該半導体チップ搭載部上に絶縁体層を
形成する工程と、半導体チップを半導体チップ搭載部上
の絶縁体層上に固着する工程と、少なくとも１個のチッ
プ型コンデンサの一方の電極を前記絶縁体層から露呈し
た半導体チップ搭載部または半導体チップ搭載部支持リ
ード上に固着する工程と、前記半導体チップの電極と外
部導出用リード及び前記チップ型コンデンサの他方の電
極とをワイヤボンディングする工程と、樹脂封止または
キャップ封止する工程とを含んで構成される。
また、内蔵用コンデンサは、チップ型コンデンサの両電
極のうち少なくとも一方の電極が平面化されて構成され
、しかも取付けに際しては一方の電極を搭載部に他方の
電極が上面になるよう取付けることにより、よシ効果を
高めることができる。
〔実施例〕
次に１本発明の実施例について、図面を参照して説明す
る。第１図〜第４図は、本発明の第１の実施例の説明の
ための図で、第１図、第３図は製造途中工程に於ける平
面図、第２図はワイヤボンディング後の第１図の断面図
、第４図は内蔵用コンデンサの断面図である。
第１図及び第２図に示すように１本の半導体チップ搭載
部支持リード１９０に隣接する１本の外部導出用リード
は半導体チップ搭載部支持リード１９０（接続され第１
の電源用リード７Ｃを形成、また他の半導体チップ搭載
部支持リード１９０′の適当な位置にコンデンサ搭載部
２２Ｃが設けられ、該コンデンサ搭載部上にはチップ型
コンデンサ１３Ｃが一方の電極を下にして固着されてい
る。
また半導体チップ搭載部ＩＣ上には、絶縁体層２３Ｃを
介して導電体層２４Ｃが形成され、該導電体層上に金属
ろう材等の導電性固着剤２５ＣＫよってＩＣチップ４Ｃ
が固着されている。さらＫＩＣチップ上の第１の電源電
極５Ｃが第１の電源用リード７Ｃと、第２の電源電極６
Ｃがチップ型コンデンサ１３Ｃの他方の電極を介して第
２の電源用リード８Ｃと各々ボンディングワイヤ９０に
よって接続されている。
従って、第１の電源用リード７Ｃと第２の電源用リード
８Ｃとの間に、ＩＣチップから発生したノイズによる誤
動作を防止するためのノイズ吸収用コンデンサが挿入さ
れ九ことになる。しかもコンデンサはチップ型コンデン
サが用いられているのでリード線のインダクタンスの影
響もなく、容量も自由に選択できる特徴があり、小型化
、高密度化が達成できると共に小型のためチップ型コン
デンサの製作が容易であり、また耐熱衝撃性も改善され
信頼性が向上する上、チップ型コンデンサを立てて固着
するため固着が容易であり、固着剤のはみ出しによるコ
ンデンサ電極間のシ冒−ト等の問題も解決される。さら
にＩＣチップ基板底面は半導体チップ搭載部と絶縁体層
によって電気的に絶縁されているため、■有の基板電位
を有するＩＣチップについても適用可能である。
次に本発明の第１の実施例によるコンデンサ内蔵型半導
体装置の製造方法の一実施例について説明する。第１図
及び第２図に示すように、１本の半導体チップ搭載部支
持リード１９Ｃに隣接する１本の外部導出用リード７Ｃ
が半導体チップ搭載部支持リード１９０に接続され、ま
た他の半導体チップ搭載部支持リード１９０′の適当な
位置にコンデンサ搭載２２Ｇを備え、さらに半導体チッ
プ搭載部上に絶縁体層２３Ｃを介して導電体層２４Ｃを
設けたリードフレームを準備スる。
ここで、準備するリードフレームは従来の構造のものも
使用できるがチップ型コンデンサの大きさにより、チッ
プ型コンデンサ搭載部２２Ｃを別に設けると好都合であ
る。
また、半導体チップ搭載部ＩＣ上の絶縁体層２３０につ
いては、酸化アルミニウム等の酸化膜や窒化ケイ素等の
窒化膜あるいはその他の元素を含む複合ガラスをＰＶＤ
法やＣＶＤ法の気相メッキ法または半導体チップ搭載部
上面を酸化するか、該搭載部上に金属層を気相メッキ法
等により形成後酸化する方法等によ）形成することがで
きる。
さらに該絶縁体層上の導電体層２４０については、前記
絶縁体層と密着力のあるチタン、アルミニウム、メンタ
ル、クロム、ニッケル等の金属を前記気相メッキ法によ
って形成するか、該金属またはその他金属や導電性部材
を接着剤による方法、圧接法等によっても形成すること
ができる。
次にリードクレームのコンデンサ搭載部ＩＣにチップ型
コンデンサ１３Ｃの一方の電極を導電性ペーストや半田
等で固着する。
ここで、チップ型コンデンサ１３Ｃは、コンデンサ搭載
部２２Ｃ上に立てて固着されることになるが、従来のチ
ップ型コンデンサの電極は第４図（Ａ）に示すように、
導電性ペーストに浸漬して形成されるため曲面であり、
チップ型コンデンサを立てて固着する上で困難な点が多
い。これを解決する方法として、コンデンサ搭載部に凹
部を設け、該凹部にコンデンサを挿入するか、コンデン
サ支持板等をチップ型コンデンサ又はコンデンサ搭載部
に設ける等の方法があるが、チップ型コンデンサの電極
を第４図（Ｂ）　（Ｃ）　　に示すように平面にすれば
容易に固着ができる。このようなチップ型コンデンサの
製造方法としては第４図（Ａ）Ｋ示した従来のチップ型
コンデンサの製造方法において、導電性ベース）Ｋ浸漬
付着して電極を形成後、電極を平面に整形して焼結する
か、焼結後の電極を切断、研削によシ平面化するか、前
記ＣＶＤ法、ＰＶＤ法の気相メッキ法、又は金属を無電
解メッキ法により形成することにより第４図（Ｂ）のチ
、プ型コンデンサが、金属板等の導電性平板２７Ｃを導
電性固着剤２５Ｃによシチップ型コンデンサの電極部に
固着すること罠より第４図（Ｃ）のチップ型コンデンサ
が製造できる。また、チップ型コンデンサ１３Ｃの固着
性向上のため、金、銀等の金属層を前記コンデンサ電極
２６Ｃ上に前記気相メッキ法、無電解メッキ法又Ｆｉ該
電極が第４図（Ｃ）Ｋ示した金属板２７Ｃの場合はあら
かじめ電解メッキ法によシ形成してもよい。
次にＩＣチ、プ４Ｃを前記導電体層２４Ｃ上に固着する
。なお、本実施例ではチップ型コンデンサを固着した後
にＩＣチップを固着したが固着工程を逆にしても問題は
ない。
ここで、ＩＣチップ固着の際、固着剤２５Ｃが絶縁体＃
２３Ｃを超えて半導体チップ搭載部ＩＣと接触し、ショ
ートすることがあるため、前記導電体層２４Ｃの面積は
、前記絶縁体層２３Ｃの面積より小さくした方が良い。
またＩＣチップを金属ろう材等で固着する場合は、前記
導電体層の上に固着性向上のために、二、ケル、金、銀
等の金属層を形成するのが適当である。またＩＣチップ
をペースト等の接着剤で固着する場合は前記導電体層が
省略でき、さらに絶縁性ペースト等を使用すれば、前記
絶縁体層と導電体層を省略することができる。但し、こ
れらの場合は、ＩＣチップ基板底面の電位安定をはかる
ためＩＣチップ基板底面にアルミニウム、金等の金属層
を蒸着しておく方が良い。
次にＩＣチップ４Ｃの電極と外部導出用リードの内部リ
ードと前記チップ型コンデンサ１３Ｃの他方の電極とを
、該コンデンサ電極と内部リードとをボンディングワイ
ヤ９Ｃによシワイヤボンディングする。
ここで、ＩＣチップ４Ｃの第２の電源電極６Ｃは、チッ
プをコンデンサ１３Ｃの電極を介して第２の電源用リー
ド８０にワイヤボンディングされることが必要条件とな
る。
また、コンデンサの電極は、平面である方が安定したワ
イヤボンディングができ、さらにボンディング性向上の
ため、該電極上にアルミニウム、金、銀等の金属層が形
成されていた方が良い。従って、コンデンサのワイヤボ
ンディングする電極についても、前記コンデンサ搭載部
上に固着する電極と同様に平面化及び金属層形成の実施
が適当である。
さらに第２の電源電極６Ｃと、コンデンｆ’１３ｃの電
極及び第２の電源用リード８Ｃとの接続方法としては、
第１図と第２図に示すように第２の電源電極とコンデン
サ電極及びコンデンサ電極と第２の電源用リードとを各
々ワイヤボンディングして接続する方法の他、第３図に
示すように第２の電源電極６Ｃを２ケ所設け、各々コン
デンサ電極と第２の電源用リードとを接続する方法も可
能であるＯ しかるのち、封入樹脂例えばエポキシ樹脂等で封止すれ
ば本実施例のコンデンサ内蔵型半導体装置が完成する。
なお、上記実施例においてコンデンサ搭載部を半導体チ
ップ搭載部支持リードに設けたが、半導体チップ搭載部
に設けることも可能である。
第５図〜第７図は本発明の第２の実施例の説明のための
図で、第５図、第７図は製造途中工程に於ける平面図、
第６図はワイヤボンディング後の第５図の断面図である
。
第５図及び第６図に示すように１本の半導体チップ搭載
部支持リード１９Ｃは隣接する外部導出用リードである
第１の電源用リード７Ｃと接続され、また他の半導体チ
ップ搭載部支持リード１９０′にはコンデンサ搭載部２
２Ｃが設けられ、該コンデンサ搭載部上にはチップ型コ
ンデンサ１３Ｃが一方の電極を下にして固着されている
。また半導体チップ搭載部ＩＣ上には、半導体チップ搭
載部を兼ねかつ下面に絶縁体層２３Ｃを形成した金属板
２８Ｃが絶縁性ペースト等の絶縁性固着剤２５０′によ
って固着され、該金属板上に金属ろう材等の導電性固着
剤２５ＣによつてＩＣチップ４Ｃが固着されている。さ
らにＩＣチップ上の第１の電源電極５Ｃが第１の電源用
リード７Ｃと、第２の電源電極６Ｃがチップ型コンデン
サ１３Ｃの他方の電極を介して第２の電源用リード８Ｃ
と各々ボンディングワイヤ９０によって接続されている
。
従りて第１の実施例と同様に第１と第２の電源用リード
の間にコンデンサが挿入されたことになる。
次に本発明の第２の実施例によるコンデンサ内蔵型半導
体装置の製造方法の一実施例について説明する。第５図
及び第６図に示すように１本の半導体チップ搭載部支持
リード１９Ｃが隣接する外部導出用リードである第１の
電源用リード７Ｃと接続され、他の半導体チップ搭載部
支持リード１９Ｃ′にコンデンサ搭載部２２Ｃを備えた
リードフレームと、その一方の面に絶縁体層２３Ｃを形
成した金属板２８Ｃとを準備する。
ここで、絶縁体層２３Ｃの形成は前記気相メッキ法また
は醒化法によシ形成できる。また前記金属板２８Ｃは第
７図に示すようにフレーム２９Ｃに設けると、絶縁体層
の形成等において自動化設備使用上有利である。
次にリードフレームのコンデンサ搭載部２２Ｃ上にチッ
プ型コンデンサ１３Ｃを、半導体チップ搭載部ＩＣ上に
前記金属板２８Ｃを絶縁体層２３Ｃを下にして固着する
。
ここで、金属板の固着は固着剤が金属板上にはい上がり
、金属板上面と半導体チップ搭載部とを７１−トさせる
ことを防止するため絶縁性の固着剤を使用するのが適当
である。
次ＫＩＣチップ４Ｃを前記金属板２８Ｃ上に固着する。
なお、固着剤に金属ろう材等を用いる場合は、固着性向
上のために金、銀等の金属層を形成した方が良く、また
該金属層については前記フレーム２９Ｃの状態で、電解
メッキ法により容易に形成できる。
次ＫＩＣチップの電極と外部導出用リードの内部リード
と前記チップ型コンデンサ１３Ｃの他方の電極とを、核
コンデンサ電極と内部リードとをボンディングワイヤ９
ＣＫよりワイヤボンディングする。
ここで、ＩＣチップ４Ｃの第２の電源電極６Ｃはチップ
型コンデンサの電極を介して第２の電源用リード８Ｃに
ワイヤボンディングされることが必要条件となる。
しかるのち封入樹脂例えばエポキシ樹脂等で封止すれば
本実施例の半導体装置が完成する。
なお、上記実施例においては、絶縁体層を設けた金属板
によって半導体チップ搭載部とＩＣチップ基板底面とを
電気的に絶縁したが、導電体層を形成したセラミックま
たは樹脂フィルム等からをる絶縁部材によっても実施す
ることも可能である。
その仙薬１の実施例で述べた効果は、はぼ本実施例でも
得られることは説明するまでもない。
第８図は本発明の第３の実施例の製造途中工程に於ける
断面図である。
第３の実施例は本発明のセラミツクツくツケージへの適
用例である。第８図に示すようにセラミックケース１２
ｄの半導体チップ搭載部上のメタライズ層３０ｄ上には
、下面に絶縁体層２３ｄを形成した金属板２８ｄが絶縁
性ペースト等の絶縁性固着剤２５ｄ′によって固着され
、チップ型コンデンサ１３ｄが一方の電極を下にして固
着されている。またメタライズ層３０ｄはスルホール１
０ｄを介して第１の′Ｆ！ＩＬ源用リード７すと接続さ
れている。前記金属板２８ｄ上には金属ろう材等の導電
性固着剤２５ｄによってＩＣチップ４ｄが固着され、さ
らにＩＣチ、プ上の第１の電源電極５ｄが第１の電源用
リード７ｄと、第２の電源電極６ｄがチップ型コンデン
サ１３ｄの他方の電極を介して第２の電源用リード８ｄ
と各々ボンディングワイヤ９ｄによって接続されている
。
従って第１の実施例と同様に第１と第２の電源用リード
の間にコンデンサが挿入されたことになる。
次に第３の実施例の製造方法につき説明する。
本第３の実施例の製造方法は大部号笛２の実施例に準じ
て実施することができる。即ち、第２の実施例に於ける
リードフレームの代わシに、半導体チップ搭載部上にメ
タライズ層３０ｄを設けかつ該メタライズ層と第１の電
源用リード７ｄとをスルホール１０ｄを介して接続した
セラミックケース１２ｄを準備し、以下第２の実施例と
同様に下面に絶縁体層２３ｄを形成した金属板２８ｄを
絶縁性固着剤２５ｄ’ＩＣよって、ま六チップ型コンデ
ンサ１３ｄを一方の電極を下にして前記メタライズ層３
０ｄ上に各々固着し、前記金属板２８ｄ上にＩＣテップ
４ｄを導電性固着剤２５ｄによって固着し、さらＫＩＣ
チップ上の第１の電源電極５ｄを第１の電源用リード７
ｄと、第２の電源電極６ｄをチップ型コンデンサの他方
の電極を介して第２の電源用リード８ｄと各々ボンディ
ングワイヤによって接続する。
しかるのち、封止キャップ等で封止すれば本実施例の半
導体装置が完成する。
なお、本第３の実施例は前記第２の実施例に準じてセラ
ミックパッケージに適用したが、前記第１の実施例に準
じて実施することも可能である。
即ち、半導体チップ搭載部上にメタライズ層を設けかつ
該メタライズ層と第１の電源用リードとをスルホールを
介して接続し、該メタライズ層の一部を露呈して絶縁体
層を介して導電体層を前記気相メッキ法、酸化法等によ
り形成し、該絶縁体層から露呈されたメタライズ層をコ
ンデンサ搭載部としたセラミ、クケースを準備し、以下
第１の実施例に準じてチップ型コンデンサ、ＩＣチップ
を各々固着すれば実施可能である。
その仙薬１、第２の実施例で述べた効果は、はぼ本実施
例でも得られることは説明するまでもない。
さらに上記第１〜第３の実施例においてはコンデンサを
挿入する電極を電源用電極としたが、その他アース電極
、電気信号入出力電極等にも適用できる。この場合、前
記実施例の第１の電源用リードを半導体チップ搭載部支
持リードに接続されたため、該支持リードに隣接する外
部導出用リードを電源用リードとしたが、直接半導体チ
ップ搭載部に接続すれば、前記実施例の効果が得られ、
コンデンサを挿入する外部導出用リードの位置に制限は
ない。
〔発明の効果〕
以上説明した様に本発明によれば、コンデンサを内蔵す
ることによシミ源とアース間等のノイズ防止の効果があ
げられる。またコンデンサを半導体装置の外に実装する
必要がないので実装密度を向上させることができると共
にコンデンサのリード線によるインダクタンスの悪影響
を防ぐことができる。また従来のコンデンサ内蔵型のプ
ラスチ、クパッケージで生じていたコンデンサや半導体
装置の耐熱衝撃性等の信頼性の低下の問題や、半導体装
置の製造上の制限や困難さ等の欠点を除去できる上、Ｉ
Ｃチップ基板に通有の基板電位を有するＩＣチップにつ
いても適用可能であるという利点を持つ安価で信頼性の
優れたコンデンサ内蔵型半導体装置が得られる。
【図面の簡単な説明】
第１図〜第８図は本発明の詳細な説明図で第１図は本発
明の第１の実施例の平面図、第２図は第１図のワイヤボ
ンディング後のＡ−Ａ’線に於ける断面図、第３図は第
１の実施例の変形例の平面図、第４図Ｒ）、　（Ｂ）、
（Ｃ）は本発明の実施例に用いるチップ型コンデンサの
断面図、第５図は本発明の第２の実施例の平面図、第６
図は第５図のＢ−Ｂ’線に於ける断面図、第７図は本発
明の第２の実施例の製造法を説明するだめの一部工程の
断面図、第８図は本発明の第３の実施例の断面図、第９
図〜第１５図は従来のコンデンサ内蔵型半導体装置の説
明図で、第９図〜第１１図は何れもセラミ。 クパッケージの場合の断面図、第１２図、第１３図はグ
ラスチックパッケージの場合の一例の平面図及びワイヤ
ボンディング後のｘ−ｘ’線に於ける断面図、第１４図
、第１５図はプラスチックノくッケージの場合の他の一
例の平面図及びそのワイヤボンディング後のＹ−Ｙ’線
に於ける断面図である。 ｌａ、ｌｂ、ｌｃ・・・・・・半導体チップ搭載部、２
ａ・・・・・・誘電体層、３ａ・・・・・・金属電極、
４ａ、４ｂ。 ４　ｃ、　４　ｄ・・・・−Ｉ　Ｃチップ、５　ａ、　
　５　ｃ、　　５　ｄ　”””第１の電源電極、６ａ、
６ｃ、６ｄ・・・・・・第２の電源電極、７ａ、７ｂ、
７ｃ、７ｄ・・・・・・第１の電源用リード、８ａ、８
ｂ、８ｃ、８ｄ・・・・・・第２の電源用リード、９ａ
、９ｃ、９ｄ・・・・・・ボンディングワイヤ、１０　
ａ　、　　Ｉ　Ｑ　ｄ−・・・−スルホール、１１　ａ
、　１１　ｂ。 １１　ｃ、　１１　ｄ・・・−外部導出用リード、１２
ａ、１２ｄ・・・・・・セラミックケース、１３　ａ、
　１３　ｂ、　１３　ｃ。 １３ｄ・・・・・・チップ型コンデンサ、１４ａ・・・
・・・ボンディングリード、１５ａ・・・・・・コンデ
ンサ、１６ａ・・・・・・リード線、１７ａ・・・・・
・封止キャップ、１８ｂ・・・・・・リードフレーム、
１９　ｂ、　　１９　ｃ、　　１９　ｃ’・・・・・・
半導体チップ搭載部支持リード、２０ｂ、２０Ｃ・・・
・・・・段差、２１ｂ・・・・・・エポキシ樹脂、２２
ｃ・・・・・・コンデンサ搭載部、２３　ｃ、　　２３
　ｄ・・・・・・絶縁体層、２４′Ｃ・・・・・・導電
体層、２５Ｃ，２Ｃ，２５ｄ、２５ｄ’・・・・・・固
着剤、２６ｃ・・・・・・コンデンサ電極、２７ｅ・・
・・・・導電性平板、２８ｃ、２８ｄ・・・・・・金１
！ｌ？、２９ｃ・・・・・・フレーム、３０ｄ・・・・
・・メタライズ層。 竿゛　２　図 ＄　３　国 ｔＡ）　　　　　　　　　　　　７！３）　　　　　　
　　　　’（Ｃフプ４−　肥 葉　５　司 ＄２　凹 差ｌθ　凹

Claims (9)

    【特許請求の範囲】
  1. （１）半導体チップ搭載部、該半導体チップ搭載部に接
    続された半導体チップ搭載部支持リード及び外部導出用
    リードを有するリードフレームまたは半導体チップ搭載
    部及び外部導出用リードを有するセラミックケースに半
    導体チップ並びにコンデンサを搭載したコンデンサ内蔵
    型半導体装置において、少なくとも１本の外部導出用リ
    ードが半導体チップ搭載部または１本の半導体チップ搭
    載部支持リードに接続され第１の電源用リードを形成し
    、半導体チップが半導体チップ搭載部上に絶縁体層を介
    して固着され、チップ型コンデンサの一方の電極が前記
    絶縁体層から露呈している半導体チップ搭載部または半
    導体チップ搭載部支持リード上に固着され、前記半導体
    チップ上主表面に形成された電極のうち第１の電源電極
    が前記第１の電源用リードに、第２の電源電極が前記チ
    ップ型コンデンサの他方の電極を介して第２の電源用リ
    ードに各々電気的に接続されていることを特徴とするコ
    ンデンサ内蔵型半導体装置。
  2. （２）チップ型コンデンサの固着部分に前記コンデンサ
    の搭載部が設けられている特許請求の範囲第（１）項記
    載のコンデンサ内蔵型半導体装置。
  3. （３）少なくとも前記絶縁体層上または半導体チップ底
    面に導電体層を設けた特許請求の範囲第（１）項記載の
    コンデンサ内蔵型半導体装置。
  4. （４）導電体層の面積が、絶縁体層の面積より小さいも
    のである特許請求の範囲第（１）項記載のコンデンサ内
    蔵型半導体装置。
  5. （５）チップ型コンデンサがその両電極のうち少なくと
    も一方の電極が平面形状となっている特許請求の範囲第
    （１）項記載のコンデンサ内蔵型半導体装置。
  6. （６）チップ型コンデンサの電極が対向する両端面に形
    成され、一方の電極で搭載部に固着され他方の電極が上
    面に位置するよう取付けられている特許請求の範囲第（
    １）項記載のコンデンサ内蔵型半導体装置。
  7. （７）少なくとも１本の外部導出用リードが半導体チッ
    プ搭載部または半導体チップ搭載部支持リードに接続さ
    れたリードフレームまたはセラミックケースを準備する
    工程と、該半導体チップ搭載部上に絶縁体層を形成する
    工程と、半導体チップを半導体チップ搭載部上の絶縁体
    層上に固着する工程と、少なくとも１個のチップ型コン
    デンサの一方の電極を前記絶縁体層から露呈した半導体
    チップ搭載部または半導体チップ搭載部支持リード上に
    固着する工程と、前記半導体チップの電極と外部導出用
    リード及び前記チップ型コンデンサの他方の電極とをワ
    イヤボンディングする工程と、樹脂封止またはキャップ
    封止する工程とを含むことを特徴とするコンデンサ内蔵
    型半導体装置の製造方法。
  8. （８）絶縁体層の形成が、半導体チップの固着剤に絶縁
    性ペーストを使用する方法、または半導体チップ搭載部
    上に気相メッキ法、酸化法で形成する方法、または別に
    準備した金属板の一方の面に気相メッキ法、酸化法で絶
    縁体層を形成し該金属板を半導体チップ搭載部上に該絶
    縁体層を下にして固着する方法、またはセラミック、樹
    脂からなる絶縁部材を半導体チップ搭載部上に固着する
    方法である特許請求の範囲第（７）項記載のコンデンサ
    内蔵型半導体装置の製造方法。
  9. （９）絶縁体層上の導電体層上または半導体チップ搭載
    部上に固着された前記金属板の上面に金属層を設け、該
    金属層上に半導体チップを固着する特許請求の範囲第（
    ７）項または第（８）項記載のコンデンサ内蔵型半導体
    装置の製造方法。
JP59256065A 1984-12-04 1984-12-04 コンデンサ内蔵型半導体装置及びその製造方法 Pending JPS61134060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59256065A JPS61134060A (ja) 1984-12-04 1984-12-04 コンデンサ内蔵型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59256065A JPS61134060A (ja) 1984-12-04 1984-12-04 コンデンサ内蔵型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS61134060A true JPS61134060A (ja) 1986-06-21

Family

ID=17287410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59256065A Pending JPS61134060A (ja) 1984-12-04 1984-12-04 コンデンサ内蔵型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS61134060A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131561A (ja) * 1986-11-18 1988-06-03 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 電子パツケージ
JPS63187341U (ja) * 1987-05-25 1988-11-30
JPH0497536U (ja) * 1991-01-21 1992-08-24
IT201900000929A1 (it) * 2019-01-22 2020-07-22 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente procedimento di fabbricazione

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131561A (ja) * 1986-11-18 1988-06-03 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 電子パツケージ
JPH0477469B2 (ja) * 1986-11-18 1992-12-08 Intaanashonaru Bijinesu Mashiinzu Corp
JPS63187341U (ja) * 1987-05-25 1988-11-30
JPH0497536U (ja) * 1991-01-21 1992-08-24
IT201900000929A1 (it) * 2019-01-22 2020-07-22 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente procedimento di fabbricazione
EP3686928A1 (en) * 2019-01-22 2020-07-29 STMicroelectronics Srl A semiconductor device and corresponding method of manufacture
US11764134B2 (en) 2019-01-22 2023-09-19 Stmicroelectronics S.R.L. Semiconductor device including electrical component connecting a semiconductor chip to a leadframe and a corresponding method of manufacture

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
US5578869A (en) Components for housing an integrated circuit device
US5521429A (en) Surface-mount flat package semiconductor device
JP3009788B2 (ja) 集積回路用パッケージ
US4714952A (en) Capacitor built-in integrated circuit packaged unit and process of fabrication thereof
JPH0448767A (ja) 樹脂封止型半導体装置
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
US5258575A (en) Ceramic glass integrated circuit package with integral ground and power planes
JPS61134060A (ja) コンデンサ内蔵型半導体装置及びその製造方法
WO1996030942A1 (en) Components for housing an integrated circuit device
JP3203228B2 (ja) 半導体装置とその製造方法
JPH0645504A (ja) 半導体装置
JPS61102770A (ja) コンデンサ内蔵型半導体装置及びその製造方法
JP2612468B2 (ja) 電子部品搭載用基板
JP3051225B2 (ja) 集積回路用パッケージ
JP3230384B2 (ja) 半導体装置
JP2920066B2 (ja) 半導体装置及びその製造方法
JPH0739235Y2 (ja) プラグイン型半導体素子収納用パッケージ
JPH0258257A (ja) リード付き半導体パッケージ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JPS61150371A (ja) コンデンサ内蔵型半導体装置及びその製造方法
JP2649251B2 (ja) 電子部品搭載用基板
JPS6336686Y2 (ja)
JP2792636B2 (ja) 半導体素子収納用パッケージ
JPH04267360A (ja) 半導体装置