CN213401182U - 一种系统级封装的无线通讯芯片 - Google Patents

一种系统级封装的无线通讯芯片 Download PDF

Info

Publication number
CN213401182U
CN213401182U CN202021847897.9U CN202021847897U CN213401182U CN 213401182 U CN213401182 U CN 213401182U CN 202021847897 U CN202021847897 U CN 202021847897U CN 213401182 U CN213401182 U CN 213401182U
Authority
CN
China
Prior art keywords
base island
die
wireless communication
communication chip
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021847897.9U
Other languages
English (en)
Inventor
王春华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Qinheng Microelectronics Co ltd
Original Assignee
Nanjing Qinheng Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Qinheng Microelectronics Co ltd filed Critical Nanjing Qinheng Microelectronics Co ltd
Priority to CN202021847897.9U priority Critical patent/CN213401182U/zh
Application granted granted Critical
Publication of CN213401182U publication Critical patent/CN213401182U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型公开了一种系统级封装的无线通讯芯片，设置多基岛的引线框架，通过使用导电胶将无源器件连接在基岛上，再通过金属线将基岛与裸片的压焊点键合，实现不使用SMT贴片工艺就可以将无源器件与裸片集成在一个封装内，且封装带有外部引脚，工艺简单，兼容现有工艺，兼容现有塑料模具，可以在具有外部引脚的封装形式上实现系统级封装。

Description

一种系统级封装的无线通讯芯片
技术领域
本实用新型属于集成电路设计领域，尤其涉及一种系统级封装的无线通讯芯片。
背景技术
在集成电路的设计中，将一个或多个裸片与无源器件集成在同一个SIP（SystemIn a Package，系统级封装）内，以此来实现系统集成的需求越来越高。现有的集成电路中的引线框架如图1所示，包括基岛11和外引脚12，裸片设置在基岛11上，裸片的压焊点通过金属线键合到外引脚12上。目前主要采用的办法是用基板替代引线框架实现SIP，用基板承载无源器件，但是基板本身无引脚提供，所以只能用于没有外引脚的QFN、LGA等封装。其次，由于无源器件的材质难以用金属线实现可靠连接（即键合不佳），所以必须存在一道SMT贴片工艺，将无源器件采用SMT贴片工艺贴装在基板上，工艺繁琐复杂，成本较高。
发明内容
发明目的：为了解决现有技术中裸片与无源器件无法集成在有引脚的封装中，本实用新型提供一种系统级封装的无线通讯芯片。
技术方案：一种系统级封装的无线通讯芯片，包括引线框架、第一裸片、石英晶体谐振器及天线单元，所述引线框架包括第一基岛、第二基岛及第三基岛，所述第一裸片设置在第一基岛上，第一基岛作为参考地，第一裸片至少一个压焊点通过第一金属线与第一基岛键合；所述石英晶体谐振器的至少两个引脚通过导电胶分别与第二基岛、第三基岛连接；第一裸片的两个压焊点分别通过第二金属线、第三金属线与第二基岛、第三基岛键合；所述第一裸片的一个压焊点通过第四金属线与天线单元连接。
进一步地，还包括第四基岛，所述天线单元为陶瓷天线，陶瓷天线通过导电胶与第四基岛连接；第一裸片的一个压焊点通过第四金属线与第四基岛键合。
进一步地，所述天线单元为印刷天线，所述第一裸片的一个压焊点通过第四金属线与印刷天线键合。
进一步地，还包括电容和第五基岛，所述电容的两个引脚分别通过导电胶与第一基岛、第五基岛连接；第一裸片的一个压焊点通过第五金属线与第五基岛连接。
进一步地，所述第一基岛直连到至少第一外部引脚或外部散热底板。
进一步地，所述第二基岛、第三基岛分别直连到第二外部引脚、第三外部引脚。
进一步地，成品为SOP、SSOP、TSSOP、QFP中的一种封装。
进一步地，还包括第二裸片，所述第二裸片位于第一裸片上方，第一裸片的至少一个压焊点与第二裸片的至少一个压焊点通过第六金属线键合，第一裸片的至少一个压焊点与第一基岛通过第七金属线键合。
进一步地，所述第二裸片为FLASH存储器裸片。
进一步地，所述石英晶体谐振器的频率为32MHz或16MHz。
有益效果：本实用新型提供的一种系统级封装的无线通讯芯片，相比较现有技术，充分利用引线框架的设计提供多基岛，实现简单布线，并利用导电胶完成无源器件的连接。可以在不使用SMT贴片工艺的情况下将无源器件与裸片集成在一个封装中，制作工艺简单，成本较低，兼容现有工艺、兼容现有塑料模具。采用引线框架而非基板实现无源器件的连接，可以在SOP、SSOP、TSSOP、LQFP等具有外引脚的封装形式上实现SIP封装，产品集成度高。
附图说明
图1为现有芯片的引线框架的结构示意图；
图2为实施例一中引线框架的结构示意图；
图3为实施例一中系统级封装的无线通讯芯片的结构示意图；
图4为实施例二中系统级封装的无线通讯芯片的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明做进一步解释说明。
实施例一：
如图2和3所示，一种系统级封装的无线通讯芯片，包括引线框架1、第一裸片2、石英晶体谐振器3、天线单元及电容5。如图2所示，所述引线框架1包括第一基岛6、第二基岛7、第三基岛8、第四基岛9、第五基岛10。边框25为成品切割线，成品此处为塑料体。如图3，所述第一裸片2设置在第一基岛6上，第一基岛6作为参考地GND，第一裸片2的若干压焊点通过第一金属线21与第一基岛6键合。为了区分引线框架和无源器件，图3中的无源器件用虚线框表示。所述石英晶体谐振器3设置于第二基岛7、第三基岛8上方，石英晶体谐振器3的两个引脚通过导电胶分别与第二基岛7、第三基岛8连接，石英晶体谐振器3还可能有多个引脚，本实施例中选择的是两脚的石英晶体谐振器，若为多个引脚，可以增加基岛数量；第一裸片2的两个压焊点分别通过第二金属线26、第三金属线27与第二基岛7、第三基岛8键合，第二基岛7、第三基岛8之间互不连接，实现第一裸片2与石英晶体谐振器3的连接。
所述天线单元为陶瓷天线41，陶瓷天线41通过导电胶与第四基岛9连接；第一裸片2的一个压焊点通过第四金属线28与第四基岛9连接（由于第四基岛9与连接的压焊点较远，图中其实是与第四基岛9的延伸区连接）；所述第一基岛6与第四基岛9直连，也可以通过金属线连接，实现陶瓷天线41与第一裸片2的连接。可以在第一基岛6和/或第四基岛9上设置延伸区，延伸区相互连接即可实现直连。本实施例采用的陶瓷天线41有两个引脚，实际也可以采用只有一个引脚的陶瓷天线，若陶瓷天线只有一个引脚，则第一基岛6与第四基岛9无需连接。
所述电容5的两个引脚分别通过导电胶与第一基岛6、第五基岛10连接，若第一基岛6、第五基岛10距离较远，可以将第一基岛6设置延伸区，电容5引脚通过导电胶与延伸区连接也可；第一裸片2的一个压焊点通过第五金属线29与第五基岛10连接，实现第一裸片2与电容5的连接。
所述第一基岛6直连到至少第一外部引脚22或外部散热底板（图中未示出）。
所述第二基岛7、第三基岛8、第五基岛10分别直连到第二外部引脚30、第三外部引脚31、第四外部引脚33，这三个外部引脚实际上可能并不需要使用，设置的作用是为了支撑起第二基岛7、第三基岛8、第五基岛10，从而在封装过程中固定石英晶体谐振器3、电容5的位置。第四基岛9可以连接外部引脚，也可以不连接外部引脚，如图可以再设置第六基岛24，陶瓷天线41位于第六基岛24上，第六基岛24通过连筋连接到引线框架的外框架，在封装加工过程中对陶瓷天线41起支撑作用。
还包括第二裸片23，第二裸片23为FLASH存储器裸片，所述第二裸片23位于第一裸片2上方，第一裸片2的若干个压焊点与第二裸片23的若干个压焊点通过第六金属线键合（图中未画出）。FLASH存储器裸片一般不少于8个引脚，有6个是信号引脚，其中至少有四个必须与第一裸片2的压焊点通过键合。第二裸片23至少一个压焊点通过第七金属线32与第一基岛6键合。
基岛一般为矩形方块状，本实施例所述的金属线与基岛键合、基岛与基岛直连、基岛与外部引脚直连，既可以是与基岛直接连接，也可以是与基岛的延伸区连接，效果相同。
石英晶体谐振器3的频率为32MHz或16MHz。
该系统级封装的无线通讯芯片成品为SOP、SSOP、TSSOP、QFP中的一种封装，在具有外引脚的封装形式上实现系统级封装。
实施例二：
实施例二与实施例一相比区别在于，实施例二的天线单元采用印刷天线42，也不需要设置第四基岛9和第六基岛24，如图4所示。印刷天线42采用与引线框架1同一材料，并由同一工艺流程制成，通过蚀刻或者模具冲压形成，形状为多弯蛇形或者螺旋形等。第一裸片2的一个压焊点通过第四金属线28连接到印刷天线42的某位置处，实现印刷天线42与第一裸片2的连接。为了在封装过程中固定住印刷天线42的位置，可以将印刷天线42通过连筋连接到引线框架的外框架，保证印刷天线42不会掉落。其他部分内容与实施例一相同。

Claims (10)

1.一种系统级封装的无线通讯芯片，其特征在于，包括引线框架（1）、第一裸片（2）、石英晶体谐振器（3）及天线单元，所述引线框架（1）包括第一基岛（6）、第二基岛（7）及第三基岛（8），所述第一裸片（2）设置在第一基岛（6）上，第一基岛（6）作为参考地，第一裸片（2）至少一个压焊点通过第一金属线（21）与第一基岛（6）键合；所述石英晶体谐振器（3）的至少两个引脚通过导电胶分别与第二基岛（7）、第三基岛（8）连接；第一裸片（2）的两个压焊点分别通过第二金属线（26）、第三金属线（27）与第二基岛（7）、第三基岛（8）键合；所述第一裸片（2）的一个压焊点通过第四金属线（28）与天线单元连接。
2.根据权利要求1所述的系统级封装的无线通讯芯片，其特征在于，还包括第四基岛（9），所述天线单元为陶瓷天线（41），陶瓷天线（41）通过导电胶与第四基岛（9）连接；第一裸片（2）的一个压焊点通过第四金属线（28）与第四基岛（9）键合。
3.根据权利要求1所述的系统级封装的无线通讯芯片，其特征在于，所述天线单元为印刷天线（42），所述第一裸片（2）的一个压焊点通过第四金属线（28）与印刷天线（42）键合。
4.根据权利要求1至3任一所述的系统级封装的无线通讯芯片，其特征在于，还包括电容（5）和第五基岛（10），所述电容（5）的两个引脚分别通过导电胶与第一基岛（6）、第五基岛（10）连接；第一裸片（2）的一个压焊点通过第五金属线（29）与第五基岛（10）连接。
5.根据权利要求1至3任一所述的系统级封装的无线通讯芯片，其特征在于，所述第一基岛（6）直连到至少第一外部引脚（22）或外部散热底板。
6.根据权利要求1至3任一所述的系统级封装的无线通讯芯片，其特征在于，所述第二基岛（7）、第三基岛（8）分别直连到第二外部引脚（30）、第三外部引脚（31）。
7.根据权利要求1至3任一所述的系统级封装的无线通讯芯片，其特征在于，成品为SOP、SSOP、TSSOP、QFP中的一种封装。
8.根据权利要求1至3任一所述的系统级封装的无线通讯芯片，其特征在于，还包括第二裸片（23），所述第二裸片（23）位于第一裸片（2）上方，第一裸片（2）的至少一个压焊点与第二裸片（23）的至少一个压焊点通过第六金属线键合，第一裸片（2）的至少一个压焊点与第一基岛（6）通过第七金属线（32）键合。
9.根据权利要求8所述的系统级封装的无线通讯芯片，其特征在于，所述第二裸片（23）为FLASH存储器裸片。
10.根据权利要求1至3任一所述的系统级封装的无线通讯芯片，其特征在于，所述石英晶体谐振器（3）的频率为32MHz或16MHz。
CN202021847897.9U 2020-08-28 2020-08-28 一种系统级封装的无线通讯芯片 Active CN213401182U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021847897.9U CN213401182U (zh) 2020-08-28 2020-08-28 一种系统级封装的无线通讯芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021847897.9U CN213401182U (zh) 2020-08-28 2020-08-28 一种系统级封装的无线通讯芯片

Publications (1)

Publication Number Publication Date
CN213401182U true CN213401182U (zh) 2021-06-08

Family

ID=76212185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021847897.9U Active CN213401182U (zh) 2020-08-28 2020-08-28 一种系统级封装的无线通讯芯片

Country Status (1)

Country Link
CN (1) CN213401182U (zh)

Similar Documents

Publication Publication Date Title
US7737537B2 (en) Electronic device
US8124461B2 (en) Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product
TWI385763B (zh) 四方扁平無引腳半導體封裝及其製作方法
US7834435B2 (en) Leadframe with extended pad segments between leads and die pad, and leadframe package using the same
US6927479B2 (en) Method of manufacturing a semiconductor package for a die larger than a die pad
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US20020024122A1 (en) Lead frame having a side ring pad and semiconductor chip package including the same
CN101971332A (zh) 包括嵌入倒装芯片的半导体管芯封装
US20080157302A1 (en) Stacked-package quad flat null lead package
JP2011066327A (ja) 樹脂封止型半導体装置及びその製造方法
US8659133B2 (en) Etched surface mount islands in a leadframe package
CN110223924A (zh) 一种晶圆级封装方法和晶圆
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
CN213401182U (zh) 一种系统级封装的无线通讯芯片
CN112670253A (zh) 多裸片封装结构、芯片及方法
EP1520296A1 (en) Wearable silicon chip
EP1944802B1 (en) Semiconductor package product
CN107342276B (zh) 半导体器件及相应方法
CN112447690B (zh) 天线置顶的半导体封装结构
CN220821555U (zh) 传感器芯片qfn封装过渡结构
US20240105579A1 (en) Extendable inner lead for leaded package
US20120241954A1 (en) Unpackaged and packaged IC stacked in a system-in-package module
CN112713126A (zh) 多裸片封装结构、芯片及方法
CN117727731A (zh) 芯片叠加封装结构及封装方法
KR101004897B1 (ko) 멀티 칩 모듈 패키지

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant