CN117727731A - 芯片叠加封装结构及封装方法 - Google Patents

Abstract

本申请公开一种芯片叠加封装结构。该芯片叠加封装结构包括引线框架、第一芯片、第二芯片和塑封体，其中引线框架包括基岛以及围绕基岛设置的多个焊线引脚；第一芯片，贴装于基岛靠近引线框架的正面的一侧，且与焊线引脚电连接；第二芯片，贴装于基岛靠近引线框架的反面的一侧，且与焊线引脚电连接；塑封体用于封装第一芯片和第二芯片于引线框架上。本申请技术方案提供一种简单的双芯片叠加封装结构，从而实现高密度、小体型、双芯片的集成化发展。本申请还公开一种芯片叠加封装方法。

Description

芯片叠加封装结构及封装方法

技术领域

本申请涉及半导体芯片封装技术领域，特别涉及一种芯片叠加封装结构及封装方法。

背景技术

芯片是智能电子产品中决定产品性能的决定性因素，芯片在生产完成后，需要进行芯片封装。

DFN(Dual Flat No-lead)/QFN(Quad Flat No-lead)是一种最新的的电子封装工艺，采用了先进的双边或方形扁平无铅封装(DFN/QFN)，仅两侧有焊盘。现有技术中，大多为单芯片封装，而在进行多芯片封装时，其封装结构较为复杂，进而造成结构体积大，产品良率较低，成本大的问题。

发明内容

本申请提供一种芯片叠加封装结构及封装方法，旨在解决现有技术中芯片封装结构体积大，产品良率较低，成本大的问题。

为实现上述目的，本申请提出一种芯片叠加封装结构，包括：

引线框架，包括基岛以及围绕所述基岛设置的多个焊线引脚；

第一芯片，贴装于所述基岛靠近所述引线框架的正面的一侧，且与所述焊线引脚之间通过金属线电连接；

第二芯片，贴装于所述基岛靠近所述引线框架的反面的一侧，且与所述焊线引脚之间通过金属线电连接；

塑封体，所述塑封体用于封装所述第一芯片和所述第二芯片于所述引线框架上，所述塑封体包括环氧类热固型树脂、硅胶和有机玻璃中的一种。

在一些实施例中，所述焊线引脚包括一体结构的焊线部和贴片部，所述贴片部形成于所述焊线部上，部分所述贴片部的顶面从所述正面自所述塑封体显露出，且所述贴片部的顶面高出于所述第一芯片。

在一些实施例中，所述第一芯片连接于焊线部靠近所述正面的一侧，所述第二芯片连接于焊线部靠近所述反面的一侧。

在一些实施例中，所述金属线包括金线、铜线和铝线中的一种。

在一些实施例中，所述第一芯片与第二芯片为独立运行的不同型号的控制芯片。

在一些实施例中，所述塑封体包括第一塑封体和第二塑封体，所述第一塑封体用于封装所述第一芯片于所述引线框架上，所述第二塑封体设置于所述引线框架的反面，用于封装所述第二芯片于所述引线框架上。

在一些实施例中，所述第一塑封体与所述第二塑封体共同构建塑封框架。

本申请提供一种芯片叠加封装方法，用于制备如上所述的芯片叠加封装结构，所述方法包括：

对引线框架进行蚀刻，形成基岛以及围绕所述基岛设置的多个焊线引脚；

在所述基岛靠近所述引线框架的正面的一侧贴装第一芯片，并通过金属线键合连接第一芯片与所述焊线引脚；

在所述引线框架的反面贴上耐高温膜，然后通过第一塑封体对第一芯片进行封装，冷却固化后形成第一塑封框架；所述第一塑封体包括环氧类热固型树脂、硅胶和有机玻璃中的一种；

撕下所述耐高温膜，在所述基岛靠近所述引线框架的反面的一侧贴装第二芯片，并通过金属线键合连接第二芯片与所述焊线引脚；

通过第二塑封体对第二芯片进行封装，冷却固化后形成第二塑封框架，所述第二塑封体与所述第一塑封体材质相同，所述第二塑封体包括环氧类热固型树脂、硅胶和有机玻璃中的一种。

在一些实施例中，所述冷却固化后形成第一塑封体后，还包括：

对所述第一塑封体的正面进行研磨，以使所述焊线引脚从正面自所述第一塑封体显露出。

在一些实施例中，所述撕下所述耐高温膜后，还包括：

对所述引线框架的反面进行清洗电镀。

本申请技术方案，提出一种芯片叠加封装结构，包括引线框架、第一芯片、第二芯片和塑封体，其中，引线框架包括基岛和围绕基岛设置的焊线引脚；第一芯片贴装于基岛靠近引线框架的正面的一侧，且与焊线引脚电连接；第二芯片贴装于基岛靠近引线框架的反面的一侧，且与焊线引脚电连接；塑封体用于封装第一芯片以及第二芯片于引线框架上。进而本申请技术方案提供一种简单的双芯片叠加封装结构，从而实现高密度、小体型、双芯片的集成化发展。本申请还提供一种芯片叠加封装方法。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：

图1为本申请一实施例芯片叠加封装结构的剖视结构示意图；

图2为本申请一实施例芯片叠加封装方法的流程图；

图3为本申请一实施例芯片叠加封装方法的工艺图；

图4为本申请一实施例单组芯片叠加封装的俯视图；

图5为本申请一实施例多组芯片集成封装的俯视图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明，本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件，它可以是直接连接另一个元件或者可能同时存在居中元件。

另外，在本申请中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。

参阅图1以及图3所示，本申请为实现上述目的，本申请提出一种芯片叠加封装结构，该芯片叠加封装结构包括引线框架、第一芯片30、第二芯片70和塑封体，其中引线框架包括基岛10以及围绕基岛10设置的多个焊线引脚20；第一芯片30，贴装于基岛10靠近引线框架的正面的一侧，且与焊线引脚20电连接；第二芯片70，贴装于基岛10靠近引线框架的反面的一侧，且与焊线引脚20电连接；塑封体用于封装第一芯片30和第二芯片70于引线框架上。

其中，引线框架是一种用于电气和电子设备中的连接器材料，其具有高导电性和良好的耐热性能。第一芯片30和第二芯片70可通过粘片胶将其固定在基岛10上，控制芯片贴合基岛10以建立电连接。其中，第一芯片30与第二芯片70为独立运行的不同型号的控制芯片。

本申请技术方案在基岛10的正面贴装第一芯片30，以及在基岛10的反面贴装第二芯片70，以在引线框架上封装两个芯片，达到双面封装芯片的目的，实现提高集成度以及系统性能的技术效果，且结构简单，能够降低芯片封装体积，减少封装成本。

参阅图1所示，在一些实施例中，焊线引脚20包括一体结构的焊线部21和贴片部22，贴片部22形成于焊线部21上，部分贴片部22的顶面从正面自塑封体显露出，且贴片部22的顶面高出于第一芯片30。

可以理解的，贴片部22通过对焊线引脚20蚀刻形成，例如，将焊线引脚20蚀刻形成“凸”字型的结构，其中，位于上半段的即为贴片部22，下半段的为焊线部21，部分焊线引脚20中，贴片部22从正面自塑封体50显露出，进而，该所显露出的焊线引脚20用于与外部电子设备或元件连接，以接收外部信号。

其中，焊线引脚20的反面同样由塑封体显露出，进而，在具体连接过程中，第一芯片30连接于焊线部21靠近正面的一侧，第二芯片70连接于焊线部21靠近反面的一侧(焊线引脚20的反面)。

参阅图1以及图3所示，在一些实施例中，第一芯片30与第二芯片70均通过金属线40与焊线引脚20键合连接，不仅可以提供良好的电气连接，还可以在一定程度上实现机械强度的支撑。其中，金属线40包括金线、铜线和铝线中的一种。

参阅图1以及图3所示在一些实施例中，塑封体包括第一塑封体60和第二塑封体80，第一塑封体60用于封装第一芯片30于引线框架上，第二塑封体80设置于引线框架的反面，用于封装第二芯片70于引线框架上。第一塑封体60和第二塑封体80共同构建塑封框架。

本实施例中，分别采用第一塑封体60封装第一芯片30，以及采用第二塑封体80封装第二芯片70，以保证封装质量的可靠性。其中，塑封体包括环氧类热固型树脂、硅胶和有机玻璃中的一种。

本申请还提供一种芯片叠加封装方法，用于制备如上所述的芯片叠加封装结构，该封装方法包括如图2所示的封装流程：

步骤S110、对引线框架进行蚀刻，形成基岛10以及围绕基岛10设置的多个焊线引脚20；

步骤S210、在基岛10靠近引线框架的正面的一侧贴装第一芯片30，并通过金属线40键合连接第一芯片30与焊线引脚20；

步骤S310、在引线框架的反面贴上耐高温膜，然后通过第一塑封体60对第一芯片30进行封装，冷却固化后形成第一塑封框架；第一塑封体60包括环氧类热固型树脂、硅胶和有机玻璃中的一种；

步骤S410、撕下耐高温膜，在基岛10靠近引线框架的反面的一侧贴装第二芯片70，并通过金属线40键合连接第二芯片70与焊线引脚20；

步骤S510、通过第二塑封体80对第二芯片70进行封装，冷却固化后形成第二塑封框架，第二塑封体80与第一塑封体60材质相同，第二塑封体80包括环氧类热固型树脂、硅胶和有机玻璃中的一种。

进而，通过以上流程完成本申请双芯片的封装，达到双面封装芯片的目的，结构简单，能够降低芯片封装体积，减少封装成本，实现提高集成度以及系统性能的技术效果。具体可参见图3所示的工艺图。

在一些实施例中，冷却固化后形成第一塑封体60后，还包括：

步骤S320、对第一塑封体60的正面进行研磨，以使焊线引脚20从正面自第一塑封体60显露出。

进而，在焊线引脚20显露出后方便与外部线路进行电连接，以通过焊线引脚20输入信号。

在一些实施例中，撕下耐高温膜后，还包括对引线框架的反面进行清洗电镀，可防止存在杂质影响第二芯片70的贴装。

如图4所示，为经过本申请封装方法所实现的单组芯片叠加封装的俯视图；而图5所示为经本申请封装方法所实现的多组芯片集成封装的俯视图。

以上所述的仅为本申请的部分或优选实施例，无论是文字还是附图都不能因此限制本申请保护的范围，凡是在与本申请一个整体的构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请保护的范围内。

Claims (10)

1.一种芯片叠加封装结构，其特征在于，包括：

引线框架，包括基岛以及围绕所述基岛设置的多个焊线引脚；

第一芯片，贴装于所述基岛靠近所述引线框架的正面的一侧，且与所述焊线引脚之间通过金属线电连接；

第二芯片，贴装于所述基岛靠近所述引线框架的反面的一侧，且与所述焊线引脚之间通过金属线电连接；

塑封体，所述塑封体用于封装所述第一芯片和所述第二芯片于所述引线框架上，所述塑封体包括环氧类热固型树脂、硅胶和有机玻璃中的一种。

2.根据权利要求1所述的芯片叠加封装结构，其特征在于，所述焊线引脚包括一体结构的焊线部和贴片部，所述贴片部形成于所述焊线部上，部分所述贴片部的顶面从所述正面自所述塑封体显露出，且所述贴片部的顶面高出于所述第一芯片。

3.根据权利要求2所述的芯片叠加封装结构，其特征在于，所述第一芯片连接于焊线部靠近所述正面的一侧，所述第二芯片连接于焊线部靠近所述反面的一侧。

4.根据权利要求3所述的芯片叠加封装结构，其特征在于，所述第一芯片与第二芯片为独立运行的不同型号的控制芯片。

5.根据权利要求1所述的芯片叠加封装结构，其特征在于，所述金属线包括金线、铜线和铝线中的一种。

6.根据权利要求1所述的芯片叠加封装结构，其特征在于，所述塑封体包括第一塑封体和第二塑封体，所述第一塑封体用于封装所述第一芯片于所述引线框架上，所述第二塑封体设置于所述引线框架的反面，用于封装所述第二芯片于所述引线框架上。

7.根据权利要求6所述的芯片叠加封装结构，其特征在于，所述第一塑封体与所述第二塑封体共同构建塑封框架。

8.一种芯片叠加封装方法，用于制备如权利要求1-7任一项所述的芯片叠加封装结构，其特征在于，所述方法包括：

对引线框架进行蚀刻，形成基岛以及围绕所述基岛设置的多个焊线引脚；

在所述基岛靠近所述引线框架的正面的一侧贴装第一芯片，并通过金属线键合连接第一芯片与所述焊线引脚；

在所述引线框架的反面贴上耐高温膜，然后通过第一塑封体对第一芯片进行封装，冷却固化后形成第一塑封框架；所述第一塑封体包括环氧类热固型树脂、硅胶和有机玻璃中的一种；

撕下所述耐高温膜，在所述基岛靠近所述引线框架的反面的一侧贴装第二芯片，并通过金属线键合连接第二芯片与所述焊线引脚；

通过第二塑封体对第二芯片进行封装，冷却固化后形成第二塑封框架，所述第二塑封体与所述第一塑封体材质相同，所述第二塑封体包括环氧类热固型树脂、硅胶和有机玻璃中的一种。

9.根据权利要求8所述的芯片叠加封装方法，其特征在于，所述冷却固化后形成第一塑封体后，还包括：

对所述第一塑封体的正面进行研磨，以使所述焊线引脚从正面自所述第一塑封体显露出。

10.根据权利要求8所述的芯片叠加封装方法，其特征在于，所述撕下所述耐高温膜后，还包括：

对所述引线框架的反面进行清洗电镀。