JPH08316405A - Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法 - Google Patents

Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法

Info

Publication number
JPH08316405A
JPH08316405A JP8034266A JP3426696A JPH08316405A JP H08316405 A JPH08316405 A JP H08316405A JP 8034266 A JP8034266 A JP 8034266A JP 3426696 A JP3426696 A JP 3426696A JP H08316405 A JPH08316405 A JP H08316405A
Authority
JP
Japan
Prior art keywords
bus bar
lead
semiconductor chip
leads
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8034266A
Other languages
English (en)
Other versions
JP2799850B2 (ja
Inventor
Gi Hon Zun
ズン・ギ・ホン
Soku Zon Don
ドン・ソク・ゾン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd, Goldstar Electron Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH08316405A publication Critical patent/JPH08316405A/ja
Application granted granted Critical
Publication of JP2799850B2 publication Critical patent/JP2799850B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N15/00—Investigating characteristics of particles; Investigating permeability, pore-volume or surface-area of porous materials
    • G01N15/10—Investigating individual particles
    • G01N2015/1028—Sorting particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ワイヤによるバス・バーと内部リードとの短
絡を防止し、さらに信頼度を向上させることのできる半
導体パッケージ及び半導体装置のパッケージング方法を
提供する。 【解決手段】 上部表面上に複数のボンディングパッド
を有する半導体チップ３６の上側に複数個の内部リード
３２を配置し、一つ又はそれ以上の電源供給及びグラウ
ンド用のバス・バー３７を半導体チップの上側で内部リ
ードの先端部３２より低い高さに形成させた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージ及
び半導体装置のパッケージング方法に係り、特にリード
オンチップ（ＬＯＣ：Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造
に適するようにしたものである。
【０００２】
【従来の技術】まず、従来の一般的な半導体パッケージ
に用いられるリードフレームの構造を図１を参照して説
明する。リードフレームの上部及び下部にサイドレール
１ａ、１ｂが位置し、サイドレール１ａ、１ｂの間に複
数個の外部リード２と内部リード３が位置する。ダム・
バー４はその外部リード２と内部リード３を上部サイド
レール１ａと下部サイドレール１ｂとの間で支える役割
を果たす。中央部分には上に半導体チップが載せられる
ためのダイアタッチ部すなわちパドル５が位置し、サポ
ートバーはサイドレール１ａ、１ｂの間でパドル５を支
える役割を果たす。
【０００３】図１のリードフレームを使用して作られた
半導体パッケージの構造を図２の断面図を参照して説明
する。図２に示すように、リードフレームのパドル５上
に半導体チップ６がエポキシ接着剤７で取り付けられ、
半導体チップ６の上部表面に形成されたボンディングパ
ッドと、リードフレームの内部リード３は金属ワイヤ９
により電気的に連結される。次に、エポキシモールディ
ングコンパウンド１０で外部リード２を除いた残り部分
を全てモールディングして半導体パッケージを作る。最
後に、外部リード２を所望の形状に成形する。図２にお
いて、外部リード２は「Ｊ」形状に成形されたものであ
る。
【０００４】図２の構造によれば、半導体チップ６が内
部リード３より高い位置にあるために金属ワイヤ９の屈
曲の程度が大きく、モールディング時に金属ワイヤ９が
流される現象が発生して金属ワイヤ９の電気信号伝達特
性が悪くなるか、又はそれが断線する虞があった。な
お、半導体パッケージの大容量化に伴ってリードフレー
ムのパドル５を除去することも要求されてきた。
【０００５】前記問題点を解決するためにＬＯＣ半導体
パッケージが提案されたことがある。図２に示す半導体
パッケージの構造によれば、半導体チップ６の上部表面
が内部リード３より一層高くなっている。しかし、ＬＯ
Ｃ半導体パッケージの構造によれば、逆に内部リードが
半導体チップの上部表面より上に位置する。その際、リ
ードフレームのパドルを使用しない。その代わり、内部
リードの下部表面と半導体チップの上部表面を付着させ
るために別の接着絶縁テープが用いられる。
【０００６】このＬＯＣ半導体パッケージは本発明の先
行技術であり、図３乃至図６を参照して詳細に説明す
る。図３はＬＯＣ半導体パッケージに用いられるＬＯＣ
リードフレームの構造図であり、リードフレームの上部
及び下部にはサイドレール１１が位置し、そのサイドレ
ール１１の間に複数の外部リード１２と内部リード１３
が配置される。これら外部リード１２と内部リード１３
はダム・バー１４により上部サイドレールと下部サイド
レールとの間に支持され、その間隔も一定に保持され
る。なお、複数の内部リード１３中の一部が延長されて
形成されるバス・バー（ｂｕｓ ｂａｒ）は、共通グラ
ウンドリード、半導体チップ１６及び外部リード１２に
電源を供給する共通電源供給リードとしての役割を果た
す。なお、絶縁性の両面テープ１７の上部表面は内部リ
ード１３の先端部の下側表面と接着固定され、下部表面
は半導体チップ１６の上部表面と接着固定される。内部
リード１３の先端部の上側表面には、半導体チップ１６
のボンディングパッド１８とワイヤ２０によって電気的
に連結できるように金属１９がメッキされる。
【０００７】図４は図３における領域Ｋを拡大した図面
である。複数の内部リード１３と、共通グラウンドリー
ド又は共通電源供給リードとして用いられるバス・バー
１５が、両面接着テープにより半導体チップ１６の上部
表面に取り付けられている。内部リード１３の一部が延
長されて形成されるこのバス・バー１５は内部リード１
３と同一高さの線上で内部リード１３と半導体チップ１
６のボンディングパッド１８との間に位置する。図４は
又、半導体チップ１６のボンディングパッド１８と内部
リード１３がワイヤ２０により電気的に接続されること
を示す。
【０００８】図５は完成したＬＯＣ半導体パッケージの
構造を示す断面図であり、バス・バー１５を含んだ複数
個の内部リード１３の先端部の下部表面と半導体チップ
１６の上部表面とが両面接着テープ１７により接着さ
れ、外部リード１２は「Ｊ」形状に成形されていること
を示す。なお、ワイヤ２０は内部リード１３の先端部と
半導体チップ１６のボンディングパッド１８を電気的に
連結している。図５において、着目すべきものはボンデ
ィングパッド１８と内部リード１３間をワイヤで連結す
るとき、電気的な短絡を防止するために内部リード１３
とバス・バー１５との間にこれらより高く形成させたポ
リマーのような絶縁体壁２２を設けるか、もしくはバス
・バー１５の上部表面中、ワイヤ２０が上方に通る部分
に絶縁体２２を形成するという点である。図５におい
て、２１はエポキシモールディングコンパウンドを示
す。
【０００９】図６は図５で両面接着テープ１７の断面図
を示すもので、ポリイミドフィルムからなるベースフィ
ルム１７ａと、ベースフィルム１７ａの上部表面及び下
部表面に各々形成された熱可塑性材質の接着剤１７ｂ、
１７ｃとで構成されることを示す。ここで、ベースフィ
ルム１７ａは通常５０μｍの厚さを有し、接着剤１７
ｂ、１７ｃは各々２５μｍの厚さを有する。従って、通
常約１００μｍの厚さを有する両面接着テープ１７が主
に用いられてきた。ここで、両面接着テープ１７の下部
接着剤１７ｃに半導体チップ１６の上部表面を付着させ
る工程は、通常熱圧着方法により行われる。なお、リー
ドフレームの内部リード１３とバス・バー１５は同一材
料で作られ（主に、鉄とニッケルの合金であるＡｌｌｏ
ｙ４２が使用される）、これらの構造は半導体チップ１
６の上部表面に形成されるボンディングパッド１８の配
列によって多様に変更され得る。
【００１０】
【発明が解決しようとする課題】上記した従来の技術及
び先行技術によれば、次の問題点があった。 １． 従来のＬＯＣ半導体パッケージは両面接着テープ
の上部接着剤によりバス・バーと内部リードが同一高さ
で取り付けられるので、内部リードとボンディングパッ
ドとのワイヤボンディング時にワイヤがバス・バー上を
越えなければならない。この際、ワイヤが弛んだり、又
はモールディング時にワイヤが流されることによりバス
・バーと接触して、内部リードとバス・バーが電気的に
短絡されるという問題点があった。
【００１１】２． 特に厚さを薄くする必要のある半導
体パッケージの場合には、内部リードとボンディングパ
ッドとの接続用ワイヤの高さ調節が難しいので、ワイヤ
とバス・バーとの短絡可能性がさらに高く、このような
短絡を防止するために図５に示すように、バス・バーの
上部表面に絶縁体を塗布したり、内部リードとバス・バ
ーとの間にこれらよりさらに高い高さを有する絶縁体壁
を別に具備しなければならなかった。従って、短絡防止
用絶縁体を形成する別の工程が加わるので、工程が複雑
になり、さらに製造コストが増加するという問題点があ
った。
【００１２】３． 内部リードとバス・バーとの短絡防
止用絶縁体の塗布時、この絶縁体が内部リードまで流れ
落ちることがあり、それにより内部リードが汚染されて
内部リードの信頼度が低下するという問題点があった。
【００１３】４． 前記絶縁体の塗布時に、空げき、気
泡及び水分浸透が発生する可能性があり、この場合には
半導体パッケージで割れ目が生じ易い。従って、半導体
パッケージの信頼度が低下するという問題点があった。
【００１４】本発明は、ワイヤによるバス・バーと内部
リードとの短絡を防止し、さらに信頼度を向上させるこ
とのできる半導体パッケージ及び半導体装置のパッケー
ジング方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体パッケージは、上部表面上に複数の
ボンディングパッドを有する半導体チップと、半導体チ
ップの上側に位置し、ワイヤによりボンディングパッド
と電気的に連結される複数個の内部リードと、各内部リ
ードから延長されて形成される複数の外部リードと、半
導体チップの上側で内部リードより低い高さで形成され
る一つ又はそれ以上の電源供給及びグラウンド用のバス
・バーを具備することを特徴とする。
【００１６】本発明の半導体装置のパッケージング方法
は、上部表面に複数個のボンディングパッドを有する半
導体チップを設けるステップと、複数個の内部リードと
この内部リードから延長される複数の外部リードを前記
半導体の上側に配列するステップと、電源供給及びグラ
ウンド用バス・バーを半導体チップの上側で内部リード
より低い高さで配列するステップとを具備することを特
徴とする。
【００１７】
【発明の実施の形態】本発明による半導体パッケージ
は、内部リードと半導体チップのボンディングパッドを
連結するためのワイヤによる内部リードとバス・バーの
電気的短絡を防止するために、半導体チップの上側で共
通電源供給用又は共通グラウンド用バス・バーを内部リ
ードより低い高さに形成することが特徴である。
【００１８】以下、本発明による実施形態を図面に基づ
いて詳細に説明する。第１実施形態 先ず、本発明の第１実施形態による半導体チップが取り
付けられた状態のＬＯＣリードフレームの構成を説明す
る。
【００１９】図７を参照する。第１実施形態のリードフ
レームはその上部と下部にサイドレール３１ａ及び下部
サイドレール３１ｂを有する。この上部サイドレール３
１ａと下部サイドレール３１ｂとの間に従来同様内部リ
ード３２及び外部リード３３と、これらを一定の間隔で
保持するダム・バー３４が形成されている。半導体チッ
プ３６は、内部リード３２の下側に位置し、その上部表
面に複数個のボンディングパッド３５を有する。バス・
バー３７は、一つの内部リード３２から他の内部リード
３２へ延びている。このバス・バーは、内部リード３２
と半導体チップ３６のボンディングパッド３５との間
に、内部リード３２より低い高さで延びている。さらに
バス・バー３７は内部リード３２に向かう突出部３７ａ
を有している。且つこの実施形態は、さらに内部リード
３２の先端部３２ａの下部表面及びバス・バー３７の突
出部３７ａを半導体チップ３６の上部表面に付着・固定
させるための絶縁性の両面接着テープ３８を有してい
る。バス・バー３７の下には接着テープを設けない。
【００２０】ここで、内部リード３２の先端部の上部表
面には、半導体チップ３６の上部表面に配置したボンデ
ィングパッド３５とのワイヤボンディングを容易にする
ために銀のような導電体３９が塗布される。バス・バー
３７の突出部３７ａは内部リード３２の先端部とともに
絶縁性の両面接着テープ３８に付着させるために内部リ
ード３２と同一高さを有する。このワイヤボンディング
は先行技術で説明したように、半導体チップ３６と内部
リード３２間、半導体チップ３６とバス・バー３７間、
又はバス・バー３７と外部リード３３間の電気的連結の
ためのものである。尚、外部リード３３は各内部リード
３２から延長されて形成される。バス・バー３７はリー
ドフレームの製造時にともに作られるか、もしくは別に
作り、予め半導体チップ３６に付着した後リードフレー
ムの相当する一部の内部リード３２と連結することもで
きる。前記サイドレール３１ａ、３１ｂとダム・バー３
４は外部リード３２を除いた他のパッケージ要素のモー
ルディング前後に除去される。
【００２１】上述したように、本発明の第１実施形態に
よれば、ＬＯＣ半導体パッケージ用のＬＯＣリードフレ
ームは、半導体チップ３６のボンディングパッド３５と
内部リード３２との電気的連結のためのワイヤボンディ
ング時に、ワイヤボンディング４０がバス・バー３７に
接触して内部リード３２とバス・バー３７とが電気的に
短絡されるのを防止するために、先行技術で用いられた
絶縁性の両面接着テープ３８を内部リード３２の先端部
の下側にのみ位置させる。従って、半導体チップ３６の
ボンディングパッド３５と内部リード３２との間で延び
ているバス・バー３７の下側には、その絶縁性両面接着
テープ３８を位置させない。従って、前記絶縁性両面接
着テープ３８の厚さだけそのバス・バー３７は低い位置
になる。従って、バス・バー３７は内部リード３２より
絶縁性両面接着テープ３８の厚さだけ低い位置に形成さ
れる。図７において、バス・バー３７は２個であるが、
一つ又はそれ以上の数と形成される。
【００２２】図８は図７のＡ−Ａ′線における断面図で
あり、絶縁性の両面接着テープ３８が内部リード３２の
先端部の下側にのみ位置し、バス・バー３７の部分の下
側には位置しないことを表わす。その代わり、前記延長
された部分は低くされて内部リード３２より絶縁性両面
接着テープ３８の厚さだけ低い位置に形成される。従っ
て、内部リード３２とボンディングパッド３５との電気
的連結のためのワイヤボンディング時に別に絶縁体壁を
形成したり、バス・バーの上部表面に絶縁体を塗布する
ことなく、内部リード３２とバス・バー３７との電気的
短絡を防止することができる。
【００２３】最終工程としては、外部リード３３を除い
た全てのパッケージ要素をエポキシモールディングコン
パウンドでモールドしてコンパウンドボデーを形成する
工程と、露出した外部リード３３を成形する工程があ
る。
【００２４】上述したように、本発明の第１実施形態に
よれば次の効果がある。 １． 内部リード３２と半導体チップ３６のボンディン
グパッド３５との間に位置したバス・バー３７の部分を
低くすることにより、半導体チップ３６と内部リード３
２とを電気的に連結するワイヤ４０を半導体チップ３６
上で低いループ形状にボンディングすることができる。
その結果、電気的な短絡を防止することができ、薄形半
導体パッケージの信頼性を向上させることができる。 ２． 絶縁性の両面接着テープ３８が内部リード３２の
先端部の下側にのみ位置し、バス・バー３７の下側には
位置しないので、従来の技術に比べて製造コストを節減
することができる。 ３． 先行技術でバス・バーの上部表面に絶縁性ポリマ
ーのような絶縁体を塗布することが不要なので、半導体
パッケージ製造の空げきの発生及び気泡現象を防止する
ことができ、さらに半導体パッケージの信頼性が向上す
る。 ４． バス・バーの表面又はバス・バーと内部リードと
の間に絶縁体が塗布されるか、又は絶縁体壁が形成され
ないため、モールディング時にエポキシモールディング
コンパウンドが内部リード及びバス・バーと接触する面
積が増大し、薄形半導体パッケージの信頼性が向上す
る。
【００２５】第２実施形態 以下、本発明の第２実施形態による半導体チップが取り
付けられた状態のＬＯＣリードフレームの構成を図面に
基づいて説明する。図９を参照すると、第２実施形態の
リードフレームはその上部と下部に各々形成された上部
サイドレール４１ａ及び下部サイドレール４１ｂと、上
部サイドレール４１ａと下部サイドレール４１ｂとの間
に形成される内部リード４２及び外部リード４３と、上
部サイドレール４１ａと下部サイドレール４１ｂとの間
で内部リード４２と外部リード４３を一定の間隔で保持
するダム・バー４４と、内部リード４２の下側に位置
し、上部表面にボンディングパッド４５を有する半導体
チップ４６と、内部リード４２の一部から他の内部リー
ド４２の先端部の下側に連結され、導電体で作られるバ
ス・バー４７とから構成される。
【００２６】図９には示されていないが、バス・バー４
７の上部表面上にはオープン領域４８を有し、内部リー
ド４２の先端部の下部表面とバス・バー４７の上部表面
とを付着させるための第１絶縁接着テープ４７ａが形成
され、バス・バー４７の下部表面上にはバス・バー４７
の下部表面と半導体チップ４６の上部表面とを付着させ
るための第２絶縁テープ４７ｂが形成される。
【００２７】ここで、前記第１絶縁接着テープ４７ａに
形成されたオープン領域４８は、それらを介して露出さ
れたバス・バー４７と半導体チップ４６のボンディング
パッド４５又は外部リード４３とのワイヤボンディング
のために用いられる。尚、バス・バー４７は外部リード
４３又は半導体チップ４６への電源供給のための共通電
源供給バーとして用いられる。４９は内部リード４２と
ボンディングパッド４５とのワイヤボンディングのため
に塗布される銀のような導電体であり、５０はワイヤで
ある。
【００２８】上述したように、本発明の第２実施形態に
よれば、先行技術及び第１実施形態で使用された内部リ
ードと半導体チップを付着させるための別の絶縁性両面
接着テープを使用しない。その代わり、バス・バー４７
を内部リード４２の先端部の下側に位置させ、そのバス
・バー４７の上部表面にオープン領域４８を有する第１
絶縁接着テープ４７ａを形成して、内部リード４２の先
端部の下部表面とバス・バー４７の上部表面とを付着さ
せる。そのバス・バー４７の下部表面上にはそれの下部
表面と半導体チップ４６の上部表面とを付着させる第２
絶縁接着テープ４７ｂが形成される。図９において、バ
ス・バー４７は２個が形成されるが、一つだけとしても
よく、又は２つ以上の数とすることもできる。
【００２９】図１０は本発明の第２実施形態で用いられ
たバス・バー４７の斜視図であり、第２絶縁接着テープ
４７ｂとバス・バー４７、オープン領域４８を有する第
１絶縁接着テープ４７ａが順次的に積層されることを示
す。
【００３０】図１１は図９の領域（Ｌ）の斜視図であ
り、バス・バー４７は第１絶縁接着テープ４７ａのオー
プン領域４８を介して半導体チップ４６のボンディング
パッド４５又は外部リード４３と連結され、内部リード
４２は第１絶縁接着テープ４７ａによりバス・バー４７
に付着し、半導体チップ４６上に第２絶縁接着テープ４
７ｂによりバス・バー４７が付着されることを示す。
【００３１】第２実施形態において、バス・バー４７の
物質としては既存の鉄−ニッケル合金（ａｌｌｏｙ４２
という）か、銅又はアルミニウムを使用することもでき
る。尚、バス・バー４７の厚さは現在のＬＯＣ半導体パ
ッケージのサイズからみて、約５０μｍが好ましいが、
必要に応じてその以下に調整することもできる。また、
バス・バー４７はリードフレームを一部の内部リード４
２から延長された形態とすることもでき、リードフレー
ムとは別に作って半導体チップ４６の上部表面の当該位
置に予め付着させた後、リードフレームを半導体チップ
４６上に配列することもできる。
【００３２】この第２実施形態でも最終工程として、外
部リード４３を除いた全てのパッケージ要素をモールデ
ィングする工程と、外部リード４３を所望の形状に成形
する工程とを行う。
【００３３】第３実施形態 以下、本発明の第３実施形態による半導体チップが取り
付けられたＬＯＣリードフレームの構成を説明する。図
１２を参照すると、ＬＯＣリードフレームは図９乃至図
１１に示す第２実施形態とほぼ同一であり、バス・バー
の構造のみが異なっている。即ち、第３実施形態のＬＯ
Ｃリードフレームはその上部と下部に各々形成された上
部サイドレール５１ａ及び下部サイドレール５１ｂと、
それらの間に形成される内部リード５２及び外部リード
５３と、この内部リード５２と外部リード５３を一定の
間隔で保持するダム・バー５４と、内部リード５２の下
側リード５２の下側に位置し、上部表面にボンディング
パッド５５を有する半導体チップ５６と、内部リード５
２の一部から他の内部リード５２の先端部の下側に延長
され、導電体で作られるバス・バー５７とにより構成さ
れる。
【００３４】図１２には正確に示されていないが、バス
・バー５７の上部表面上には内部リード４２の先端部の
下部表面とバス・バー５７の上部表面とを付着させるた
めの絶縁接着アイランド５７ａが形成され、バス・バー
５７の下部表面上にはバス・バー５７の下部表面と半導
体チップ５６の上部表面とを付着させるための絶縁接着
テープ５７ｂが形成される。この際、絶縁接着アイラン
ド５７ａで覆われていないバス・バー５７の露出した表
面は、半導体チップ５６のボンディングパッド５５又は
外部リード５３とのワイヤボンディングのために使用さ
れる。図１２において、バス・バー５７は２個が形成さ
れているが、一つでもよく又は２つ以上とすることがで
きる。
【００３５】図１３は本発明の第３実施形態で使用され
たバス・バー５７の斜視図であり、バス・バー５７の上
部表面上には内部リード５２の先端部の下部表面をバス
・バー５７の上部表面と付着させるための絶縁接着アイ
ランド５７ａが形成され、バス・バー５７の下部表面上
には半導体チップ５６の上部表面にバス・バー５７を付
着させるための絶縁接着テープ５７ｂが形成されること
を示す。
【００３６】図１４は図１２の領域Ｍの斜視図であり、
絶縁接着アイランド５７ａで覆われていないバス・バー
５７の部分は、半導体チップ５６のボンディングパッド
５５又は外部リード５３とワイヤボンディングされ、内
部リード５２は絶縁接着アイランド５７ａによってバス
・バー５７との上部表面に付着し、バス・バー５７の下
部表面は絶縁接着テープ５７ｂにより半導体チップ５６
の上部表面と付着することを示す。
【００３７】図１２において、５８は内部リード５２と
半導体チップ５６のボンディングパッド５５とのワイヤ
ボンディングを容易にするために、内部リード５２の先
端部の上部表面上に塗布された導電体である。５９はワ
イヤボンディング時に用いられるワイヤである。以下、
具体的な内容は第２実施形態と同一なので、説明を省略
する。
【００３８】
【発明の効果】前記第２実施形態及び第３実施形態によ
れば、次の効果が得られる。 １． 先行技術のようにバス・バーと内部リードが半導
体チップ上で同一高さで形成されずにバス・バーが内部
リードより低く形成されるので、ワイヤボンディング時
のワイヤループを高くする必要がないので、バス・バー
と内部リードとの電気的な短絡を防止することができ
る。 ２． バス・バーと内部リードとの電気的な短絡を防止
するための絶縁体壁を形成したり、絶縁体を塗布したり
するのが不要なので、製造コストが節減されるのみでは
なく、工程が単純になる。 ３． ワイヤボンディング時にワイヤループの高さが低
くなるので、半導体パッケージのコンパクト化に有利で
ある。 ４． 本発明の半導体パッケージは内部リード及びバス
・バーと同一の水平面上で形成されず、バス・バーの上
部表面上に内部リードの先端部が載せられる構造を有す
るので、ワイヤボンディング時に内部リードとボンディ
ングパッドを連結するワイヤの長さが短くなる。従っ
て、ワイヤの弛み現象が防止され、さらにボンディング
パッドの設計自由度を向上させることができる。 ５． 内部リードとボンディングパッド間のワイヤ長さ
が短くなるので、信号の伝送長さを短くすることができ
る。
【図面の簡単な説明】
【図１】 通常の半導体パッケージに用いられるリード
フレームの構成図である。
【図２】 従来の完成された半導体パッケージの構成断
面図である。
【図３】 従来のＬＯＣ半導体パッケージに用いられる
ＬＯＣリードフレームの構成図である。
【図４】 図３の領域（Ｋ）を拡大した図面である。
【図５】 従来の完成されたＬＯＣ半導体パッケージの
構成断面図である。
【図６】 図５の両面接着テープの構成断面図である。
【図７】 本発明の第１実施形態による半導体チップが
取り付けられた状態のＬＯＣリードフレームの構成図で
ある。
【図８】 図７のＡ−Ａ′線における断面図である。
【図９】 本発明の第２実施形態による半導体チップが
取り付けられた状態のＬＯＣリードフレームの構成図で
ある。
【図１０】 図９中のバス・バーの斜視図である。
【図１１】 図９中の領域Ｌの拡大図である。
【図１２】 第３実施形態による半導体チップが取り付
けられた状態のＬＯＣリードフレームの構成図である。
【図１３】 図１２のバス・バーの斜視図である。
【図１４】 図１２中の領域Ｍの部分拡大図である。
【符号の説明】
３１ａ，３１ｂ，４１ａ，４１ｂ，５１ａ，５１ｂ…サ
イドレール、３２，４２，５２…内部リード、３３，４
３，５３…外部リード、３４，４４，５４…ダム・バ
ー、３５，４５，５５…ボンディングパッド、３６，４
６，５６…半導体チップ、３７，４７，５７…バス・バ
ー、３７ａ…突出部、３７，４７ａ，４７ｂ，５７ａ，
５７ｂ…絶縁性の両面接着テープ、３９，４９，５８…
導電体、４０，５０，５９…ワイヤ、４８…オープン領
域。
フロントページの続き (72)発明者 ドン・ソク・ゾン 大韓民国・チュンチョンブク−ド・チョン ズ−シ・ガギョン−ドン・シンラアパート メント ２−1012

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 上部表面上に複数個のボンディングパッ
    ドを有する半導体チップと、 前記半導体チップの上側に位置し、ワイヤによって前記
    ボンディングパッドと電気的に連結される複数個の内部
    リードと、 各内部リードから延長されて形成される複数個の外部リ
    ードと、 前記半導体チップの上側で前記内部リードより低い位置
    に形成される一つ又はそれ以上の電源供給及びグラウン
    ド用バス・バーと、を有することを特徴とする半導体パ
    ッケージ。
  2. 【請求項２】 複数個の内部リードの先端部の下部表面
    と半導体チップの上部表面とを付着させる絶縁性の両面
    接着テープをさらに具備することを特徴とする請求項１
    記載の半導体パッケージ。
  3. 【請求項３】 前記内部リードとボンディングパッド間
    の電気的連結、バス・バーとボンディングパッド又は外
    部リード間の電気的な連結のための複数個のワイヤと、 外部リードを除いた全てのパッケージ要素をモールドし
    たコンパウンドボデーとをさらに具備することを特徴と
    する請求項１記載の半導体パッケージ。
  4. 【請求項４】 上部表面上に複数個のボンディングパッ
    ドを有する半導体チップと、 半導体チップの上側に形成される複数個の内部リード
    と、 各内部リードから延長されて形成される複数個の外部リ
    ードと、 一部の内部リードから内部リードとボンディングパッド
    との間に延長されて形成され、内部リードに向かって複
    数個の突出部を有し、且つ内部リードより低い位置に形
    成される一つ又はそれ以上のバス・バーと、 前記内部リードの先端部の下部表面と突出部の下部表面
    を半導体チップの上部表面と付着させるための絶縁性の
    両面接着テープと、 内部リードとボンディングパッド間、バス・バーとボン
    ディングパッド間、又は外部リードとバス・バー間を電
    気的に連結する複数個のワイヤと、 外部リードを除いた前記全てのパッケージ要素をモール
    ドしたコンパウンドボデーと、から構成されることを特
    徴とする半導体パッケージ。
  5. 【請求項５】 内部リードとボンディングパッド間のワ
    イヤボンディングを容易にするために、前記内部リード
    の先端部の上部表面に塗布される複数個の導電体をさら
    に具備することを特徴とする請求項４記載の半導体パッ
    ケージ。
  6. 【請求項６】 上部表面上に複数個のボンディングパッ
    ドを有する半導体チップと、 半導体チップの上側に形成される複数個の内部リード
    と、 各内部リードから延長されて形成される複数個の外部リ
    ードと、 一部の内部リードから他の内部リードの先端部に残りの
    内部リードの先端部より半導体チップ表面の近くを延長
    されて形成される電源供給及びグラウンド用の一つ又は
    それ以上のバス・バーと、 バス・バーの上部表面と前記残りの内部リードの先端部
    の下部表面を付着させ、バス・バーとボンディングパッ
    ド間、又はバス・バーと外部リード間のワイヤボンディ
    ングのために複数個のオープン領域を有するバス・バー
    の表面に設けた第１絶縁接着テープと、 バス・バーの下部表面と前記半導体チップの上部表面と
    を付着させるためのバス・バーの下面に設けた第２絶縁
    接着テープと、 内部リードとボンディングパッド間、バス・バーとボン
    ディングパッド間、又は外部リードとバス・バー間を電
    気的に連結する複数個のワイヤと、 外部リードを除いた前記全てのパッケージ要素をモール
    ドしたコンパウンドボデーと、から構成されることを特
    徴とする半導体パッケージ。
  7. 【請求項７】 前記内部リードの先端部の上部表面に、
    内部リードとボンディングパッド間のワイヤボンディン
    グを容易にするために塗布される導電体がさらに備えら
    れることを特徴とする請求項６記載の半導体パッケー
    ジ。
  8. 【請求項８】 上部表面上に複数個のボンディングパッ
    ドを有する半導体チップと、 半導体チップの上側に形成される複数個の内部リード
    と、 各内部リードから延長されて形成される複数個の外部リ
    ードと、 一部の内部リードから他の内部リードの先端部に残りの
    内部リードの先端部の位置より半導体チップ表面に近い
    部分を延長されて形成される電源供給及びグラウンド用
    の一つ又はそれ以上のバス・バーと、 バス・バーの上部表面上に形成され、前記残りの内部リ
    ードの先端部の下部表面とバス・バーの上部表面とを付
    着させるための複数個の絶縁性接着アイランドと、 バス・バーの下部表面と前記半導体チップの上部表面と
    を付着させるための絶縁接着テープと、 内部リードとボンディングパッド間、バス・バーとボン
    ディングパッド間、又は外部リードとバス・バー間を電
    気的に連結する複数個のワイヤと、 外部リードを除いた前記全てのパッケージ要素をモール
    ドしたコンパウンドボデーと、から構成されることを特
    徴とする半導体パッケージ。
  9. 【請求項９】 上部表面上に複数個のボンディングパッ
    ドを有する半導体チップを設けるステップと、 複数個の内部リードとこの内部リードから延長される複
    数個の外部リードを前記半導体チップの上側に配列する
    ステップと、 電源供給及びグラウンド用バス・バーを半導体チップの
    上側で内部リードより低い高さに配列するステップと、
    を具備することを特徴とする半導体装置のパッケージン
    グ方法。
  10. 【請求項１０】 前記バス・バーは一部の内部リードか
    ら延長されて残りの内部リードの先端部の下側に配列さ
    れることを特徴とする請求項９記載の半導体装置のパッ
    ケージング方法。
  11. 【請求項１１】 複数個のオープン領域を有する絶縁接
    着テープを用いて前記バス・バーの上部表面と前記内部
    リードの先端部の下部表面とを付着するステップと、 絶縁接着テープを用いて前記バス・バーの下部表面と半
    導体チップの上部表面とを付着するステップと、 前記オープン領域を通って外部リードとバス・バー、又
    はボンディングパッドとバス・バー間をワイヤボンディ
    ングし、内部リードとボンディングパッド間をワイヤボ
    ンディングするステップと、 外部リードを除いた全ての半導体パッケージ要素をコン
    パウンドでモールドするステップと、をさらに具備する
    ことを特徴とする請求項１０記載の半導体装置のパッケ
    ージング方法。
  12. 【請求項１２】 前記バス・バー上に複数個の絶縁接着
    アイランドを形成するステップと、 前記絶縁接着アイランドにより前記内部リードの先端部
    の下部表面をバス・バー上に付着させるステップと、 前記バス・バーの下部表面上に絶縁接着テープを形成す
    るステップと、 前記絶縁接着テープを用いて半導体チップの上部表面と
    バス・バーの下部表面とを付着させるステップと、 バス・バーの露出した表面とボンディングパッド又は外
    部リードをワイヤボンディングし、内部リードとボンデ
    ィングパッドをワイヤボンディングするステップと、 外部リードを除いた全ての半導体パッケージング要素を
    コンパウンドでモールドするステップと、を具備する請
    求項１０記載の半導体装置のパッケージング方法。
JP8034266A 1995-05-12 1996-01-30 Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法 Expired - Fee Related JP2799850B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950011774A KR0144164B1 (ko) 1995-05-12 1995-05-12 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
KR11774/1995 1995-05-12

Publications (2)

Publication Number Publication Date
JPH08316405A true JPH08316405A (ja) 1996-11-29
JP2799850B2 JP2799850B2 (ja) 1998-09-21

Family

ID=19414347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8034266A Expired - Fee Related JP2799850B2 (ja) 1995-05-12 1996-01-30 Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法

Country Status (3)

Country Link
US (2) US5821605A (ja)
JP (1) JP2799850B2 (ja)
KR (1) KR0144164B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012203A1 (en) * 1997-08-29 1999-03-11 Hitachi, Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
JPH10214933A (ja) * 1997-01-29 1998-08-11 Toshiba Corp 半導体装置とその製造方法
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
US5780923A (en) * 1997-06-10 1998-07-14 Micron Technology, Inc. Modified bus bar with Kapton™ tape or insulative material on LOC packaged part
US6580157B2 (en) * 1997-06-10 2003-06-17 Micron Technology, Inc. Assembly and method for modified bus bar with Kapton™ tape or insulative material in LOC packaged part
JP3036498B2 (ja) * 1997-12-08 2000-04-24 日本電気株式会社 半導体パッケージ
US6515359B1 (en) * 1998-01-20 2003-02-04 Micron Technology, Inc. Lead frame decoupling capacitor semiconductor device packages including the same and methods
US6610561B2 (en) 1998-02-27 2003-08-26 Hitachi, Ltd. Method of fabricating a semiconductor device
JPH11251506A (ja) 1998-02-27 1999-09-17 Hitachi Ltd 半導体装置およびその製造方法
JP3314754B2 (ja) * 1999-04-22 2002-08-12 松下電器産業株式会社 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法
US6265761B1 (en) 1999-05-07 2001-07-24 Maxim Integrated Products, Inc. Semiconductor devices with improved lead frame structures
US6534861B1 (en) 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
JP2001156237A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp リードフレーム及びそれを用いた樹脂封止型半導体装置
US7550842B2 (en) * 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
JP4130167B2 (ja) * 2003-10-06 2008-08-06 日東電工株式会社 半導体ウエハの剥離方法
TW200814247A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar with transfer pad
US8264072B2 (en) 2007-10-22 2012-09-11 Infineon Technologies Ag Electronic device
WO2011040911A1 (en) * 2009-09-30 2011-04-07 Colgate-Palmolive Company Antiperspirant/deodorant composition
US9607953B1 (en) * 2016-02-24 2017-03-28 Nxp Usa, Inc. Semiconductor package with isolation wall
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595653A (ja) * 1982-07-02 1984-01-12 Nippon Steel Corp 含クロム鋼基材リ−ドフレ−ム
JPS62194654A (ja) * 1986-02-20 1987-08-27 Nec Corp リ−ドフレ−ム
JPH03173464A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 半導体装置
JPH06283659A (ja) * 1993-03-25 1994-10-07 Mitsubishi Electric Corp 半導体装置
JPH08255866A (ja) * 1995-03-16 1996-10-01 Fujitsu Ltd 半導体装置とその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
JP2518569B2 (ja) * 1991-09-19 1996-07-24 三菱電機株式会社 半導体装置
US5286999A (en) * 1992-09-08 1994-02-15 Texas Instruments Incorporated Folded bus bar leadframe

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595653A (ja) * 1982-07-02 1984-01-12 Nippon Steel Corp 含クロム鋼基材リ−ドフレ−ム
JPS62194654A (ja) * 1986-02-20 1987-08-27 Nec Corp リ−ドフレ−ム
JPH03173464A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 半導体装置
JPH06283659A (ja) * 1993-03-25 1994-10-07 Mitsubishi Electric Corp 半導体装置
JPH08255866A (ja) * 1995-03-16 1996-10-01 Fujitsu Ltd 半導体装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012203A1 (en) * 1997-08-29 1999-03-11 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US6297544B1 (en) 1997-08-29 2001-10-02 Hitachi, Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR960043132A (ko) 1996-12-23
KR0144164B1 (ko) 1998-07-01
JP2799850B2 (ja) 1998-09-21
US6066887A (en) 2000-05-23
US5821605A (en) 1998-10-13

Similar Documents

Publication Publication Date Title
JP2799850B2 (ja) Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法
US6080264A (en) Combination of semiconductor interconnect
EP0247775B1 (en) Semiconductor package with high density i/o lead connection
JP4195804B2 (ja) デュアルダイパッケージ
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
JP2509422B2 (ja) 半導体装置及びその製造方法
JPH0546045U (ja) 半導体パツケージ
JPH0321047A (ja) カプセル封じされた半導体パツケージ
JP2000502506A (ja) リード・オーバー・プロセス及びリード・アンダー・プロセスを使用したマルチ・チップ・デバイス及び製造方法
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
US7508060B2 (en) Multi-chip semiconductor connector assemblies
TW569406B (en) Semiconductor device and the manufacturing method thereof
JPS60167454A (ja) 半導体装置
JPH05218281A (ja) 半導体装置
JPH0645504A (ja) 半導体装置
JPH06204390A (ja) 半導体装置
JPH0817870A (ja) 半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JP2009141229A (ja) 半導体装置およびその製造方法
JP2990120B2 (ja) 半導体装置
JP2587722Y2 (ja) 半導体装置
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070710

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100710

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110710

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110710

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees