JPH08255866A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH08255866A JPH08255866A JP7057348A JP5734895A JPH08255866A JP H08255866 A JPH08255866 A JP H08255866A JP 7057348 A JP7057348 A JP 7057348A JP 5734895 A JP5734895 A JP 5734895A JP H08255866 A JPH08255866 A JP H08255866A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead frame
- bus bar
- strip
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 バス・バー付リードパターンを備えた半導体
装置に関し、インナリードと半導体チップの電極パッド
とを接続するワイヤのバス・バーとの短絡を抑制して不
良低減による生産性向上を図ることを目的とする。 【構成】 個々の半導体チップに対応するリードパター
ン31″が、リードフレーム幅方向中心線近傍で長手方向
に沿って配置されたバス・バー31a を備えてなるリード
フレームであって、該リードフレームを表面の上記バス
・バー31a と対応する領域がそれを除く領域より低くか
つ裏面が平坦な帯状材31′で形成する。
装置に関し、インナリードと半導体チップの電極パッド
とを接続するワイヤのバス・バーとの短絡を抑制して不
良低減による生産性向上を図ることを目的とする。 【構成】 個々の半導体チップに対応するリードパター
ン31″が、リードフレーム幅方向中心線近傍で長手方向
に沿って配置されたバス・バー31a を備えてなるリード
フレームであって、該リードフレームを表面の上記バス
・バー31a と対応する領域がそれを除く領域より低くか
つ裏面が平坦な帯状材31′で形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置におけるバス
・バー付リードフレーム（以下文中では単にリードフレ
ームとする）の構成に係り、特に半導体チップのそれぞ
れに対応するリードパターンのインナリードと各半導体
チップの電極パッドとを接続するボンディングワイヤの
バス・バーとの短絡を抑制して不良低減による生産性向
上を図った半導体装置とその製造方法に関する。
・バー付リードフレーム（以下文中では単にリードフレ
ームとする）の構成に係り、特に半導体チップのそれぞ
れに対応するリードパターンのインナリードと各半導体
チップの電極パッドとを接続するボンディングワイヤの
バス・バーとの短絡を抑制して不良低減による生産性向
上を図った半導体装置とその製造方法に関する。
【０００２】最近の半導体装置の分野では、パターン集
積度の向上につれて増加する電源配線や接地配線に対応
させるため、従来のリードパターンのインナリード周辺
に電源用や接地用として共用し得るバス・バーを設けた
バスバー付リードフレームが多用されるようになってき
ている。
積度の向上につれて増加する電源配線や接地配線に対応
させるため、従来のリードパターンのインナリード周辺
に電源用や接地用として共用し得るバス・バーを設けた
バスバー付リードフレームが多用されるようになってき
ている。
【０００３】
【従来の技術】図４は従来の半導体装置をその製造方法
と共に説明する図（その１）であり、図５は従来の半導
体装置をその製造方法と共に説明する図（その２）、図
６は第１の問題点を説明する図、図７は第２の問題点を
説明する図である。
と共に説明する図（その１）であり、図５は従来の半導
体装置をその製造方法と共に説明する図（その２）、図
６は第１の問題点を説明する図、図７は第２の問題点を
説明する図である。
【０００４】なお図ではＬＯＣ(Leed-On-Chip)用リード
フレームを使用した場合の半導体装置を例示説明する。
図４の(4-1) で従来のリードフレーム11は、例えば厚さ
0.25mm 程度の帯状材11′に、通常のプレス技術による
連続打ち抜き工程等を施して破線Ａで示すようなリード
パターン11″を個々の半導体チップ12に対応するリード
パターン領域として成形したものである。
フレームを使用した場合の半導体装置を例示説明する。
図４の(4-1) で従来のリードフレーム11は、例えば厚さ
0.25mm 程度の帯状材11′に、通常のプレス技術による
連続打ち抜き工程等を施して破線Ａで示すようなリード
パターン11″を個々の半導体チップ12に対応するリード
パターン領域として成形したものである。
【０００５】なおこの場合の該半導体チップ12は、例え
ばポリイミド樹脂の如き絶縁性を持つリードフレーム用
接着剤14で被覆された片面の幅方向中心が長手方向に伸
びる中心線上に、該チップ12の各パターンに繋がる複数
の電極パッド13が上記リードフレーム用接着剤14を貫通
して形成されているものである。
ばポリイミド樹脂の如き絶縁性を持つリードフレーム用
接着剤14で被覆された片面の幅方向中心が長手方向に伸
びる中心線上に、該チップ12の各パターンに繋がる複数
の電極パッド13が上記リードフレーム用接着剤14を貫通
して形成されているものである。
【０００６】そしてかかる半導体チップ12に対応する上
記リードパターン11″は、上記帯状材11′の幅方向両側
サイドに位置するそれぞれの連結部11a から幅方向内側
に櫛刃状に伸びる複数のリード11b と上記各連結部11a
から該複数のリード11b を囲むように伸びるバス・バー
11c とが該帯状材11′の長手方向に沿うタイ・バー11d
で補強された状態に形成されているものであり、対向す
る２個のバス・バー11c （図ではバス・バー 11c-1， 1
1c-2）との間は上記半導体チップ12の電極パッド13が余
裕を持って位置せしめられる隙間ａが設けられている。
記リードパターン11″は、上記帯状材11′の幅方向両側
サイドに位置するそれぞれの連結部11a から幅方向内側
に櫛刃状に伸びる複数のリード11b と上記各連結部11a
から該複数のリード11b を囲むように伸びるバス・バー
11c とが該帯状材11′の長手方向に沿うタイ・バー11d
で補強された状態に形成されているものであり、対向す
る２個のバス・バー11c （図ではバス・バー 11c-1， 1
1c-2）との間は上記半導体チップ12の電極パッド13が余
裕を持って位置せしめられる隙間ａが設けられている。
【０００７】そこで上記半導体チップ12を矢印Ｂに示す
ように該リードフレーム11の各リードパターン11″の裏
面（図では下面）側対応位置に密着せしめ、熱圧着等の
手段で両者を接着固定した後、該半導体チップ12の各電
極パッド13とそれに対応する上記リード11b の端部近傍
に位置するインナリード部 11b′及びバス・バー11cと
の間を通常のボンディング技術によるワイヤ16のボンデ
ィング接続で接続することで、各リードパターン11″に
半導体チップ12が接続された半導体装置本体１′を (4-
2)に示すように構成することができる。
ように該リードフレーム11の各リードパターン11″の裏
面（図では下面）側対応位置に密着せしめ、熱圧着等の
手段で両者を接着固定した後、該半導体チップ12の各電
極パッド13とそれに対応する上記リード11b の端部近傍
に位置するインナリード部 11b′及びバス・バー11cと
の間を通常のボンディング技術によるワイヤ16のボンデ
ィング接続で接続することで、各リードパターン11″に
半導体チップ12が接続された半導体装置本体１′を (4-
2)に示すように構成することができる。
【０００８】次いで、インナリード部 11b′とワイヤ16
とを含む上記半導体チップ12の全周囲を覆うように、通
常の樹脂成形技術を用いて樹脂成形して図５の (5-1)に
示すパッケージ半導体装置本体１″を形成した後、上述
した各連結部11a とタイ・バー11d とを切断除去してパ
ッケージ半導体装置本体１″を個片化することで、所要
の半導体装置１を図(5-2) のように得ることができる。
とを含む上記半導体チップ12の全周囲を覆うように、通
常の樹脂成形技術を用いて樹脂成形して図５の (5-1)に
示すパッケージ半導体装置本体１″を形成した後、上述
した各連結部11a とタイ・バー11d とを切断除去してパ
ッケージ半導体装置本体１″を個片化することで、所要
の半導体装置１を図(5-2) のように得ることができる。
【０００９】なお以後、露出する各リード11b のアウタ
リード部 11b″を回路基板への実装状態に合わせて円内
拡大図(a) に示すように該基板側に直角曲げしたり円内
拡大図(b) のようにオフセット曲げすることで、基板へ
の実装が容易な所要の半導体装置を構成することができ
る。
リード部 11b″を回路基板への実装状態に合わせて円内
拡大図(a) に示すように該基板側に直角曲げしたり円内
拡大図(b) のようにオフセット曲げすることで、基板へ
の実装が容易な所要の半導体装置を構成することができ
る。
【００１０】しかしかかるリードフレームを使用した半
導体装置では、半導体チップ12の電極パッド13とリード
パターン11″のインナリード部 11b′との間に該インナ
リード部 11b′と同じ高さのバス・バー11c があるた
め、該電極パッド13とインナリード部 11b′とをボンデ
ィング接続するワイヤ16の該バス・バー11c との接触を
避ける必要がある。
導体装置では、半導体チップ12の電極パッド13とリード
パターン11″のインナリード部 11b′との間に該インナ
リード部 11b′と同じ高さのバス・バー11c があるた
め、該電極パッド13とインナリード部 11b′とをボンデ
ィング接続するワイヤ16の該バス・バー11c との接触を
避ける必要がある。
【００１１】
【発明が解決しようとする課題】接続後のワイヤを含む
面で切断して拡大視した図６はかかるワイヤ16とバス・
バー11c との接触をなくす一手段を示したもので、電極
パッド13とインナリード部 11b′とを接続するワイヤ16
を図に示すように余長を持たせて撓ませるように配線し
たものである。
面で切断して拡大視した図６はかかるワイヤ16とバス・
バー11c との接触をなくす一手段を示したもので、電極
パッド13とインナリード部 11b′とを接続するワイヤ16
を図に示すように余長を持たせて撓ませるように配線し
たものである。
【００１２】この場合、樹脂パッケージ前の半導体装置
本体１′の該撓みの領域で揺動し得るワイヤ16が、移送
時や図５の(5-1) で説明した樹脂パッケージ時に、例え
ばワイヤ16-1やワイヤ16-2のように変形してバス・バー
11c と接触することがあり、半導体装置としての不良が
発生することがあると言う問題があった。
本体１′の該撓みの領域で揺動し得るワイヤ16が、移送
時や図５の(5-1) で説明した樹脂パッケージ時に、例え
ばワイヤ16-1やワイヤ16-2のように変形してバス・バー
11c と接触することがあり、半導体装置としての不良が
発生することがあると言う問題があった。
【００１３】図６同様に接続後のワイヤを含む面で切断
して拡大視した図７は上記ワイヤ16とバス・バー11c 間
の接触をなくす他の手段を示したもので、従来のバス・
バー11c を、図４の(4-1) で説明したリードフレーム11
を形成した後、バス・バー11c の領域すなわち図(4-1)
の破線領域Ｃのワイヤ接続面側にパターニングエッチン
グ処理を施してその厚さをワイヤが接触しない厚さまで
低減せしめたバス・バー 11c′に変えたものである。
して拡大視した図７は上記ワイヤ16とバス・バー11c 間
の接触をなくす他の手段を示したもので、従来のバス・
バー11c を、図４の(4-1) で説明したリードフレーム11
を形成した後、バス・バー11c の領域すなわち図(4-1)
の破線領域Ｃのワイヤ接続面側にパターニングエッチン
グ処理を施してその厚さをワイヤが接触しない厚さまで
低減せしめたバス・バー 11c′に変えたものである。
【００１４】この場合には、上記ワイヤ16を半導体チッ
プ12の電極パッド13とリードフレーム11のインナリード
11b′との間で図示の如く緊張状態にボンディング接続
することで、該ワイヤ16とバス・バー11c との接触を回
避することができる。
プ12の電極パッド13とリードフレーム11のインナリード
11b′との間で図示の如く緊張状態にボンディング接続
することで、該ワイヤ16とバス・バー11c との接触を回
避することができる。
【００１５】しかし、パターニングエッチングでのエッ
チング量ひいてはエッチング後の板厚の規定値への制御
が困難なることからバス・バー 11c′の所要厚さひいて
は該バス・バー表面とインナリード表面間の段差量にば
らつきが発生し易く、結果的に上記ワイヤ16とバス・バ
ー 11c′間の確実なる接触回避を実現することができず
半導体装置としての不良が発生することがあると言う問
題があった。
チング量ひいてはエッチング後の板厚の規定値への制御
が困難なることからバス・バー 11c′の所要厚さひいて
は該バス・バー表面とインナリード表面間の段差量にば
らつきが発生し易く、結果的に上記ワイヤ16とバス・バ
ー 11c′間の確実なる接触回避を実現することができず
半導体装置としての不良が発生することがあると言う問
題があった。
【００１６】
【課題を解決するための手段】上記課題は、リードフレ
ームの個々の半導体チップに対応するリードパターンが
該リードフレーム幅方向中心線近傍で長手方向に沿って
配置されたバス・バーを備えてなる半導体装置であっ
て、該リードフレームが、表面の上記バス・バーと対応
する領域がそれを除く領域より低くかつ裏面が平坦な帯
状材から形成されている半導体装置によって解決され
る。
ームの個々の半導体チップに対応するリードパターンが
該リードフレーム幅方向中心線近傍で長手方向に沿って
配置されたバス・バーを備えてなる半導体装置であっ
て、該リードフレームが、表面の上記バス・バーと対応
する領域がそれを除く領域より低くかつ裏面が平坦な帯
状材から形成されている半導体装置によって解決され
る。
【００１７】
【作用】片面が両側辺に沿う所定幅領域がそれを除く領
域より高い凹形に形成されている帯状材を用いてリード
フレームを形成すると、帯状材時における該所定幅領域
とそれを除く領域との段差量をリードフレーム形成後に
も維持確保することができる。
域より高い凹形に形成されている帯状材を用いてリード
フレームを形成すると、帯状材時における該所定幅領域
とそれを除く領域との段差量をリードフレーム形成後に
も維持確保することができる。
【００１８】そこで本発明では、図４で説明したリード
フレーム11と同じ幅で厚さが例えば該リードフレーム11
のほぼ1/2 である第１の帯状材片面の両側辺に沿う領域
に、該リードフレーム11の端辺からリード11b の先端ま
でがカバーし得る幅で厚さが該第１の帯状材と等しい第
２の帯状材を通常のクラッド技術で接合せしめた帯状材
を用いて図４の(4-1) と等しいリードパターンを持つリ
ードフレームを形成するようにしている。
フレーム11と同じ幅で厚さが例えば該リードフレーム11
のほぼ1/2 である第１の帯状材片面の両側辺に沿う領域
に、該リードフレーム11の端辺からリード11b の先端ま
でがカバーし得る幅で厚さが該第１の帯状材と等しい第
２の帯状材を通常のクラッド技術で接合せしめた帯状材
を用いて図４の(4-1) と等しいリードパターンを持つリ
ードフレームを形成するようにしている。
【００１９】このことは、バス・バーとリードすなわち
インナリードとの間に第２の帯状材の厚さにほぼ相当す
る段差が確実に得られることを意味する。従って、特別
な技術を要することなく図６と図７で説明したワイヤと
バス・バー間の接触が共に回避することができて、半導
体装置としての不良削減による生産性向上を期待するこ
とができる。
インナリードとの間に第２の帯状材の厚さにほぼ相当す
る段差が確実に得られることを意味する。従って、特別
な技術を要することなく図６と図７で説明したワイヤと
バス・バー間の接触が共に回避することができて、半導
体装置としての不良削減による生産性向上を期待するこ
とができる。
【００２０】
【実施例】図１は本発明に係わるリードフレームを説明
する図であり、図２は図１のリードフレームを用いた半
導体装置の製造方法を説明する工程図（その１）、図３
は図１のリードフレームを用いた半導体装置の製造方法
を説明する図（その２）である。
する図であり、図２は図１のリードフレームを用いた半
導体装置の製造方法を説明する工程図（その１）、図３
は図１のリードフレームを用いた半導体装置の製造方法
を説明する図（その２）である。
【００２１】なお図ではいずれも図４, 図５で説明した
半導体装置に適用させた場合を例としているので、図４
および図５と同じ対象部材や部位には同一の記号を付し
て表わすと共に、重複する説明についてはそれを省略す
る。
半導体装置に適用させた場合を例としているので、図４
および図５と同じ対象部材や部位には同一の記号を付し
て表わすと共に、重複する説明についてはそれを省略す
る。
【００２２】図１で、(1-1) は帯状材を示しまた(1-2)
は個々の半導体チップに対応するリードパターンを示し
たものである。図の(1-1) で本発明になるリードフレー
ム31の帯状材31′は、図４で説明したリードフレーム11
と同じ幅で厚さが該リードフレーム11の例えばほぼ1/2
すなわち 0.13mm 程度である第１の帯状素材31-1′の片
面の両側辺に沿うそれぞれの領域に、該リードフレーム
11の端辺からリード11b の先端までがカバーし得る幅で
厚さが該第１の帯状素材31-1′とほぼ等しい第２の帯状
素材31-2′を熱と圧力を付加する通常のクラッド技術で
接合一体化させたものである。
は個々の半導体チップに対応するリードパターンを示し
たものである。図の(1-1) で本発明になるリードフレー
ム31の帯状材31′は、図４で説明したリードフレーム11
と同じ幅で厚さが該リードフレーム11の例えばほぼ1/2
すなわち 0.13mm 程度である第１の帯状素材31-1′の片
面の両側辺に沿うそれぞれの領域に、該リードフレーム
11の端辺からリード11b の先端までがカバーし得る幅で
厚さが該第１の帯状素材31-1′とほぼ等しい第２の帯状
素材31-2′を熱と圧力を付加する通常のクラッド技術で
接合一体化させたものである。
【００２３】そこで、図４で説明した通常のプレス技術
による連続打ち抜き工程等を該帯状材31′に施すこと
で、図４で説明したリード11b とそのほぼ半分の厚さの
バス・バー31a とが上記リードフレーム11と同じ位置に
配置されたリードパターン31″を持つリードフレーム31
を(1-2) に示すように形成することができる。
による連続打ち抜き工程等を該帯状材31′に施すこと
で、図４で説明したリード11b とそのほぼ半分の厚さの
バス・バー31a とが上記リードフレーム11と同じ位置に
配置されたリードパターン31″を持つリードフレーム31
を(1-2) に示すように形成することができる。
【００２４】なおこの場合の通常のクラッド技術による
接合は、各帯状素材31-1′，31-2′それぞれの厚さが僅
かに変化するが、段差量自体の場所的ばらつきは発生し
ないので、図７で説明した問題点は解消させることがで
きる。
接合は、各帯状素材31-1′，31-2′それぞれの厚さが僅
かに変化するが、段差量自体の場所的ばらつきは発生し
ないので、図７で説明した問題点は解消させることがで
きる。
【００２５】以下図２と図３で上記リードフレーム31を
使用して半導体装置の製造方法を工程的に例示説明す
る。図２の(2-1) で、図１で説明したリードフレーム31
の各リードパターン31″の裏面（図では下面）側対応位
置に、図４で説明した半導体チップ12を図４の矢印Ｂ同
様に密着せしめた状態で接着固定した後、該半導体チッ
プ12の各電極パッド13とそれに対応する該リードフレー
ム31の各インナリード部 11b′及びバス・バー31a 間を
通常のボンディング技術によるワイヤ16のボンディング
接続で接続すると、各リードパターン31″に半導体チッ
プ12が接続された半導体装置本体３′を (2-2)に示すよ
うに構成することができる。
使用して半導体装置の製造方法を工程的に例示説明す
る。図２の(2-1) で、図１で説明したリードフレーム31
の各リードパターン31″の裏面（図では下面）側対応位
置に、図４で説明した半導体チップ12を図４の矢印Ｂ同
様に密着せしめた状態で接着固定した後、該半導体チッ
プ12の各電極パッド13とそれに対応する該リードフレー
ム31の各インナリード部 11b′及びバス・バー31a 間を
通常のボンディング技術によるワイヤ16のボンディング
接続で接続すると、各リードパターン31″に半導体チッ
プ12が接続された半導体装置本体３′を (2-2)に示すよ
うに構成することができる。
【００２６】次いで、図５同様に通常の樹脂成形技術を
用いてインナリード部 11b′とワイヤ16とを含む上記半
導体チップ12の全周囲を覆うように樹脂成形して図３の
(3-1)に示すパッケージ半導体装置本体３″を形成し、
更に前述した各連結部11a と上記タイ・バー11d とを切
断除去して該パッケージ半導体装置本体３″を個片化す
ることで、所要の半導体装置３を図(3-2) のように得る
ことができる。
用いてインナリード部 11b′とワイヤ16とを含む上記半
導体チップ12の全周囲を覆うように樹脂成形して図３の
(3-1)に示すパッケージ半導体装置本体３″を形成し、
更に前述した各連結部11a と上記タイ・バー11d とを切
断除去して該パッケージ半導体装置本体３″を個片化す
ることで、所要の半導体装置３を図(3-2) のように得る
ことができる。
【００２７】なお、パッケージ表面から突出して露出す
る各リード11b のアウタリード部 11b″を図５の(5-2)
で説明したように曲げ成形することで基板への実装容易
な半導体装置３が得られることは図５の場合と同様であ
る。
る各リード11b のアウタリード部 11b″を図５の(5-2)
で説明したように曲げ成形することで基板への実装容易
な半導体装置３が得られることは図５の場合と同様であ
る。
【００２８】かかるリードフレーム31を使用した半導体
装置３では、半導体チップ12の各電極パッド13と該リー
ドフレーム31のインナリード部 11b′との間に位置する
バス・バー31a の表面がインナリード部 11b′の表面よ
り第２の帯状素材31-2′の厚さ分だけ低いので、上記ワ
イヤ16を電極パッド13とインナリード 11b′との間で緊
張状態にボンディング接続することで、該ワイヤ16とバ
ス・バー31a 間の接触の確実なる回避による半導体装置
３としての不良低減が実現できて生産性の向上を実現す
ることができる。
装置３では、半導体チップ12の各電極パッド13と該リー
ドフレーム31のインナリード部 11b′との間に位置する
バス・バー31a の表面がインナリード部 11b′の表面よ
り第２の帯状素材31-2′の厚さ分だけ低いので、上記ワ
イヤ16を電極パッド13とインナリード 11b′との間で緊
張状態にボンディング接続することで、該ワイヤ16とバ
ス・バー31a 間の接触の確実なる回避による半導体装置
３としての不良低減が実現できて生産性の向上を実現す
ることができる。
【００２９】なお上述したリードフレーム31では第２の
帯状素材31-2′を第１の帯状素材31 -1′とほぼ等しい厚
さにした場合を例としているが、該第２の帯状素材3
1-2′の厚さをバス・バー31a やインナリード部 11b′
の電極パッド13からの距離を考慮して適当に設定するこ
とで如何なる半導体チップにも適用し得るリードフレー
ムが得られるメリットがある。
帯状素材31-2′を第１の帯状素材31 -1′とほぼ等しい厚
さにした場合を例としているが、該第２の帯状素材3
1-2′の厚さをバス・バー31a やインナリード部 11b′
の電極パッド13からの距離を考慮して適当に設定するこ
とで如何なる半導体チップにも適用し得るリードフレー
ムが得られるメリットがある。
【００３０】
【発明の効果】上述の如く本発明により、半導体チップ
に対応するリードパターンのインナリードと各半導体チ
ップの電極パッドとを接続するボンディングワイヤのバ
スバーとの短絡を抑制して不良低減による生産性向上を
図った半導体装置とその製造方法を提供することができ
る。
に対応するリードパターンのインナリードと各半導体チ
ップの電極パッドとを接続するボンディングワイヤのバ
スバーとの短絡を抑制して不良低減による生産性向上を
図った半導体装置とその製造方法を提供することができ
る。
【００３１】なお本発明の説明ではリードフレーム材と
しての帯状材を第１の帯状素材と第２の帯状素材とのク
ラッド技術による接合で形成した場合を例としている
が、帯状素材の圧延等機械加工で形成された帯状材をそ
のまま利用しても同等の効果が得られることは明らかで
ある。
しての帯状材を第１の帯状素材と第２の帯状素材とのク
ラッド技術による接合で形成した場合を例としている
が、帯状素材の圧延等機械加工で形成された帯状材をそ
のまま利用しても同等の効果が得られることは明らかで
ある。
【図１】 本発明に係わるリードフレームを説明する
図。
図。
【図２】 図１のリードフレームを用いた半導体装置の
製造方法を説明する図（その１）。
製造方法を説明する図（その１）。
【図３】 図１のリードフレームを用いた半導体装置の
製造方法を説明する図（その２）。
製造方法を説明する図（その２）。
【図４】 従来の半導体装置をその製造方法と共に説明
する図（その１）。
する図（その１）。
【図５】 従来の半導体装置をその製造方法と共に説明
する図（その２）。
する図（その２）。
【図６】 第１の問題点を説明する図。
【図７】 第２の問題点を説明する図。
３ 半導体装置 ３′ 半導体装置本体 ３″ パッケー
ジ半導体装置本体 11a 連結部 11b リード 11b ′ インナリード 11b ″ アウタリ
ード 11d タイ・バー 12 半導体チップ 13 電極パッド 16 ワイヤ 31 リードフレーム 31′ 帯状材 31″ リードパ
ターン 31-1′ 第１の帯状素材 31-2′ 第２の帯
状素材 31a バス・バー
ジ半導体装置本体 11a 連結部 11b リード 11b ′ インナリード 11b ″ アウタリ
ード 11d タイ・バー 12 半導体チップ 13 電極パッド 16 ワイヤ 31 リードフレーム 31′ 帯状材 31″ リードパ
ターン 31-1′ 第１の帯状素材 31-2′ 第２の帯
状素材 31a バス・バー
Claims (4)
- 【請求項１】 リードフレームの個々の半導体チップに
対応するリードパターンが該リードフレーム幅方向中心
線近傍で長手方向に沿って配置されたバス・バーを備え
てなる半導体装置であって、 該リードフレームが、表面の上記バス・バーと対応する
領域がそれを除く領域より低くかつ裏面が平坦な帯状材
から形成されていることを特徴とする半導体装置。 - 【請求項２】 請求項１記載の帯状材が、リードフレー
ムと等しい幅でバス・バーと等しい厚さを持つ第１の帯
状素材と、該リードフレームの端辺から該バス・バー直
前までの幅で該第１の帯状素材片面の両側辺に沿う領域
に固定される第２の帯状素材との、クラッド材であるこ
とを特徴とする半導体装置。 - 【請求項３】 請求項１記載の帯状材が、両面平坦な帯
状素材の圧延で形成されていることを特徴とする半導体
装置。 - 【請求項４】 請求項１記載の半導体装置の製造方法で
あって、 表面の上記バス・バーと対応する領域がそれを除く領域
より低くかつ裏面が平坦な帯状材のプレス打ち抜き加工
でリードフレームを形成する工程と、 該リードフレーム裏面側の所定位置に電極パッドを表面
側とする半導体チップを絶縁層を介して固定した後、該
半導体チップの各電極パッドとそのそれぞれに対応する
リードのインナリード部及びバス・バーとの間を緊張し
た状態でワイヤ接続して半導体装置本体を構成する工程
と、 インナリード部とワイヤとを含む上記半導体チップの全
周囲を覆うように樹脂成形してパッケージ半導体装置本
体を構成する工程と、 該パッケージ半導体装置本体から露出する上記リードフ
レームの不要部を切断除去して該パッケージ半導体装置
本体を個片化する工程、 とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7057348A JPH08255866A (ja) | 1995-03-16 | 1995-03-16 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7057348A JPH08255866A (ja) | 1995-03-16 | 1995-03-16 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08255866A true JPH08255866A (ja) | 1996-10-01 |
Family
ID=13053079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7057348A Withdrawn JPH08255866A (ja) | 1995-03-16 | 1995-03-16 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08255866A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316405A (ja) * | 1995-05-12 | 1996-11-29 | Lg Semicon Co Ltd | Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法 |
-
1995
- 1995-03-16 JP JP7057348A patent/JPH08255866A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316405A (ja) * | 1995-05-12 | 1996-11-29 | Lg Semicon Co Ltd | Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490486B2 (en) | Semiconductor device | |
| US6917107B2 (en) | Board-on-chip packages | |
| KR100296834B1 (ko) | 반도체장치 | |
| KR100721280B1 (ko) | 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치 | |
| JPH08255866A (ja) | 半導体装置とその製造方法 | |
| JP3575945B2 (ja) | 半導体装置の製造方法 | |
| JP2564596B2 (ja) | 半導体装置の製造方法 | |
| JP3398198B2 (ja) | リードフレーム及びその製造方法 | |
| JPH0982742A (ja) | ワイヤボンディング方法 | |
| JP3094271B2 (ja) | リードフレームの製造方法 | |
| JP2781070B2 (ja) | リードフレームの製造方法 | |
| JP2773762B2 (ja) | 半導体装置の製造方法 | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| JP2816757B2 (ja) | 半導体装置の製造方法 | |
| JP2564595B2 (ja) | 半導体装置の製造方法 | |
| JPH06349875A (ja) | 半導体装置 | |
| JP2959144B2 (ja) | リードフレームの製造方法 | |
| JPH0794664A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JPH05326801A (ja) | 半導体装置及びそのリードフレーム | |
| JPH08191129A (ja) | 半導体装置 | |
| JPH0828460B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0380551A (ja) | Ｔａｂテープ基板の導電パターン形成方法 | |
| JPH04368160A (ja) | 半導体パッケージ | |
| JPS61168947A (ja) | 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム | |
| JPH0888311A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |