JP3094271B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JP3094271B2
JP3094271B2 JP3000896A JP3000896A JP3094271B2 JP 3094271 B2 JP3094271 B2 JP 3094271B2 JP 3000896 A JP3000896 A JP 3000896A JP 3000896 A JP3000896 A JP 3000896A JP 3094271 B2 JP3094271 B2 JP 3094271B2
Authority
JP
Japan
Prior art keywords
bus bar
lead
connecting piece
inner lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3000896A
Other languages
English (en)
Other versions
JPH09205173A (ja
Inventor
三郎 田辺
道明 北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP3000896A priority Critical patent/JP3094271B2/ja
Publication of JPH09205173A publication Critical patent/JPH09205173A/ja
Application granted granted Critical
Publication of JP3094271B2 publication Critical patent/JP3094271B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体チップをインナー
リード、バスバ−の下面又は上面に設けるリードフレー
ムの製造方法に関する。
【0002】
【従来技術】半導体装置は高機能、高応答性、小型化を
要請され、これに対応し半導体チップの高集積化、半導
体チップの面積率を高める半導体装置の構成、半導体装
置内の配線の短縮等が検討されている。例えば特公平4
−1503号のように半導体チップの上面にリードフレ
ームのインナーリードを絶縁テ−プを介して重ねて設け
たものがある。これでは重ねた分だけ大きな半導体チッ
プを使用でき、また、チップ端子とインナーリードの接
続配線を短くでき、信号応答の高速化やインピ−ダンス
の低減等の作用効果が奏されている。
【0003】
【この発明が解決しようとする課題】かかる半導体装置
のリードフレームでは絶縁テ−プを貼着するとき、イン
ナーリード、あるいは対向するインナーリードの間に形
成されているバスバ−の平坦度が悪いと絶縁テ−プの貼
着に支障を生じ剥れることがある。また、その後、半導
体チップをインナーリードやバスバ−の下面あるいは上
面に設置する際、接着不良や剥離等の支障を生じ、半導
体装置の信頼を損なうことになる。
【0004】本発明はインナーリード及びバスバ−の平
坦度がすぐれ、前記問題のないリードフレームを得るこ
とを目的とする。
【0005】
【課題を解決するための手段】本発明の要旨は、インナ
ーリード、バスバ−の下面又は上面に半導体チップを設
置するリードフレームの製造方法において、前記インナ
ーリード、バスバ−の少なくとも一方の中間部を連結片
で連結した状態で打抜き形成し、焼鈍し、その後、前記
中間部の連結片を除去するリードフレームの製造方法に
ある。他の要旨は、前記焼鈍の後、前記中間部の連結片
を除去する前に、半導体チップを設置するインナーリー
ド、バスバ−に両面接着絶縁テープを貼着してから前記
連結片を除去するところにある。
【0006】
【発明の実施の形態】本発明は、リードフレームのイン
ナーリード、バスバ−を打抜き形成する際、少なくとも
一方の中間部を連結片でつないで行うので、当該インナ
ーリード−が細くても、またバスバ−が細く且つ長くて
も変形せず、所定の平坦度を保ったまま形成される。焼
鈍した後に前記中間部の連結片は除去され、ねじれや傾
きがなく形状がすぐれる。而して、当該インナーリー
ド、バスバ−の下面あるいは上面に半導体チップを設置
するために貼着した両面接着絶縁テープは、局部的な剥
れや接着不良を全く生じることなく同一水平面状に密着
される。
【0007】また、前記インナーリード、バスバ−の少
なくとも一方の中間部を連結片でつないで形成し、焼鈍
した後、前記連結片を打抜いて除去する前に両面接着絶
縁テープを当該インナーリード、バスバ−に貼着し、次
いで連結片を両面接着絶縁テープとともに打抜き除去す
るようにしても、当該両面接着絶縁テープは平坦度のす
ぐれたインナーリード、バスバ−に接着不良部を生じる
ことなく同様に密に貼着される。
【0008】
【実施例】図面において、1はインナーリードで多数形
成され、該インナーリード1群の両側にはこの実施例で
は二股になったバスバ−2が前記インナーリード1の先
端部の前方に延在するごとく形成されている。当該バス
バ−2は動作電源用リ−ド、接地電源用リードとして使
用される。前記インナーリード1群とバスバ−2は、半
導体チップ設置領域3を挟んで対向し設けられている。
【0009】4はアウターリードで前記インナーリード
1及びバスバ−2に連続し、その境界にはタイバ−5が
形成されている。6はサイドレ−ル、7はガイドホ−
ル、8は樹脂封止時のリードフレームと樹脂との熱膨張
差による変形を吸収するスリットである。
【0010】これらリードパターンは生産性、形状の均
一性及びコスト面からプレス加工により形成されるが、
インナーリード1は細く強度的にも弱くなり途中で変形
し易く、またバスバ−2はそのリ−ド部が長く同様に変
形し易いので、本発明では少なくとも一方の中間部を連
結片9でつないだ状態でプレス加工で形成する。なお、
この実施例ではインナーリード1、バスバ−2とも中間
部に連結片9を設けている。
【0011】前記インナーリード1に連結片9を設ける
中間部としてはワイヤ−ボンディング部に近い先端より
内側である箇所が好ましい。バスバ−2に設ける連結片
9の中間部としてはインナーリード1先端の前方に延在
した終端に近い側で、対向したバスバ−2aともつなぐ
箇所が好ましい。
【0012】前記連結片9の設置箇所は特定するもので
なく中間部であればインナーリード1やバスバ−2の形
状あるいは長さ等により適宜の箇所にし得る。
【0013】リードパターンの形成では加工残留応力が
生じるので、これを解放あるいは低減せしめるように焼
鈍する。その後に前記インナーリード1及びバスバ−2
の中間部を繋いだ連結片9を打抜き除去する。
【0014】次いで、一点鎖線で示す半導体チップ設置
領域3に両面接着絶縁テ−プが貼着される。当該両面接
着絶縁テープの貼着は、半導体チップを下面に設置する
場合はインナーリード1及びバスバ−の下面になされ
る。また、上面に設置する際はインナーリード1及びバ
スバ−の上面になされる。
【0015】また、前記連結片9の除去に先立って、図
2に示すように前記半導体チップ設置領域3に両面接着
絶縁テ−プ10を貼着し、その後、連結片9を除去して
もよい。
【0016】
【発明の効果】本発明は、前述のように少なくとも一方
のインナーリード、バスバ−は中間部を連結片でつない
だ状態で打抜き形成するので、リ−ドねじれや傾きがな
く平坦度がすぐれ、焼鈍後に両面接着絶縁テ−プをイン
ナーリード、バスバ−の下面あるいは上面に密着度よく
貼着でき、剥れや接着不良は全く生じない。
【0017】また、前記インナーリード、バスバ−の中
間部を連結片で繋いでいるので、製造工程の途中でリ−
ドが変形するようなことがない。かかることから、本発
明によるリードフレームでは半導体チップがインナーリ
ード、バスバ−の下面あるいは上面に貼着した両面接着
絶縁テ−プを介して搭載され、信頼性の高い半導体装置
を製造できる。
【図面の簡単な説明】
【図1】本発明の1実施例におけるリードフレームを示
す図。
【図2】本発明の他の実施例におけるリードフレームを
示す図。
【符号の説明】
1 インナーリード 2 バスバ− 3 半導体チップ設置領域 4 アウターリード 5 タイバ− 6 サイドレ−ル 7 ガイドレ−ル 8 スリット 9 連結片 10 両面接着絶縁テープ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−8377(JP,A) 特開 平3−152962(JP,A) 特開 平6−53381(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 インナーリード、バスバ−の下面又は上
    面に半導体チップを設置するリードフレームの製造方法
    において、前記インナーリード、バスバ−の少なくとも
    一方の中間部を連結片で連結した状態で打抜き形成し、
    焼鈍し、前記中間部の連結片を除去することを特徴とす
    るリードフレームの製造方法。
  2. 【請求項2】 インナーリード、バスバ−の下面又は上
    面に半導体チップを設置するリードフレームの製造方法
    において、前記インナーリード、バスバ−の少なくとも
    一方の中間部を連結片で連結した状態で打抜き形成し、
    焼鈍し、半導体チップを設置するインナーリード、バス
    バ−に両面接着絶縁テ−プを貼着して前記中間部の連結
    片を除去することを特徴とするリードフレームの製造方
    法。
JP3000896A 1996-01-23 1996-01-23 リードフレームの製造方法 Expired - Fee Related JP3094271B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3000896A JP3094271B2 (ja) 1996-01-23 1996-01-23 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3000896A JP3094271B2 (ja) 1996-01-23 1996-01-23 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH09205173A JPH09205173A (ja) 1997-08-05
JP3094271B2 true JP3094271B2 (ja) 2000-10-03

Family

ID=12291858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3000896A Expired - Fee Related JP3094271B2 (ja) 1996-01-23 1996-01-23 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP3094271B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849802B2 (ja) * 2005-01-21 2012-01-11 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
JPH09205173A (ja) 1997-08-05

Similar Documents

Publication Publication Date Title
US4994411A (en) Process of producing semiconductor device
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
US5299092A (en) Plastic sealed type semiconductor apparatus
KR20010013562A (ko) 수지성형형 반도체 장치 및 그 제조방법
JPS6344749A (ja) 半導体装置及びこれに用いるリードフレーム
US5358598A (en) Folded bus bar leadframe and method of making
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
JP3094271B2 (ja) リードフレームの製造方法
JPH11121680A (ja) リードフレームおよび半導体装置
JPH0738050A (ja) 半導体装置及びその製造方法
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
JPH11340405A (ja) リードフレーム、半導体装置およびその製造方法
JPH0778903A (ja) 混成集積回路におけるバイアス電圧の供給方法
KR100321149B1 (ko) 칩사이즈 패키지
JP3296339B2 (ja) リードフレーム及び半導体装置
JPH05175411A (ja) 電子部品搭載基板用のリードフレーム
JP3115770B2 (ja) リ−ドフレームの製造方法
KR200190144Y1 (ko) 반도체 소자
JP3192238B2 (ja) 半導体装置の組立方法
JPS62144349A (ja) 半導体装置用リ−ドフレ−ムおよびその製造方法
JP3028173B2 (ja) リードフレームおよびその製造方法
JP3044443B2 (ja) リードフレーム及びその製造方法
JP2870366B2 (ja) リードフレームへのフィルム貼付け装置
JP2954561B2 (ja) リードフレーム、リードフレームを用いた樹脂封止半導体装置の成形金型、リードフレームを用いた樹脂封止半導体装置および樹脂封止半導体装置の製造方法
KR100202634B1 (ko) 반도체 패키지의 와이어링구조

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080804

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080804

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20090804

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100804

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees