JPH0738050A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0738050A
JPH0738050A JP5176531A JP17653193A JPH0738050A JP H0738050 A JPH0738050 A JP H0738050A JP 5176531 A JP5176531 A JP 5176531A JP 17653193 A JP17653193 A JP 17653193A JP H0738050 A JPH0738050 A JP H0738050A
Authority
JP
Japan
Prior art keywords
tape
lead
inner lead
insulating tape
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5176531A
Other languages
English (en)
Other versions
JP2856642B2 (ja
Inventor
Satoyuki Ando
智行 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5176531A priority Critical patent/JP2856642B2/ja
Priority to US08/274,290 priority patent/US5473188A/en
Priority to KR1019940017090A priority patent/KR0169272B1/ko
Publication of JPH0738050A publication Critical patent/JPH0738050A/ja
Application granted granted Critical
Publication of JP2856642B2 publication Critical patent/JP2856642B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】ＬＯＣ構造のテープ張付け余裕を必要とせず、
さらに、外部導出用インナリードと同時にテープ上に孤
立する内部配線用インナリードを形成する。 【構成】インナーリード11は外部導出用であり、絶縁性
テープ2 で端部が固着され他端部が絶縁性テープの外側
に導出されている。また、インナーリード12は内部配線
用であり、絶縁性テープ2 上に個々に孤立して固着され
ている。これら両インナリードが一体となった絶縁テー
プ2 は半導体チップ3 表面に固着され、インナリード1
1，12それぞれと半導体チップ3 上の各電極パッド4 と
がボンディングワイヤ5 により接続されている。この発
明では加工完了以前のリードフレームに絶縁テープを張
付け、その後インナリードと絶縁テープを一体的に打抜
き加工する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は特にＬＯＣ（lead on
chip）構造の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】ＬＯＣ構造は半導体チップ主表面上の電
極パッドを半導体チップの中央部寄りに配置し、各イン
ナリードの端部を半導体チップ主表面上に絶縁テープに
より固着させる。これにより、パッケージの縮小化が図
れる。
【０００３】図８は従来のＬＯＣ構造の半導体装置の製
造方法を工程順に示す平面図、並びに側面図である。図
８（ａ）に示すインナリード11はそれぞれ外側の一方端
部は図示しないが外枠に接続されている。このインナリ
ード11おいて、半導体チップとの固着面側に図８（ｂ）
に示すように絶縁テープ2 が張付けられる。この絶縁テ
ープ2 によってインナリード11は半導体チップ3 の主表
面に固着され、その後、図８（ｃ）に示すように電極パ
ッド4 とインナリード11がボンディングワイヤ5 により
接続される。
【０００４】上記構成にはプロセス上、または構成上の
問題点がある。テープを張付ける工程はインナリードが
成型されてから行われる。このため、少なくともインナ
リード11の一方端部はすべてリードフレームの外枠に繋
がっている必要があり、インナリードパターンの自由度
が制限される。すなわち、半導体チップ上に形成されて
いる金属配線の代用補助をする配線パターンをインナリ
ードに要求できない。例えば、テープ上に孤立したリー
ドを形成することができない。テープ上に孤立したリー
ドを設けることはマルチチップ化に有利であり望まれる
構成である。さらに、テープを張付けるリード端部に
は、張付け余裕Δd が必要であり、このこともインナリ
ードパターンの自由度を減少させている。
【０００５】
【発明が解決しようとする課題】従来のＬＯＣ構造の半
導体装置では、テープ上に孤立したリードを形成したり
することができず、インナリードのパターンに自由度が
ほとんどなく、半導体チップとリード間の配線において
応用しにくいという欠点がある。
【０００６】この発明は上記事情を考慮してなされたも
のであり、その目的は、ＬＯＣ構造をとる半導体パッケ
ージ内のインナリードの配線においてテープ上に配線と
して使用できる孤立したリードを設けることができる半
導体装置及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】この発明の半導体装置
は、半導体チップの主表面上所定の位置に張付けられる
絶縁性テープと、前記絶縁性テープで端部が固着され他
端部が絶縁性テープの外側に導出される外部導出用イン
ナリードと、前記絶縁性テープで固着され絶縁性テープ
上に孤立する内部配線用インナリードと、前記両インナ
リード各々と半導体チップがそれぞれ電気的に接続され
る接続手段とを具備したことを特徴とする。
【０００８】この発明の半導体装置の製造方法は、リー
ドフレームにテープ部材を張付ける第１工程と、前記第
１工程後インナリードとテープ部材を一体的に打抜き加
工する第２工程と、前記インナリードと一体的なテープ
部材を半導体チップの主表面上所定の位置に張付ける第
３工程と、前記インナリード各々と半導体チップ上の所
定の電極をそれぞれ電気的に接続する第４工程とを具備
したことを特徴とする。
【０００９】
【作用】この発明では、第１工程後の第２工程でインナ
リードとテープ部材を一体的に打抜き加工することによ
り、張付け余裕を必要としないインナーリードが形成さ
れる。さらに、外部導出用インナリードと同時にテープ
上に孤立する内部配線用インナリードを形成することも
できマルチチップに有利な構成が得られる。
【００１０】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図１はこの発明の一実施例によるＬＯＣ構
造半導体装置の要部の構成を示す平面図である。インナ
ーリード11は外部導出用であり、絶縁性テープ2 で端部
が固着され他端部が絶縁性テープの外側に導出されてい
る。また、インナーリード12は内部配線用であり、絶縁
性テープ2 上に個々に孤立して固着されている。これら
両インナリードが一体となった絶縁テープ2 は半導体チ
ップ3 表面に固着され、インナリード11，12それぞれと
半導体チップ3 上の各電極パッド4 とがボンディングワ
イヤ5 により接続されている。
【００１１】上記構成によれば、チップ上の金属配線の
代用補助をする配線パターンをインナリード12で実現で
きる。これにより、インナリードパターンの自由度が広
がる。また、テープを張付けるリード端部の張付け余裕
が必要ない。その理由は製造工程にあり、以下に説明す
る。
【００１２】図２はこの発明に係るＬＯＣ構造の半導体
装置の基本的な製造方法を工程順に示す平面図、並びに
側面図である。図２（ａ）に示すインナリード21は図示
しないが両端部はそれぞれ外枠に接続されている。この
インナリード21には、半導体チップとの固着面側に図２
（ｂ）に示すように絶縁テープ22が張付けられる。な
お、絶縁テープ22はテープに接着剤が塗布されているも
のや、接着剤のみで形成されるものがあり、例えば加熱
により接着性が現れ、熱圧着により張付けられる。
【００１３】次に、図２（ｃ）に示すように固着される
べき半導体チップに合うようにインナリード21とテープ
22を一体的に打抜き加工する。その後、図２（ｄ）に示
すようにインナリード21と一体的な絶縁テープ22は半導
体チップ23の主表面に熱圧着により固着され、電極パッ
ド24とインナリード21がボンディングワイヤ25により接
続される。
【００１４】このように、この発明では加工完了以前の
リードフレームに絶縁テープを張付け、その後インナリ
ードと絶縁テープを一体的に打抜き加工する。従って、
絶縁テープを張付けるリード端部の張付け余裕が全く必
要ない。
【００１５】また、このような方法で打抜き加工したと
き、図１のような孤立したリード12ができるようにする
ことも容易である。図１の構成において打抜き加工以前
はどのようなリードフレーム形状であってもかまわな
い。例えば、図３（ａ）または（ｂ）のようなリードフ
レーム形状が考えられる。張付けたテープ2 と共に点線
で示すように打抜き加工することによって最終的なパタ
ーンが実現されれば良い。
【００１６】上記構成によれば、インナリードパターン
の自由度が広がり、種々の孤立したインナリードが形成
可能である。図４及び図５はその例で、それぞれチップ
の片側だけ示す内部配線用のインナーリード12の構成で
ある。チップ内で信号の入出力を行うときに有利な構成
となっている。この場合も打抜き加工以前、つまり絶縁
テープが張付けられる以前、インナーリード12はどのよ
うな形状で支持されていても、打ち抜き後はそれぞれ図
示のようなパターンにできればかまわない。
【００１７】図６はＴＳＯＰ（thin small out-line pa
ckage ）の構成を示す平面図であり、半導体チップ中央
付近に絶縁テープ上に孤立したインナリードのパターン
が形成されている。ボンディングワイヤ5 の接続パター
ンが正曲げ対応の実施例（P-a ）、接続パターンが逆曲
げ対応の実施例（P-b ）であり、便宜上図６中に２種類
の接続パターンを示した。
【００１８】上記正曲げ対応とは半導体チップをボード
に実装するときボンディングパッドが配置されている主
表面を上に裏面をボードに向かい合わせるように実装で
きるようリードを曲げてある構成であり、逆曲げ対応と
は半導体チップをボードに実装するときボンディングパ
ッドが配置されている主表面がボードに向かい合うよう
に実装できるようリードを曲げてある構成である。容量
の増加等でボードの表裏に同じピン配置で実装するとき
便利であり、図６のインナリードパターンであれば、正
曲げ、逆曲げの実装に応じてボンディングパターンが変
えられる。
【００１９】図７はマルチチップモジュールの実施例で
ある。３個のメモリチップ31，32，33を用いたメモリモ
ジュールの構成である。テープ2 張付け後の打抜き加工
により、テープ2 上に孤立したリード12が形成される。
この構成により、ワイヤボンディングによるインナリー
ド11の配線においては次のようになる。すなわちアドレ
スピン11a 、Ｉ／Ｏピン11b 、電源ピン11c は各チップ
共通に接続され、一方、チップ選択用の信号ピン11d そ
れぞれは各チップに１個のみに接続される。
【００２０】上記構成によれば、テープ上に孤立する内
部配線用インナリード12のパターンを用いてマルチチッ
プ内の種々の配線の補助が可能になり、もってパッケー
ジの縮小化に寄与する。
【００２１】
【発明の効果】以上説明したようにこの発明によれば、
ＬＯＣ構造の半導体パッケージ内のインナリードの配線
においてテープ上に内部配線として使用できる孤立した
リードを設けることができる。これにより、インナリー
ドのパターンの自由度が増し、マルチチップ構造に有利
な構造が得られる。
【図面の簡単な説明】
【図１】この発明の一実施例によるＬＯＣ構造の半導体
装置の要部の構成を示す平面図。
【図２】この発明に係るＬＯＣ構造の半導体装置の基本
的な製造方法を工程順に示す平面図、並びに側面図。
【図３】図１の構成の打抜き加工以前の構成を示す平面
図。
【図４】この発明の要部の第１応用例を示す平面図。
【図５】この発明の要部の第２応用例を示す平面図。
【図６】この発明を適用したＴＳＯＰの構成を示す平面
図。
【図７】この発明を適用したメモリモジュールの構成を
示す平面図。
【図８】従来のＬＯＣ構造の半導体装置の製造方法を工
程順に示す平面図、並びに側面図。
【符号の説明】 2…絶縁テープ、 3…半導体チップ、 4…電極パッド、
5…ボンディングワイヤ、11…インナリード（外部導出
用）、12…インナリード（内部配線用）

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの主表面上所定の位置に張
    付けられる絶縁性テープと、 前記絶縁性テープで端部が固着され他端部が絶縁性テー
    プの外側に導出される外部導出用インナリードと、 前記絶縁性テープで固着され絶縁性テープ上に孤立する
    内部配線用インナリードと、 前記両インナリード各々と半導体チップがそれぞれ電気
    的に接続される接続手段とを具備したことを特徴とする
    半導体装置。
  2. 【請求項２】 リードフレームにテープ部材を張付ける
    第１工程と、 前記第１工程後インナリードとテープ部材を一体的に打
    抜き加工する第２工程と、 前記インナリードと一体的なテープ部材を半導体チップ
    の主表面上所定の位置に張付ける第３工程と、 前記インナリード各々と半導体チップ上の所定の電極を
    それぞれ電気的に接続する第４工程とを具備したことを
    特徴とする半導体装置の製造方法。
  3. 【請求項３】 前記第２工程において前記テープ部材上
    に孤立する内部配線用インナリードが形成されることを
    特徴とする請求項２記載の半導体装置の製造方法。
JP5176531A 1993-07-16 1993-07-16 半導体装置及びその製造方法 Expired - Fee Related JP2856642B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5176531A JP2856642B2 (ja) 1993-07-16 1993-07-16 半導体装置及びその製造方法
US08/274,290 US5473188A (en) 1993-07-16 1994-07-13 Semiconductor device of the LOC structure type having a flexible wiring pattern
KR1019940017090A KR0169272B1 (ko) 1993-07-16 1994-07-15 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5176531A JP2856642B2 (ja) 1993-07-16 1993-07-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0738050A true JPH0738050A (ja) 1995-02-07
JP2856642B2 JP2856642B2 (ja) 1999-02-10

Family

ID=16015244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5176531A Expired - Fee Related JP2856642B2 (ja) 1993-07-16 1993-07-16 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US5473188A (ja)
JP (1) JP2856642B2 (ja)
KR (1) KR0169272B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6991334B2 (en) 2003-01-31 2006-01-31 Canon Kabushiki Kaisha Polarization beam splitting optical system
US7466368B2 (en) 2004-09-17 2008-12-16 Canon Kabushiki Kaisha Image projection apparatus and adjusting method used for the same
US8334938B2 (en) 2009-01-29 2012-12-18 Canon Kabushiki Kaisha Laminated thin film, phase plate, and reflective liquid crystal display apparatus

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147259B1 (ko) * 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
US5872398A (en) 1996-01-11 1999-02-16 Micron Technology, Inc. Reduced stress LOC assembly including cantilevered leads
US6043558A (en) * 1997-09-12 2000-03-28 Micron Technology, Inc. IC packages including separated signal and power supply edge connections, systems and devices including such packages, and methods of connecting such packages
JP3480291B2 (ja) * 1998-01-08 2003-12-15 日立電線株式会社 半導体装置及び電子装置
KR102153159B1 (ko) * 2017-06-12 2020-09-08 매그나칩 반도체 유한회사 전력 반도체의 멀티칩 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0244746A (ja) * 1988-08-04 1990-02-14 Hitachi Ltd ウエハプローバ
JPH088330B2 (ja) * 1989-07-19 1996-01-29 日本電気株式会社 Ｌｏｃ型リードフレームを備えた半導体集積回路装置
JPH04348045A (ja) * 1990-05-20 1992-12-03 Hitachi Ltd 半導体装置及びその製造方法
JP2816239B2 (ja) * 1990-06-15 1998-10-27 株式会社日立製作所 樹脂封止型半導体装置
US5343366A (en) * 1992-06-24 1994-08-30 International Business Machines Corporation Packages for stacked integrated circuit chip cubes
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6991334B2 (en) 2003-01-31 2006-01-31 Canon Kabushiki Kaisha Polarization beam splitting optical system
US7466368B2 (en) 2004-09-17 2008-12-16 Canon Kabushiki Kaisha Image projection apparatus and adjusting method used for the same
US8334938B2 (en) 2009-01-29 2012-12-18 Canon Kabushiki Kaisha Laminated thin film, phase plate, and reflective liquid crystal display apparatus

Also Published As

Publication number Publication date
US5473188A (en) 1995-12-05
KR0169272B1 (ko) 1999-01-15
JP2856642B2 (ja) 1999-02-10
KR950004512A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
JP2708320B2 (ja) マルチチップ型半導体装置及びその製造方法
US6291262B1 (en) Surface mount TO-220 package and process for the manufacture thereof
US6329710B1 (en) Integrated circuit package electrical enhancement
JPH04307943A (ja) 半導体装置
JPH0738050A (ja) 半導体装置及びその製造方法
US5763945A (en) Integrated circuit package electrical enhancement with improved lead frame design
JP2000156464A (ja) 半導体装置の製造方法
JP2515406B2 (ja) 樹脂封止型半導体装置
JPH10275887A (ja) 半導体装置
JP2629853B2 (ja) 半導体装置
KR20020085102A (ko) 칩 적층형 반도체 패키지
US20060006508A1 (en) Semiconductor device in which semiconductor chip is mounted on lead frame
JP3028153B2 (ja) リードフレームの製造方法
JPH03165549A (ja) 半導体集積回路装置
JP2501382B2 (ja) 半導体装置の組立方法
JP3473525B2 (ja) クアッドフラットパッケージ
JP3019000B2 (ja) 樹脂封止形半導体装置の製造方法
JPS5847709Y2 (ja) 樹脂封止形半導体素子
JPS5989447A (ja) 半導体装置
JP2752932B2 (ja) 半導体集積回路パッケージ
JP2826518B2 (ja) 半導体装置
JP2629461B2 (ja) 樹脂封止形半導体装置
JPH06326235A (ja) 半導体装置
JP2007251202A (ja) 半導体装置の製造方法
JPH0555452A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071127

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091127

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees