JPH11251506A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11251506A
JPH11251506A JP10048218A JP4821898A JPH11251506A JP H11251506 A JPH11251506 A JP H11251506A JP 10048218 A JP10048218 A JP 10048218A JP 4821898 A JP4821898 A JP 4821898A JP H11251506 A JPH11251506 A JP H11251506A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
power supply
main surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10048218A
Other languages
English (en)
Inventor
Kunihiro Tsubosaki
邦宏 坪崎
Masachika Masuda
正親 増田
Akihiko Iwatani
昭彦 岩谷
Atsushi Nakamura
篤 中村
Chikako Imura
智香子 井村
Toshihiro Shiotsuki
敏弘 塩月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10048218A priority Critical patent/JPH11251506A/ja
Priority to TW088101506A priority patent/TW468260B/zh
Priority to MYPI99000402A priority patent/MY122332A/en
Priority to SG9900635A priority patent/SG94715A1/en
Priority to KR10-1999-0005792A priority patent/KR100381979B1/ko
Priority to US09/258,300 priority patent/US6137159A/en
Priority to CNB991024303A priority patent/CN1222994C/zh
Publication of JPH11251506A publication Critical patent/JPH11251506A/ja
Priority to US09/690,451 priority patent/US6335227B1/en
Priority to US09/849,230 priority patent/US6610561B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 バスバーリードを備えたＬＯＣ構造のパッケ
ージの薄型化、低コスト化、高性能化を推進する。 【解決手段】 バスバーリード３Ｃに連結された電源用
リード３Ｖの一部を半導体チップ２の主面方向に折り曲
げ、その部分に設けた接着層５を介在して半導体チップ
２を電源用リード３Ｖに支持固定すると共に、バスバー
リード３Ｃおよび信号用リード３Ｓを半導体チップ２の
主面から離間した状態で配置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、半導体チップの主面上にリ
ードのインナーリード部を配置したリード・オン・チッ
プ(Lead On Chip;以下、ＬＯＣという) 構造のパッケー
ジを有する半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】表面実装型ＬＳＩパッケージの一つにＬ
ＯＣ構造のパッケージがある。このパッケージは、半導
体チップの主面上に絶縁フィルムを介してリードのイン
ナーリード部を配置し、このインナーリード部と半導体
チップのボンディングパッドをＡｕワイヤで電気的に接
続した構造になっている。絶縁フィルムは、ポリイミド
のような耐熱性樹脂で構成されており、その両面には接
着剤がコーティングされている。
【０００３】この種のＬＯＣ構造を有するパッケージに
ついては、特開平２−２４６１２５号公報などに記載が
ある。
【０００４】
【発明が解決しようとする課題】前述したＬＯＣ構造の
パッケージは、半導体チップとインナーリード部との間
に厚さ５０μｍ程度の絶縁フィルムが介在しているため
に、厚さ１mm程度の超薄型パッケージを製造する場合、
絶縁フィルムが薄型化の妨げになるという問題がある。
また、絶縁フィルムは製造コストが高く、かつこれをリ
ードフレームに貼り付ける手間などを考慮すると、パッ
ケージの製造コストが高くなるという問題もある。
【０００５】さらに、この絶縁フィルムは、パッケージ
を構成する樹脂に比べて吸湿性が高いので、パッケージ
組立後の温度サイクル試験時の熱や、パッケージを実装
基板に半田付けする時の熱によって絶縁フィルムに吸収
された水分が急激に気化膨張し、パッケージクラックを
引き起こすこともある。
【０００６】本発明の目的は、ＬＯＣ構造のパッケージ
の薄型化を推進する技術を提供することにある。
【０００７】本発明の他の目的は、ＬＯＣ構造のパッケ
ージの製造コストを低減する技術を提供することにあ
る。
【０００８】本発明の他の目的は、ＬＯＣ構造のパッケ
ージの信頼性および製造歩留まりを向上させる技術を提
供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１１】（１）本発明の半導体装置は、半導体チッ
プの主面上を複数のボンディングパッドの配列方向に沿
って延在し、その一部に前記半導体チップの主面方向に
変位する折曲部が設けられた電源用リードと、一端部が
前記半導体チップの主面上に配置された信号用リードと
を有し、前記電源用リードおよび前記信号用リードは、
ワイヤを介在して前記複数のボンディングパッドのいず
れかと電気的に接続され、前記電源用リードは、前記折
曲部が接着層を介在して前記半導体チップの主面に固着
され、前記信号用リードは、前記半導体チップの主面と
離間して配置されている。
【００１２】（２）本発明の半導体装置は、前記（１）
の半導体装置において、前記電源用リードは、前記半導
体チップに電源電圧を供給する第１の電源用リードと、
基準電圧を供給する第２の電源用リードとを含み、前記
第１の電源用リードと前記第２の電源用リードとは、前
記複数のボンディングパッドを挟んで対向するように配
置されている。
【００１３】（３）本発明の半導体装置は、前記（１）
の半導体装置において、前記信号用リードと前記半導体
チップの主面との離間距離は、前記電源用リードと前記
半導体チップの主面との離間距離よりも大きい。
【００１４】（４）本発明の半導体装置は、前記（１）
の半導体装置において、前記電源用リードに設けられた
前記折曲部は、前記半導体チップの端部よりも内側に配
置されている。
【００１５】（５）本発明の半導体装置は、前記（１）
の半導体装置において、前記電源用リードおよび前記信
号用リードは、前記半導体チップの端部において、その
主面から１０μｍ以上離間している。
【００１６】（６）本発明の半導体装置は、前記（１）
の半導体装置において、前記接着層は、熱可塑性接着剤
からなる。
【００１７】（７）本発明の半導体装置は、前記（１）
の半導体装置において、前記信号用リードは、前記電源
用リードよりも前記ボンディングパッドから離間して配
置され、前記信号用リードと前記ボンディングパッドと
を電気的に接続する前記ワイヤは、前記電源用リードの
上を跨いでボンディングされている。
【００１８】（８）本発明の半導体装置は、前記（１）
の半導体装置において、前記電源用リードの一部には、
前記半導体チップの主面と平行な面内で変位する折曲部
が設けられている。
【００１９】（９）本発明の半導体装置は、前記（１）
の半導体装置において、前記半導体チップの主面には表
面保護膜が形成され、前記表面保護膜の下層には前記電
源用リードと電気的に接続された電源配線が形成されて
いる。
【００２０】（１０）本発明の半導体装置は、前記
（１）の半導体装置において、前記ボンディングパッド
が形成された領域を除く前記半導体チップの主面には、
ワイヤボンディング時の衝撃を緩和するための絶縁層が
形成されている。
【００２１】（１１）本発明の半導体装置は、前記
（１）の半導体装置において、前記半導体チップ、前記
電源用リードのインナーリード部および前記信号用リー
ドのインナーリード部は、樹脂パッケージの内部に封止
され、前記電源用リードのアウターリード部および前記
信号用リードのアウターリード部は、前記樹脂パッケー
ジの外部に引き出されている。
【００２２】（１２）本発明の半導体装置は、半導体チ
ップの主面上を複数のボンディングパッドの配列方向に
沿って延在するリードを介在して互いに連結され、その
一部に前記半導体チップの主面方向に変位する折曲部が
設けられた複数の電源用リードと、一端部が前記半導体
チップの主面上に配置された複数の信号用リードとを有
し、前記電源用リードおよび前記信号用リードは、ワイ
ヤを介在して前記複数のボンディングパッドのいずれか
と電気的に接続され、前記電源用リードは、前記折曲部
が接着層を介在して前記半導体チップの主面に固着さ
れ、前記信号用リードは、前記半導体チップの主面と離
間して配置されている。
【００２３】（１３）本発明の半導体装置は、前記（１
２）の半導体装置において、前記複数のボンディングパ
ッドの配列方向に沿って延在するリードは、前記半導体
チップに電源電圧を供給する第１の電源用リードに連結
された第１のリードと、前記半導体チップに基準電圧を
供給する第２の電源用リードに連結された第２のリード
とを含み、前記第１のリードと前記第２のリードとは、
前記複数のボンディングパッドを挟んで対向するように
配置されている。
【００２４】（１４）本発明の半導体装置は、前記（１
２）の半導体装置において、前記複数のボンディングパ
ッドの配列方向に沿って延在するリードの一部には、前
記ボンディングパッドから離間する方向に延在する突起
部が設けられ、前記電源用リードと前記ボンディングパ
ッドとを電気的に接続する前記ワイヤの一端部は、前記
突起部上にボンディングされている。
【００２５】（１５）本発明の半導体装置は、前記（１
２）の半導体装置において、前記電源用リードの一部に
は前記半導体チップの近傍に延在する分岐リードが連結
され、前記電源用リードと前記ボンディングパッドとを
電気的に接続する前記ワイヤの一端部は、前記分岐リー
ド上にボンディングされている。
【００２６】（１６）本発明の半導体装置は、半導体チ
ップの主面上を複数のボンディングパッドの配列方向に
沿って延在し、少なくともその一部が接着層を介在して
前記半導体チップの主面に固着された電源用リードと、
一端部が前記半導体チップの主面上に配置された信号用
リードとを有し、前記電源用リードおよび前記信号用リ
ードは、ワイヤを介在して前記複数のボンディングパッ
ドのいずれかと電気的に接続され、前記信号用リード
は、前記半導体チップの主面と離間して配置されてい
る。
【００２７】（１７）本発明の半導体装置は、前記（１
６）の半導体装置において、前記接着層は、前記電源用
リードの下面のほぼ全域に形成されている。
【００２８】（１８）本発明の半導体装置は、前記（１
６）の半導体装置において、前記接着層は、前記電源用
リードの下面の一部に形成されている。
【００２９】（１９）本発明の半導体装置は、前記（１
６）の半導体装置において、前記接着層は、前記電源用
リードのボンディング領域の下面に形成されている。
【００３０】（２０）本発明の半導体装置の製造方法
は、以下の工程（ａ）〜（ｄ）を含んでいる； （ａ）その一面に支持されるべき半導体チップの主面に
形成された複数のボンディングパッドの配列方向に沿っ
て延在し、前記半導体チップの主面方向に変位する折曲
部を備えた電源用リードと、一端部が前記半導体チップ
の主面と離間して配置される信号用リードとが形成され
たリードフレームを用意する工程、（ｂ）前記リードフ
レームと前記半導体チップとを重ね合わせ、前記電源用
リードの一部に形成された前記折曲部と前記半導体チッ
プの主面との間に接着層を介在させることにより、前記
半導体チップを前記リードフレームの一面に支持、固定
する工程、（ｃ）前記リードフレームに形成された前記
電源用リードおよび前記信号用リードと前記半導体チッ
プの主面に形成された前記ボンディングパッドとをワイ
ヤで結線する工程、（ｄ）前記半導体チップをパッケー
ジに封止する工程。
【００３１】本発明の半導体装置は、前記ＬＯＣ構造の
パッケージをプリント配線基板の上下方向に複数個積層
して実装したマルチチップ・モジュール構造を有してい
る。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、その繰り返しの説明は省略する。
【００３３】（実施の形態１）本実施の形態の半導体装
置は、表面実装型ＬＳＩパッケージの一種のＴＳＯＰ(T
hin Small Outline Package)である。図１は、このＴＳ
ＯＰの外観を示す斜視図）、図２は、このＴＳＯＰの内
部構造を示す概略斜視図、図３は、このＴＳＯＰの概略
平面図である。
【００３４】トランスファ・モールド法より成形された
エポキシ系樹脂からなるＴＳＯＰのパッケージ本体１
は、例えば幅４００mil （ミル）、厚さ１mmの外形寸法
を有しており、その内部には、６４Ｍbit （メガビッ
ト）のＤＲＡＭ(Dynamic RandomAccess Memory)が形成
された単結晶シリコンからなる矩形の半導体チップ２が
封止されている。
【００３５】図４に拡大して示すように、上記ＤＲＡＭ
は、半導体チップ２の主面に形成され、８個に分割され
たメモリマットＭＭと周辺回路とで構成されている。Ｄ
ＲＡＭの周辺回路が形成された半導体チップ２の中央部
には、その長辺方向に沿って複数個のボンディングパッ
ドＢＰが一列に配置されている。図示は省略するが、メ
モリマットＭＭのそれぞれは、複数個のメモリアレイに
分割されており、メモリアレイのそれぞれは、行列状に
配置された複数個のメモリセルで構成されている。
【００３６】本実施の形態のＴＳＯＰは、パッケージの
外部接続端子を構成する複数本のリード３のインナーリ
ード部３Ａを上記半導体チップ２の主面上に配置するＬ
ＯＣ(Lead On chip)構造を採用している。リード３は、
４２アロイなどのＦｅ−Ｎｉ合金からなり、そのインナ
ーリード部３Ａは、Ａｕワイヤ４を介して半導体チップ
２のボンディングパッドＢＰと電気的に接続されてい
る。また、リード３のアウターリード部３Ｂは、パッケ
ージ本体１の長辺方向の側面から外部に引き出され、ガ
ルウィング状に成形されている。
【００３７】上記リード３のアウターリード部３Ｂに
は、規格に基づき、図３に示すパッケージ本体１の左側
最上部に位置するリード３（１番ピン）から右側最上部
に位置するリード３（５４番ピン）まで連続した番号が
付されると共に、それぞれに印加される電源／信号が規
定されている。すなわち、１番ピン、９番ピン、１４番
ピン、２７番ピン、４３番ピンおよび４９番ピンは、例
えば５Ｖの電源電圧（Ｖdd）が印加され、６番ピン、１
２番ピン、２８番ピン、４１番ピン、４６番ピンおよび
４９番ピンは、例えば０Ｖの基準電圧（Ｖss）に固定さ
れる。また、上記以外の番号が付されたピンは、データ
入出力（ＤＱ）、アドレス（Ａ）、ＷＥ（ライトイネー
ブル）、ＣＡＳ（カラムアドレスストローブ）、ＲＡＳ
（ロウアドレスストローブ）、ＣＬＫ（クロック）など
の信号ピンを構成している。
【００３８】上記電源電圧（Ｖdd）ピンの一部を構成す
る１番ピン、１４番ピンおよび２７番ピンのそれぞれの
インナーリード部３Ａは、半導体チップ２の主面上をそ
の長辺方向に沿って直線状に延在する長いリード（以
下、バスバーリードと称する）３Ｃを介して互いに連結
され、このバスバーリード３Ｃと一体に構成されてい
る。同様に、基準電圧（Ｖss）ピンの一部を構成する２
８番ピン、４１番ピンおよび５４番ピンのそれぞれのイ
ンナーリード部３Ａは、半導体チップ２の中央部に配置
された前記複数個のボンディングパッドＢＰを挟んで上
記バスバーリード３Ｃと対向するように配置されたもう
一本のバスバーリード３Ｃを介して互いに連結され、こ
のバスバーリード３Ｃと一体に構成されている。
【００３９】複数の電源電圧（Ｖdd）ピンのインナーリ
ード部３Ａおよび複数の基準電圧（Ｖss）ピンのインナ
ーリード部３Ａをそれぞれ上記した長いバスバーリード
３Ｃで連結することにより、半導体チップ２の主面上の
どの位置からでも電源電圧（Ｖdd）および基準電圧（Ｖ
ss）をＤＲＡＭに供給することが可能となるので、切り
替えノイズによる電源電圧の揺らぎを低減してＤＲＡＭ
の動作速度を向上させることができる。
【００４０】電源電圧（Ｖdd）ピンおよび基準電圧（Ｖ
ss）ピンのうち、上記バスバーリード３Ｃと連結されて
いないピン（６番ピン、９番ピン、１２番ピン、４３番
ピン、４６番ピンおよび４９番ピン）のインナーリード
部３Ａと、すべての信号ピンのインナーリード部３Ａと
は、それらの先端部が半導体チップ２の主面上において
互いに平行となるように引き延ばされ、ボンディングパ
ッドＢＰを挟んで２列に配列されている。
【００４１】上記電源電圧（Ｖdd）ピンの一部を構成す
る１番ピンおよび１４番ピンのそれぞれのインナーリー
ド部３Ａは、パッケージ本体１のコーナー部においてそ
の一部が分岐し、半導体チップ２が存在しない領域で
「くし歯」状に広がっている。同様に、基準電圧（Ｖs
s）ピンの一部を構成する２８番ピンおよび５４番ピン
のそれぞれのインナーリード部３Ａは、パッケージ本体
１のコーナー部においてその一部が分岐し、半導体チッ
プ２が存在しない領域で「くし歯」状に広がっている。
【００４２】パッケージ本体１の（長辺方向の）両端部
に上記のような「くし歯」状のパターンを有するインナ
ーリード部３Ａを配置することにより、パッケージ本体
１を樹脂成形する際、モールド金型のキャビティ内に位
置決めされた半導体チップ２の主面側に流入する樹脂の
量と裏面側に流入する樹脂の量とを均等に分散させるこ
とができるので、樹脂の流入量の不均等に起因するボイ
ドの発生を防止してモールド工程の歩留まりを向上させ
ることができる。また、上記のような「くし歯」状のパ
ターンの一部を半導体チップ２の近傍まで延在してＡｕ
ワイヤ４の一端をボンディングすることにより、電源電
圧（Ｖdd）ピン（１番ピンおよび２７番ピン）および基
準電圧（Ｖss）ピン（２８番ピンおよび５４番ピン）に
複数本のＡｕワイヤ４をボンディングすることが可能と
なるので、電源電圧の揺らぎをさらに低減することがで
きる。
【００４３】図５（ａ）は、図３のＤ−Ｄ' 線（１３番
ピン（ＤＱ7 ）−４１番ピン（Ｖss））に沿ったパッケ
ージ本体１の概略断面図、図６は、同じくＥ−Ｅ' 線
（１番ピン（Ｖdd）−バスバーリード３Ｃ−２７番ピン
（Ｖdd））に沿ったパッケージ本体１の概略断面図、図
７は、同じくＦ−Ｆ' 線（８番ピン（ＤＱ4 ）−４７番
ピン（ＤＱ11））に沿ったパッケージ本体１の概略断面
図である。なお、以下の説明では上記複数本のリード３
のうち、電源電圧（Ｖdd）ピンを構成するリード３およ
び基準電圧（Ｖss）ピンを構成するリード３を特に電源
用リード３Ｖと称し、信号ピンを構成するリード３を特
に信号用リード３Ｓと称する。
【００４４】図５（ａ）および図６に示すように、バス
バーリード３Ｃと一体に構成された電源用リード３Ｖの
インナーリード部３Ａは、半導体チップ２の主面上にお
いて、その一部が下方（チップ側）に折り曲げられ、こ
の領域で接着層５を介して半導体チップ２の主面に接着
固定されている。バスバーリード３Ｃの下面は、半導体
チップ２に接着されておらず、その主面と離間した状態
になっている。電源用リード３Ｖの下面と半導体チップ
２の主面との間に介在する上記接着層５は、作業性と歩
留まりに優れた耐熱性の熱可塑性接着剤、例えば熱可塑
性ポリイミド接着剤、熱可塑性ポリエーテルアミドイミ
ド接着剤などで構成されている。
【００４５】バスバーリード３Ｃと連結されていない電
源用リード３Ｖおよびすべての信号用リード３Ｓは、バ
スバーリード３Ｃと同様、半導体チップ２に接着されて
おらず、その主面と離間した状態になっている。半導体
チップ２の主面から離間したリード３のインナーリード
部３Ａおよびバスバーリード３Ｃのそれぞれの下面と半
導体チップ２の主面との隙間には、パッケージ本体１を
構成する樹脂が充填されている。半導体チップ２の主面
のボンディングパッドＢＰが形成された中央部以外の領
域は、後述するワイヤボンディング工程でインナーリー
ド部３Ａが接触するときに受ける衝撃を緩和する目的
で、ポリイミド樹脂などからなる絶縁層６によって被覆
されている。
【００４６】図７に示すように、バスバーリード３Ｃの
一部には、半導体チップ２の中央部側から周辺部側に向
かって延在する短い突起部７が形成されており、Ａｕワ
イヤ４とバスバーリード３Ｃとの接続は、この突起部７
上で行われるようになっている。このような突起部７は
必ずしも必要ではないが、半導体チップ２のサイズが小
さく、バスバーリード３ＣとボンディングパッドＢＰと
の距離が極めて接近しているために、バスバーリード３
Ｃ上にＡｕワイヤ４をボンディングすることが困難な場
合には、このような突起部７を設けることが有効な対策
となる。また、図示の例では突起部７を下方（チップ
側）に折り曲げ、接着層５を介して半導体チップ２の主
面に接着固定しているが、例えば図８に示すように、突
起部７とバスバーリード３Ｃの両方を半導体チップ２の
主面に接着固定してもよい。
【００４７】このように、本実施の形態のＴＳＯＰは、
バスバーリード３Ｃに連結された電源用リード３Ｖの一
部をチップ方向に折り曲げ加工（オフセット加工）し、
その部分に設けた接着層５を介在して半導体チップ２を
リード３に支持固定すると共に、バスバーリード３Ｃお
よび信号用リード３Ｓを半導体チップ２の主面と離間し
た状態で配置している。
【００４８】図９には、電源用リード３Ｖと半導体チッ
プ２との接着領域がハッチングパターンで示してある。
図示のように、接着領域は、半導体チップ２の両端部近
傍、中央部近傍および突起部７に設けられ、ボンディン
グパッドＢＰを挟んで左右両側にそれぞれ５ヶ所ずつ合
計１０ヶ所に設けられている。
【００４９】リード３の下面と半導体チップ２の主面と
の離間距離の一例を図５（ｂ）に示す。図示のように、
信号用リード３Ｓ（およびバスバーリード３Ｃと連結さ
れていない電源用リード３Ｖ）の下面と半導体チップ２
の主面との離間距離（ａ）は、バスバーリード３Ｃの下
面と半導体チップ２の主面との離間距離（ｂ）よりも大
きくなるように設定されている。すなわち、信号用リー
ド３Ｓのインナーリード部３Ａは、電源用リード３Ｖと
一体に構成されたバスバーリード３Ｃに比べて半導体チ
ップ２の主面からより離れた位置に配置されている（ａ
＞ｂ）。離間距離（ａ）は、例えば１００μｍ（マイク
ロメータ）程度であり、離間距離（ｂ）は、例えば４０
〜５０μｍ程度である。なお、図中の符号（ｃ）は接着
層５の厚さを示しており、例えば１０μｍ程度である。
また、リード３（電源用リード３Ｖ、信号用リード３Ｓ
およびバスバーリード３Ｃ）の厚さは１２５μｍ程度で
あり、半導体チップ２の厚さは２８０μｍ程度である。
パッケージ本体１の厚さは、前述したように１mm程度で
ある。
【００５０】電源用リード３Ｖの一部をチップ方向に折
り曲げ加工（オフセット加工）する場合、その位置を半
導体チップ２の端部よりも内側にすることが望ましい。
電源用リード３Ｖの折曲部が半導体チップ２の端部でそ
の主面に接触していると、ＤＲＡＭの製造プロセスが完
了した半導体ウエハをダイシングした際に半導体チップ
２の端部に露出するダイシング領域（スクライブライ
ン）上の導体パターン（ＴＥＧパターンなど）の断片が
電源用リード３Ｖと接触してショートする虞れがある。
同様の理由で、半導体チップ２の主面と離間して配置す
る信号用リード３Ｓも、ショート防止の観点から、半導
体チップ２の端部ではその主面から少なくとも１０μｍ
以上離間させておくことが望ましい。また、電源用リー
ド３Ｖの折り曲げ加工（オフセット加工）は、その延在
方向に対して直交する方向（９０度方向）に行うことが
望ましい。このような角度で折り曲げることにより、微
細で変形し易いリード３を高い寸法精度で折り曲げるこ
とができる。
【００５１】図示は省略するが、上記半導体チップ２の
主面に形成されたＤＲＡＭは、メモリセルおよび周辺回
路を構成するトランジスタの上部に、これらのトランジ
スタ間を結線する信号配線とこれらのトランジスタに動
作電圧および基準電圧を供給する電源配線とからなる多
層配線を形成した構成になっている。また、これらの信
号配線および電源配線は、半導体チップ２の最上層配線
で構成される前記ボンディングパッドＢＰと電気的に接
続されている。
【００５２】一方、半導体チップ２の主面上には、電源
用リード３Ｖと一体に構成されたバスバーリード３Ｃお
よび信号用リード３Ｓのインナーリード部３Ａが配置さ
れ、Ａｕワイヤ４を介して対応するボンディングパッド
ＢＰと電気的に接続されている。これらの電源用リード
３Ｖおよび信号用リード３Ｓは、半導体チップ２の最上
層配線を覆う表面保護膜（パッシベーション膜）やその
上部に形成された前記絶縁層６を介在して半導体チップ
２内部の多層配線の上方に配置されているため、電源用
リード３Ｖおよび信号用リード３Ｓには、それぞれ浮遊
容量（寄生容量）が付加される。これらの浮遊容量のう
ち、電源用リード３Ｖに付加される浮遊容量は、前述し
た切り替えノイズによる電源電圧の揺らぎを防止する観
点から大きい方が望ましく、信号用リード３Ｓに付加さ
れる浮遊容量は、信号伝送速度の高速化を図る観点から
小さい方が望ましい。
【００５３】従って、信号用リード３Ｓのインナーリー
ド部３Ａを、電源用リード３Ｖと一体に構成されたバス
バーリード３Ｃに比べて半導体チップ２の主面から離れ
た位置に配置する本実施の形態によれば、信号用リード
３Ｓに付加される浮遊容量を少なくすることができる。
また、電源用リード３Ｖと一体に構成されたバスバーリ
ード３Ｃを信号用リード３Ｓよりも半導体チップ２の主
面に近接させて配置する本実施の形態によれば、電源用
リード３Ｖに付加される浮遊容量を大きくすることがで
きる。すなわち、本実施の形態によれば、切り替えノイ
ズによる電源電圧の揺らぎを低減することができると共
に、信号伝送速度の高速化を図ることができる。
【００５４】また、信号用リード３Ｓのインナーリード
部３Ａをバスバーリード３Ｃよりも半導体チップ２の主
面から離して配置することにより、信号用リード３Ｓと
ボンディングパッドＢＰとの間にバスバーリード３Ｃを
跨いで結線されるＡｕワイヤ４とバスバーリード３Ｃと
のショートを確実に防止することができる。
【００５５】図１０は、本実施の形態のＴＳＯＰの製造
に用いるリードフレームＬＦの概略平面図である。実際
のリードフレームＬＦは、５、６個程度のＴＳＯＰを同
時に成形できるような多連構造になっているが、図には
ＴＳＯＰ１個分の領域のみを示す。
【００５６】このリードフレームＬＦは、周囲が枠体８
で囲まれた矩形の領域内に前記電源用リード３Ｖ、バス
バーリード３Ｃ、信号用リード３Ｓなどのリードパター
ンを形成した構成になっている。電源用リード３Ｖおよ
び信号用リード３Ｓは、パッケージ本体１に封止される
インナーリード部３Ａとその外部に引き出されるアウタ
ーリード部３Ｂとで構成され、タイバー９によって互い
に連結されている。
【００５７】リードフレームＬＦは、４２アロイなどの
Ｆｅ−Ｎｉ合金からなる板材（フープ材）をプレス加工
またはエッチング加工して上記リードパターンを形成
し、次いでプレス加工により電源用リード３Ｖの一部を
板厚方向に折り曲げて半導体チップとの接合部（折曲
部）ＯＦを形成した後、Ａｕワイヤ４をボンディングす
る領域にＡｕメッキを施すことによって製造される。
【００５８】上記リードフレームＬＦを使ってＴＳＯＰ
を組み立てるには、まず、図１１に示すように、半導体
チップ２をリードフレームＬＦに支持固定する。半導体
チップ２の支持は、電源用リード３Ｖに形成された折曲
部の下面にディスペンサなどを使って接着剤を塗布した
後、半導体チップ２の主面にリードフレームＬＦのイン
ナーリード部３Ａを位置決めして両者を接合することに
より行う。半導体チップ２とインナーリード部３Ａとの
位置合わせは、例えばインナーリード部３Ａの一部に図
に示すような位置合わせパターン１０を形成し、このパ
ターン１０と半導体チップ２の端部とを重ね合わせるこ
とにより行う。また、ディスペンサを使って接着剤を塗
布する手段に代えて、折曲部と同程度の寸法に裁断した
シート状接着剤を折曲部の下面に置くようにしてもよ
い。
【００５９】次に、図１２に示すように、半導体チップ
２のボンディングパッドＢＰとインナーリード部３Ａと
の間にＡｕワイヤ４をボンディングして両者を電気的に
接続する。半導体チップ２の主面から離間した信号用リ
ード３ＳにＡｕワイヤ４をボンディングするには、図１
３（ａ）に示すように、ステージ１１の上に載置した半
導体チップ２の主面上にクランパ１２を使ってインナー
リード部３Ａを押し付けた状態で行う。ボンディング終
了後、クランパ１２を外すことにより、インナーリード
部３Ａはその弾性によって元の位置に戻る（同図
（ｂ））。
【００６０】なお、リードフレームＬＦのリードパター
ンをプレス加工で形成した場合には、インナーリード部
３Ａの端面にプレスの打ち抜き方向に沿った針状の微細
なバリ(burr)が発生する。従って、半導体チップ２の主
面にインナーリード部３Ａを押し付けた際、このバリに
よる半導体チップ２の主面の損傷を防ぐ観点から、プレ
スの打ち抜き方向が半導体チップ２との接触面から反対
側の面へ向くようにリードフレームＬＦを配向させるこ
とが望ましい。
【００６１】次に、図１４に示すように、モールド金型
を使ってパッケージ本体１を成形する。その後、パッケ
ージ本体１の外部に露出したリードフレームＬＦの不要
箇所を切断・除去し、アウターリード部３Ｂをガルウィ
ング状に成形することにより、前記図１および図２に示
すようなＴＳＯＰが完成する。
【００６２】このＴＳＯＰをプリント配線基板に実装す
るには、あらかじめ半田メッキを施したアウターリード
部３Ｂをプリント配線基板の電極上に位置決めする。電
極の表面にはあらかじめ半田ぺーストを印刷しておき、
その粘着力でアウターリード部３Ｂを電極上に仮付けす
る。あるいは、電極上にアウターリード部３Ｂを位置決
めした後、予備加熱を行ってアウターリード部３Ｂの表
面の半田メッキを僅かに溶かすことによって仮付けを行
ってもよい。その後、この状態で半田メッキをリフロー
する。
【００６３】（実施の形態２）図１５は、本実施の形態
のＴＳＯＰの概略平面図、図１６は、図１５のＡ−Ａ'
線に沿った概略断面図、図１７は、同じくＢ−Ｂ' 線に
沿った概略断面図である。
【００６４】本実施の形態のＴＳＯＰは、バスバーリー
ド３Ｃと一体に構成された電源用リード３Ｖをバスバー
リード３Ｃの両端部および中央部（符号ＯＦで示す領
域）でチップ方向に折り曲げ加工（オフセット加工）
し、バスバーリード３Ｃ全体を半導体チップ２の主面上
に接着固定している。また、信号用リード３Ｓは、前記
実施の形態１と同様、半導体チップ２の主面と離間した
状態で配置している。
【００６５】上記バスバーリード３Ｃと半導体チップ２
とを接合する接着層５は、図１５のハッチングパターン
で示すように、バスバーリード３Ｃの下面全域に設け
る。この接着層５を構成する接着剤は、ディスペンサな
どを使ってバスバーリード３Ｃの下面全体に塗布しても
よく、あるいはスクリーン印刷法を用いて半導体チップ
２の主面上に塗布してもよい。
【００６６】前記実施の形態１のように、バスバーリー
ド３Ｃの下面と半導体チップ２の主面との間に隙間を設
けた場合には、この隙間が狭すぎると、半導体チップ２
を樹脂封止したときに、この隙間に樹脂が完全に充填さ
れずに空隙（ボイド）が生じるが、バスバーリード３Ｃ
の下面全域に接着層５を形成した場合には、このような
成形不良の発生を確実に防止することができる。
【００６７】バスバーリード３Ｃと半導体チップ２とを
接合する接着層５は、図１８のハッチングパターンで示
すように、所定の間隔を置いてスポット状に形成しても
よい。この場合は、複数のニードルを備えたディスペン
サを使って複数の箇所に同時に接着剤を塗布することが
できるので、バスバーリード３Ｃの下面全体に接着剤を
塗布する場合に比べて接着工程を簡略化することができ
る。
【００６８】バスバーリード３Ｃと半導体チップ２とを
接合する接着層５は、図１９のハッチングパターンで示
すように、電源用リード３ＶとボンディングパッドＢＰ
とを接続するＡｕワイヤ４がボンディングされる領域に
形成してもよい。このようにした場合は、ワイヤボンデ
ィング時に半導体チップ２に加わる衝撃を接着層５によ
って緩和することができる。
【００６９】（実施の形態３）図２０は、本実施の形態
のＴＳＯＰの概略平面図である。このＴＳＯＰは、４２
アロイなどのＦｅ−Ｎｉ合金よりも熱伝導性のよいＣｕ
でリード３を構成することによって、パッケージの熱抵
抗の低減を図っている。また、パッケージ本体１に封止
された半導体チップ２の主面には、例えば２５６Ｍbit
（メガビット）のＤＲＡＭが形成されており、チップサ
イズは前記実施の形態１、２のそれよりも幾分大きくな
っている。
【００７０】リード３と半導体チップ２との接合は、前
記実施の形態１のように、電源用リード３Ｖの一部をチ
ップ方向に折り曲げて半導体チップ２の主面上に接着し
てもよく、あるいは前記実施の形態２のように、バスバ
ーリード３Ｃの全体を半導体チップ２の主面上に接着し
たり、Ａｕワイヤ４をボンディングする領域にのみ選択
的に接着層５を設けたりしてもよい。一方、信号用リー
ド３Ｓは、いずれの場合も半導体チップ２の主面と離間
した状態で配置する。 リード３をＦｅ−Ｎｉ合金に代
えてＣｕで構成した場合、パッケージの熱抵抗は低減で
きるが、ＣｕはＦｅ−Ｎｉ合金よりも線膨張係数が大き
いので、特にサイズの大きい半導体チップ２や消費電力
の大きい半導体チップ２をパッケージ本体１に封止した
場合、リード３と半導体チップ２との熱膨張係数差に起
因して接着層５に加わるストレスが大きくなり、接着面
の信頼性が問題となる。
【００７１】そこで本実施の形態では、バスバーリード
３Ｃの一部を半導体チップ２の主面と水平な面内で折り
曲げることによって、バスバーリード３Ｃの実効的な長
さを大きくする。図示の例では、２本のバスバーリード
３Ｃのそれぞれの中途部に「Ｖ」字形の折曲部が設けて
ある。このようにした場合は、リード３と半導体チップ
２との熱膨張係数差に起因するストレスをバスバーリー
ド３Ｃの変形によって吸収することができるので、接着
層５に加わるストレスが小さくなる結果、接着面の信頼
性が向上する。
【００７２】以上、本発明者によってなされた発明を前
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
【００７３】バスバーリード３Ｃは、ボンディングパッ
ドＢＰを挟んでその両側に１本ずつ配置されていなくと
もよく、例えば電源電圧（Ｖdd）ピンを構成するリード
３または基準電圧（Ｖss）ピンを構成するリード３のい
ずれか一方のみにバスバーリード３Ｃを連結してもよ
い。また、バスバーリード３Ｃのパターンは、直線状の
パターン（実施の形態１、２）、途中が直角に折れ曲が
ったパターン（実施の形態３）の他、例えば図２１に示
すような、互いに分離した不連続パターンであってもよ
い。さらに、リード３のインナーリード部３Ａは、それ
らのすべてが半導体チップ２の主面上に配置されていな
くともよく、一部は半導体チップ２の近傍に配置されて
いてもよい。
【００７４】本発明は、ＴＳＯＰ型のパッケージに限定
されるものではなく、バスバーリードを備えたＬＯＣ構
造のパッケージに広く適用することができる。また、Ｄ
ＲＡＭ以外のメモリＬＳＩや、マイコン、ロジックＬＳ
Ｉなどを封止するパッケージに適用することもできる。
【００７５】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００７６】本発明の半導体装置によれば、リードのイ
ンナーリード部と半導体チップの主面との間に絶縁テー
プを設けず、接着層のみによって両者を接着しているの
で、絶縁テープの膜厚に相当する分、パッケージを薄型
化することができる。
【００７７】本発明の半導体装置によれば、絶縁テープ
を廃止した分、部品点数が少なくなるため、パッケージ
の製造コストを低減することができる。
【００７８】本発明の半導体装置によれば、比較的吸湿
性の高い絶縁テープの使用を廃止したことにより、パッ
ケージのクラック耐性が向上する。
【００７９】本発明の半導体装置によれば、電源用リー
ドを半導体チップの主面に近接または密着させ、信号用
リードを半導体チップの主面から離間させたことによ
り、電源用リードに付加される浮遊容量（寄生容量）を
大きくし、かつ信号用リードに付加される浮遊容量を小
さくできるので、電源電位の揺らぎの低減と信号伝搬速
度の高速化とを図ることができる。
【００８０】本発明の半導体装置によれば、バスバーリ
ードの一部を半導体チップの主面内で折り曲げることに
より、リードと半導体チップとの熱膨張係数差に起因す
るストレスをバスバーリードの変形によって吸収するこ
とができるので、大面積の半導体チップを封止する場合
や、高消費電力の半導体チップを封止する場合でも、リ
ードと半導体チップとの接着面の信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体装置の外観
を示す斜視図である。
【図２】本発明の実施の形態１である半導体装置の内部
構造を示す斜視図である。
【図３】本発明の実施の形態１である半導体装置の内部
構造を示す平面図である。
【図４】本発明の実施の形態１である半導体装置に封止
された半導体チップの拡大平面図である。
【図５】（ａ）は、図３のＤ−Ｄ' 線に沿った概略断面
図、（ｂ）は、リードの下面と半導体チップの主面との
離間距離を示す説明図である。
【図６】図３のＥ−Ｅ' 線に沿った概略断面図である。
【図７】図３のＦ−Ｆ' 線に沿った概略断面図である。
【図８】図３のＦ−Ｆ' 線に沿った概略断面図である。
【図９】電源用リードと半導体チップとの接着領域を示
す概略平面図である。
【図１０】本発明の実施の形態１である半導体装置の製
造に用いるリードフレームの概略平面図である。
【図１１】本発明の実施の形態１である半導体装置の製
造方法を示すリードフレームの概略平面図である。
【図１２】本発明の実施の形態１である半導体装置の製
造方法を示すリードフレームの概略平面図である。
【図１３】（ａ）および（ｂ）は、本発明の実施の形態
１である半導体装置のワイヤボンディング方法を示す説
明図である。
【図１４】本発明の実施の形態１である半導体装置の製
造方法を示すリードフレームの概略平面図である。
【図１５】本発明の実施の形態２である半導体装置の概
略平面図である。
【図１６】図１５のＡ−Ａ' 線に沿った概略断面図であ
る。
【図１７】図１５のＢ−Ｂ' 線に沿った概略断面図であ
る。
【図１８】電源用リードと半導体チップとの接着領域を
示す概略平面図である。
【図１９】電源用リードと半導体チップとの接着領域を
示す概略平面図である。
【図２０】本発明の実施の形態３である半導体装置の概
略平面図である。
【図２１】バスバーリードのパターンを示す概略平面図
である。
【符号の説明】
１ パッケージ本体 ２ 半導体チップ ３ リード ３Ａ インナーリード部 ３Ｂ アウターリード部 ３Ｃ バスバーリード ３Ｖ 電源用リード ３Ｓ 信号用リード ４ Ａｕワイヤ ５ 接着層 ６ 絶縁層 ７ 突起部 ８ 枠体 ９ タイバー １０ 位置合わせパターン １１ ステージ １２ クランパ ＢＰ ボンディングパッド ＯＦ 接合部（折曲部） ＬＦ リードフレーム ＭＭ メモリマット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 篤 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 井村 智香子 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 塩月 敏弘 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの主面上を複数のボンディ
    ングパッドの配列方向に沿って延在し、その一部に前記
    半導体チップの主面方向に変位する折曲部が設けられた
    電源用リードと、一端部が前記半導体チップの主面上に
    配置された信号用リードとを有し、前記電源用リードお
    よび前記信号用リードは、ワイヤを介在して前記複数の
    ボンディングパッドのいずれかと電気的に接続され、前
    記電源用リードは、前記折曲部が接着層を介在して前記
    半導体チップの主面に固着され、前記信号用リードは、
    前記半導体チップの主面と離間して配置されていること
    を特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記電源用リードは、前記半導体チップに電源電圧を供給
    する第１の電源用リードと、基準電圧を供給する第２の
    電源用リードとを含み、前記第１の電源用リードと前記
    第２の電源用リードとは、前記複数のボンディングパッ
    ドを挟んで対向するように配置されていることを特徴と
    する半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置であって、前
    記信号用リードと前記半導体チップの主面との離間距離
    は、前記電源用リードと前記半導体チップの主面との離
    間距離よりも大きいことを特徴とする半導体装置。
  4. 【請求項４】 請求項１記載の半導体装置であって、前
    記電源用リードに設けられた前記折曲部は、前記半導体
    チップの端部よりも内側に配置されていることを特徴と
    する半導体装置。
  5. 【請求項５】 請求項１記載の半導体装置であって、前
    記電源用リードおよび前記信号用リードは、前記半導体
    チップの端部において、その主面から１０μｍ以上離間
    していることを特徴とする半導体装置。
  6. 【請求項６】 請求項１記載の半導体装置であって、前
    記接着層は、熱可塑性接着剤からなることを特徴とする
    半導体装置。
  7. 【請求項７】 請求項１記載の半導体装置であって、前
    記信号用リードは、前記電源用リードよりも前記ボンデ
    ィングパッドから離間して配置され、前記信号用リード
    と前記ボンディングパッドとを電気的に接続する前記ワ
    イヤは、前記電源用リードの上を跨いでボンディングさ
    れていることを特徴とする半導体装置。
  8. 【請求項８】 請求項１記載の半導体装置であって、前
    記電源用リードの一部には、前記半導体チップの主面と
    平行な面内で変位する折曲部が設けられていることを特
    徴とする半導体装置。
  9. 【請求項９】 請求項１記載の半導体装置であって、前
    記半導体チップの主面には表面保護膜が形成され、前記
    表面保護膜の下層には前記電源用リードと電気的に接続
    された電源配線が形成されていることを特徴とする半導
    体装置。
  10. 【請求項１０】 請求項１記載の半導体装置であって、
    前記ボンディングパッドが形成された領域を除く前記半
    導体チップの主面には、ワイヤボンディング時の衝撃を
    緩和するための絶縁層が形成されていることを特徴とす
    る半導体装置。
  11. 【請求項１１】 請求項１記載の半導体装置であって、
    前記半導体チップ、前記電源用リードのインナーリード
    部および前記信号用リードのインナーリード部は、樹脂
    パッケージの内部に封止され、前記電源用リードのアウ
    ターリード部および前記信号用リードのアウターリード
    部は、前記樹脂パッケージの外部に引き出されているこ
    とを特徴とする半導体装置。
  12. 【請求項１２】 半導体チップの主面上を複数のボンデ
    ィングパッドの配列方向に沿って延在するリードを介在
    して互いに連結され、その一部に前記半導体チップの主
    面方向に変位する折曲部が設けられた複数の電源用リー
    ドと、一端部が前記半導体チップの主面上に配置された
    複数の信号用リードとを有し、前記電源用リードおよび
    前記信号用リードは、ワイヤを介在して前記複数のボン
    ディングパッドのいずれかと電気的に接続され、前記電
    源用リードは、前記折曲部が接着層を介在して前記半導
    体チップの主面に固着され、前記信号用リードは、前記
    半導体チップの主面と離間して配置されていることを特
    徴とする半導体装置。
  13. 【請求項１３】 請求項１２記載の半導体装置であっ
    て、前記複数のボンディングパッドの配列方向に沿って
    延在するリードは、前記半導体チップに電源電圧を供給
    する第１の電源用リードに連結された第１のリードと、
    前記半導体チップに基準電圧を供給する第２の電源用リ
    ードに連結された第２のリードとを含み、前記第１のリ
    ードと前記第２のリードとは、前記複数のボンディング
    パッドを挟んで対向するように配置されていることを特
    徴とする半導体装置。
  14. 【請求項１４】 請求項１２記載の半導体装置であっ
    て、前記複数のボンディングパッドの配列方向に沿って
    延在するリードの一部には、前記ボンディングパッドか
    ら離間する方向に延在する突起部が設けられ、前記電源
    用リードと前記ボンディングパッドとを電気的に接続す
    る前記ワイヤの一端部は、前記突起部上にボンディング
    されていることを特徴とする半導体装置。
  15. 【請求項１５】 請求項１２記載の半導体装置であっ
    て、前記電源用リードの一部には前記半導体チップの近
    傍に延在する分岐リードが連結され、前記電源用リード
    と前記ボンディングパッドとを電気的に接続する前記ワ
    イヤの一端部は、前記分岐リード上にボンディングされ
    ていることを特徴とする半導体装置。
  16. 【請求項１６】 半導体チップの主面上を複数のボンデ
    ィングパッドの配列方向に沿って延在し、少なくともそ
    の一部が接着層を介在して前記半導体チップの主面に固
    着された電源用リードと、一端部が前記半導体チップの
    主面上に配置された信号用リードとを有し、前記電源用
    リードおよび前記信号用リードは、ワイヤを介在して前
    記複数のボンディングパッドのいずれかと電気的に接続
    され、前記信号用リードは、前記半導体チップの主面と
    離間して配置されていることを特徴とする半導体装置。
  17. 【請求項１７】 請求項１６記載の半導体装置であっ
    て、前記接着層は、前記電源用リードの下面のほぼ全域
    に形成されていることを特徴とする半導体装置。
  18. 【請求項１８】 請求項１６記載の半導体装置であっ
    て、前記接着層は、前記電源用リードの下面の一部に形
    成されていることを特徴とする半導体装置。
  19. 【請求項１９】 請求項１６記載の半導体装置であっ
    て、前記接着層は、前記電源用リードのボンディング領
    域の下面に形成されていることを特徴とする半導体装
    置。
  20. 【請求項２０】 以下の工程（ａ）〜（ｄ）を含むこと
    を特徴とする半導体装置の製造方法；（ａ）その一面に
    支持されるべき半導体チップの主面に形成された複数の
    ボンディングパッドの配列方向に沿って延在し、前記半
    導体チップの主面方向に変位する折曲部を備えた電源用
    リードと、一端部が前記半導体チップの主面と離間して
    配置される信号用リードとが形成されたリードフレーム
    を用意する工程、（ｂ）前記リードフレームと前記半導
    体チップとを重ね合わせ、前記電源用リードの一部に形
    成された前記折曲部と前記半導体チップの主面との間に
    接着層を介在させることにより、前記半導体チップを前
    記リードフレームの一面に支持、固定する工程、（ｃ）
    前記リードフレームに形成された前記電源用リードおよ
    び前記信号用リードと前記半導体チップの主面に形成さ
    れた前記ボンディングパッドとをワイヤで結線する工
    程、（ｄ）前記半導体チップをパッケージに封止する工
    程。
JP10048218A 1998-02-27 1998-02-27 半導体装置およびその製造方法 Pending JPH11251506A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP10048218A JPH11251506A (ja) 1998-02-27 1998-02-27 半導体装置およびその製造方法
TW088101506A TW468260B (en) 1998-02-27 1999-02-01 Semiconductor device and method of manufacturing the same
MYPI99000402A MY122332A (en) 1998-02-27 1999-02-05 Semiconductor device and method of fabricating the same
SG9900635A SG94715A1 (en) 1998-02-27 1999-02-19 Semiconductor device and method of fabricating the same
KR10-1999-0005792A KR100381979B1 (ko) 1998-02-27 1999-02-22 반도체 장치 및 그 제조방법
US09/258,300 US6137159A (en) 1998-02-27 1999-02-26 Lead on chip semiconductor device and method of fabricating the same
CNB991024303A CN1222994C (zh) 1998-02-27 1999-02-26 半导体器件及其制造方法
US09/690,451 US6335227B1 (en) 1998-02-27 2000-10-18 Method of fabricating a lead-on-chip (LOC) semiconductor device
US09/849,230 US6610561B2 (en) 1998-02-27 2001-05-07 Method of fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10048218A JPH11251506A (ja) 1998-02-27 1998-02-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11251506A true JPH11251506A (ja) 1999-09-17

Family

ID=12797284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10048218A Pending JPH11251506A (ja) 1998-02-27 1998-02-27 半導体装置およびその製造方法

Country Status (7)

Country Link
US (2) US6137159A (ja)
JP (1) JPH11251506A (ja)
KR (1) KR100381979B1 (ja)
CN (1) CN1222994C (ja)
MY (1) MY122332A (ja)
SG (1) SG94715A1 (ja)
TW (1) TW468260B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573611B1 (en) * 1999-11-24 2003-06-03 Samsung Electronics Co., Ltd. Dual-lead type square semiconductor package and dual in-line memory module using the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891692B1 (ja) * 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
US6794743B1 (en) * 1999-08-06 2004-09-21 Texas Instruments Incorporated Structure and method of high performance two layer ball grid array substrate
JP3768744B2 (ja) * 1999-09-22 2006-04-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100566781B1 (ko) * 1999-11-10 2006-04-03 삼성전자주식회사 리드 온 칩 타입 반도체 패키지
US8164168B2 (en) * 2006-06-30 2012-04-24 Oki Semiconductor Co., Ltd. Semiconductor package
CN101364593B (zh) * 2007-08-09 2011-03-23 南茂科技股份有限公司 导线架中具有多段式汇流条的交错偏移堆叠封装结构
TWI416637B (zh) * 2010-10-15 2013-11-21 Chipmos Technologies Inc 晶片封裝結構及晶片封裝方法
DE102011115886B4 (de) 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
DE102011115887A1 (de) * 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiterchip mit oberseitigen Potentialflächen
DE102015113421B4 (de) 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
US10569542B2 (en) * 2016-08-16 2020-02-25 Zebra Technologies Corporation Printhead pin configurations
US10249557B2 (en) 2017-05-23 2019-04-02 Nxp Usa, Inc. Packaged integrated circuit device and methods
US11631623B2 (en) * 2018-09-06 2023-04-18 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same, and power conversion device
CN112435979B (zh) * 2020-09-30 2022-07-12 日月光半导体制造股份有限公司 引线单元及引线框架

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2702219B2 (ja) * 1989-03-20 1998-01-21 株式会社日立製作所 半導体装置及びその製造方法
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
US5229329A (en) * 1991-02-28 1993-07-20 Texas Instruments, Incorporated Method of manufacturing insulated lead frame for integrated circuits
US5563443A (en) * 1993-03-13 1996-10-08 Texas Instruments Incorporated Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US5633047A (en) * 1994-02-22 1997-05-27 International Business Machines Corporation Electronic devices having metallurgies containing copper-semiconductor compounds
KR0144164B1 (ko) * 1995-05-12 1998-07-01 문정환 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US6462404B1 (en) * 1997-02-28 2002-10-08 Micron Technology, Inc. Multilevel leadframe for a packaged integrated circuit
US5780923A (en) * 1997-06-10 1998-07-14 Micron Technology, Inc. Modified bus bar with Kapton™ tape or insulative material on LOC packaged part
US5914529A (en) * 1998-02-20 1999-06-22 Micron Technology, Inc. Bus bar structure on lead frame of semiconductor device package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573611B1 (en) * 1999-11-24 2003-06-03 Samsung Electronics Co., Ltd. Dual-lead type square semiconductor package and dual in-line memory module using the same

Also Published As

Publication number Publication date
CN1222994C (zh) 2005-10-12
KR19990072819A (ko) 1999-09-27
TW468260B (en) 2001-12-11
KR100381979B1 (ko) 2003-05-01
US6335227B1 (en) 2002-01-01
SG94715A1 (en) 2003-03-18
US6137159A (en) 2000-10-24
CN1227412A (zh) 1999-09-01
MY122332A (en) 2006-04-29

Similar Documents

Publication Publication Date Title
US4951122A (en) Resin-encapsulated semiconductor device
KR950005446B1 (ko) 수지봉지형 반도체장치
JP3768744B2 (ja) 半導体装置およびその製造方法
JPH0550134B2 (ja)
JPH10214857A (ja) 半導体装置およびその製造方法
JPH11251506A (ja) 半導体装置およびその製造方法
US6930380B2 (en) Semiconductor device
JP2792473B2 (ja) マルチチップモジュール
JP3638750B2 (ja) 半導体装置
JPH11330352A (ja) 超高集積回路のパッケ―ジングされた半導体製品及びその製造方法
JP4080006B2 (ja) 半導体装置
JP2981194B2 (ja) 半導体チップパッケージ
US6610561B2 (en) Method of fabricating a semiconductor device
JP2000232182A (ja) Ｂｇａ構造の半導体装置及びその製造方法
JPH08153826A (ja) 半導体集積回路装置
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2974819B2 (ja) 半導体装置およびその製造方法
JPH05136312A (ja) 半導体装置
JP2971594B2 (ja) 半導体集積回路装置
JP4162758B2 (ja) 半導体装置の製造方法
JP3574718B2 (ja) 半導体装置およびその製造方法
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JP3383475B2 (ja) 半導体装置およびその製造に用いるリードフレーム
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法