JP3383475B2 - 半導体装置およびその製造に用いるリードフレーム - Google Patents

半導体装置およびその製造に用いるリードフレーム

Info

Publication number
JP3383475B2
JP3383475B2 JP14435195A JP14435195A JP3383475B2 JP 3383475 B2 JP3383475 B2 JP 3383475B2 JP 14435195 A JP14435195 A JP 14435195A JP 14435195 A JP14435195 A JP 14435195A JP 3383475 B2 JP3383475 B2 JP 3383475B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
leads
bus bar
lead
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14435195A
Other languages
English (en)
Other versions
JPH08340073A (ja
Inventor
礼司 大嶋
環 和田
光一 金本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP14435195A priority Critical patent/JP3383475B2/ja
Publication of JPH08340073A publication Critical patent/JPH08340073A/ja
Application granted granted Critical
Publication of JP3383475B2 publication Critical patent/JP3383475B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造に用いるリードフレーム、特にバスバーリードを有す
るＬＯＣ（lead on chip）構造の半導体装置およびその
製造に用いるリードフレームに関する。
【０００２】
【従来の技術】ＩＣ等半導体装置の一つとしてＬＯＣ構
造の半導体装置が知られている。ＬＯＣ構造の半導体装
置（たとえば、ＤＲＡＭ）については、日経ＢＰ社発行
「日経マイクロデバイス」1991年２月号、同年２月１日
発行、Ｐ89〜Ｐ97に記載されている。
【０００３】特願平1-312401号公報には、バスバーリー
ド（共用インナーリード）の途中部分を複数のリードで
支持する構造が開示されている。バスバーリードの両端
はモールド樹脂面に露出している。
【０００４】特開平2-246125号公報には、バスバーリー
ドの両端部分が平行に並ぶリード列の両端に延在する構
造が開示されている。
【０００５】
【発明が解決しようとする課題】ＬＯＣ構造の半導体装
置は、電源線あるいは接地線として使用するバスバーリ
ードを有している。
【０００６】リードおよびバスバーリードは、半導体チ
ップ領域上を引き回される構造となっている。近年、半
導体チップの小型化（シュリンク化）が、リードフレー
ムの微細パターン化技術を上回ってきている。従って、
半導体チップを小型にすると、従来のリードフレームで
は、リード列の両側に沿って延在するバスバーリードが
チップ上からはみ出す場合もあり、半導体チップのシュ
リンク化が図れない事態も生じることが本発明者によっ
てあきらかにされた。
【０００７】本発明の目的は、半導体チップの小型化を
図ることができる半導体装置およびリードフレームを提
供することにある。
【０００８】本発明の他の目的は、リード本数の増大を
図ることができる半導体装置およびリードフレームを提
供することにある。
【０００９】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００１１】（１）矩形状の半導体チップと、前記半導
体チップの主面に絶縁テープを介して一部が固定される
複数のリードおよびバスバーリードと、前記複数のリー
ドおよびバスバーリードと前記半導体チップ主面の複数
の電極を電気的に接続する複数の接続手段と、前記複数
のリードの一部およびバスバーリードと前記半導体チッ
プおよび前記複数の接続手段を封止するパッケージとを
有する半導体装置であって、前記複数の電極は前記矩形
状の半導体チップの主面中央に前記半導体チップ長辺に
沿って配置され、前記複数のリードの一部は前記複数の
電極を挟むように前記半導体チップ主面に固定されかつ
前記複数のリードの他部は前記半導体チップの対向する
長辺それぞれを横切り前記パッケージ外に延在し、前記
バスバーリードは前記半導体チップの長辺に沿って前記
複数のリードと前記複数の電極との間に位置するように
配置されるとともにその一部は前記半導体チップの短辺
を横切り前記半導体チップ外まで延在し、さらに、前記
バスバーリードの前記半導体チップ外まで延在した部分
と前記半導体チップ主面の複数の電極の一部とはワイヤ
で接続されている。
【００１２】（２）前記半導体チップとバスバーリード
や複数のリードとを接着する絶縁テープの縁は前記半導
体チップの縁から少なくとも所定長さ内側に位置してい
る。
【００１３】（３）前記バスバーリードの半導体チップ
から突出する突出部分はパッケージによって封止されて
いる。
【００１４】（４）前記バスバーリードにワイヤを接続
するワイヤ接続部は前記半導体チップの端の内外にそれ
ぞれ設けられている。
【００１５】（５）前記バスバーリードの突出部分のワ
イヤ延在方向に交差する部分の長さは広くなっている。
【００１６】（６）前記突出部分のワイヤが張られる側
の縁は、前記ワイヤの延在方向に対して略直交する方向
に延在している。
【００１７】
【００１８】
【作用】前記（１）の手段によれば、（ａ）バスバーリ
ードは一部が前記半導体チップの両端から突出し、前記
突出部分に電気的接続手段としてのワイヤが接続されて
いることから、前記突出部分のワイヤ接続部を半導体チ
ップ領域上に設ける必要がなくなり、半導体チップの小
型化が図れる。
【００１９】（ｂ）バスバーリードの先端は半導体チッ
プの外側に突出し、前記突出部分にワイヤが接続されて
いることから、前記突出部分のワイヤ接続部を半導体チ
ップ領域上に設ける必要がなくなり、その空き領域にリ
ードを配置できるため、リード本数の増大が図れる。
【００２０】（ｃ）バスバーリードの先端は半導体チッ
プの外側に突出し、前記突出部分にワイヤが接続されて
いることから、前記突出部分のワイヤ接続部を半導体チ
ップ領域上に設ける必要がなくなり、その空き領域が使
用できるため、リードパターン設計が容易となる。
【００２１】前記（２）の手段によれば、半導体装置に
熱が加わっても、絶縁テープの縁が半導体チップの縁か
ら所定長さ内側に位置しているため、熱膨張係数が大き
く異なる半導体チップと絶縁テープとの間の熱膨張係数
αの違いに起因する熱応力による半導体チップのクラッ
ク発生が防止でき、信頼性が高くなる。
【００２２】前記（３）の手段によれば、バスバーリー
ドの先端はパッケージで覆われていることから、バスバ
ーリードの先端を通してパッケージ外の水分が浸入する
こともなく耐湿性が優れたＬＯＣ構造の半導体装置とな
る。
【００２３】前記（４）の手段によれば、半導体チップ
の端に多数の電源線用または接地線用の電極が設けられ
る場合、一部のワイヤ接続部を半導体チップの端の外に
突出させた突出部分に設けるため、半導体チップの小型
化が図れる。半導体チップを覆うパッケージの厚さにも
限度があることから、半導体チップの端に多数の電源線
用または接地線用の電極が設けられている場合にこの構
造が採用される。
【００２４】前記（５）の手段によれば、バスバーリー
ドの突出部分のワイヤ延在方向に交差する部分の長さは
広くなっていることから、複数本のワイヤが接続でき
る。
【００２５】前記（６）の手段によれば、ワイヤボンデ
ィングツールがバスバーリードの第２ボンディング点に
移動した際、保持しているワイヤの下端部分がバスバー
リードの縁に接触しても、ワイヤボンディングツールの
移動方向に対してバスバーリードの縁の延在方向が直交
し、傾斜してないことから、ワイヤボンディングツール
は方向を変えることなく上方に跳ね返って移動するた
め、ワイヤボンディング位置にずれが生じなくなる。
【００２６】
【００２７】（ｂ）バスバーリードは一部が前記半導体
チップ固定領域の両端から外に突出しパッケージ領域内
に位置する突出長さとなり、ワイヤ接続部を形成してい
ることから、前記突出部分のワイヤ接続部を半導体チッ
プ領域上に設ける必要がなくなり、その空き領域にリー
ドを配置できるため、リード本数の増大が図れる。
【００２８】（ｃ）バスバーリードは一部が前記半導体
チップ固定領域の両端から外に突出しパッケージ領域内
に位置する突出長さとなり、ワイヤ接続部を形成してい
ることから、前記突出部分のワイヤ接続部を半導体チッ
プ領域上に設ける必要がなくなり、その空き領域が使用
できるため、リードパターン設計が容易となる。
【００２９】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
【００３０】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００３１】（実施例１）図１は本発明の一実施例（実
施例１）であるＬＯＣ構造の半導体装置の一部を切り欠
いた状態の平面図、図２は同じくＬＯＣ構造の半導体装
置の断面図、図３は同じくＬＯＣ構造の半導体装置の製
造に使用するリードフレームを示す平面図、図４は同じ
くＬＯＣ構造の半導体装置の製造において半導体チップ
に絶縁テープを介してリードフレームを固定した状態を
示す平面図である。
【００３２】図１および図２に示すように、本実施例１
のＬＯＣ構造の半導体装置１は、レジンからなる矩形体
状のパッケージ２の両側から、複数のリード３をそれぞ
れ平行に突出させる構造となっている。
【００３３】パッケージ２の内部には矩形体からなる半
導体チップ４が封止されている。この半導体チップ４
は、図示はしないがＤＲＡＭが形成されている。また、
この半導体チップ４は、図１に示すように、主面中央に
沿って電極（電極パッド）５が複数設けられている。ま
た、半導体チップ４の主面の前記電極５の両側には、そ
れぞれ絶縁テープ７が貼り付けられている。
【００３４】絶縁テープ７は半導体チップ４の長手方向
に沿って延在している。また、この絶縁テープ７の半導
体チップ４の縁に対応する縁は、半導体チップ４の縁か
ら少なくとも所定長さ（たとえば、０．３ｍｍ）内側に
位置している。これは、後述するが、半導体装置１に熱
が加わった場合、熱膨張係数が大きく異なる半導体チッ
プと絶縁テープ間には熱膨張係数αの違いによって熱応
力が発生するが、この熱応力をクラックが発生し易い半
導体チップ４の縁部分に発生させないことを目的として
いる。
【００３５】リード３はパッケージ２の内外に亘って延
在し、パッケージ２内のリード３（インナーリード３
ａ）の先端部分（リード内端部６）は、半導体チップ４
の主面に貼り付けられた絶縁テープ７上に接着されてい
る。また、パッケージ２の外側に突出するリード３（ア
ウターリード３ｂ）は成形され、図２に示すようにＪ−
リード構造となっている。
【００３６】また、前記電極５列とリード内端部６との
間には、半導体チップ４の長手方向に沿って電源線ある
いは接地線として使用されるバスバーリード９が延在し
ている。２本のバスバーリード９の両端は半導体チップ
４の両端から外れて外に突出している。この突出部分１
５の先端部分はリード３の延在方向に沿ってパッケージ
２の外側に向かって曲がり、ワイヤ接続部１６を形成し
ている。また、バスバーリード９の途中部分には、所定
の電極５に対応して突出したワイヤ接続部１７が設けら
れている。さらに、各バスバーリード９の中間部分は、
各リード３と平行になって延在する支持リード１８に連
結されている。半導体装置に組み込まれた状態では、バ
スバーリード９は絶縁テープ７に支持される状態となる
が、半導体装置の製造段階、すなわち、リードフレーム
の状態では、図３に示すように、支持リード１８に支持
される構造となる。
【００３７】半導体チップ４の電極５と、リード内端部
６およびバスバーリード９のワイヤ接続部１７やワイヤ
接続部１６は電気的接続手段としてのワイヤ１９によっ
て接続される。
【００３８】なお、前記リード３およびバスバーリード
９は、たとえば、０．２ｍｍ厚さとなるとともに、幅は
０．２ｍｍとなっている。バスバーリード９において
は、突出部分１５のワイヤ接続部１６の幅は０．４ｍｍ
と広くなっている。これは、２５μｍ程度の直径のワイ
ヤ１９を２本並べて接続できるようにするためである。
３本の場合は０．６ｍｍの幅が必要となる。また、支持
リード１８の幅は０．５ｍｍである。
【００３９】つぎに、本実施例１の半導体装置１の製造
について説明する。
【００４０】半導体装置１の製造においては、図３に示
すようなリードフレーム２５が用意される。
【００４１】リードフレーム２５は、０．２ｍｍの厚さ
のＦｅ−Ｎｉ系合金板（４２アロイ）をエッチングまた
は精密プレスによってパターニングすることによって形
成される。リードフレーム２５は複数の単位リードパタ
ーンを一方向に直列に並べた形状となっている。単位リ
ードパターンは、一対の平行に延在する外枠２６と、こ
の一対の外枠２６を連結しかつ外枠２６に直交する方向
に延在する一対の内枠２７とによって形成される枠２８
内に形成されている。
【００４２】一方、前記枠２８の中央には外枠２６に沿
って平行に２本のバスバーリード９が延在している。こ
れらバスバーリード９は、一方が電源用リードとなり、
他方が接地用リードとなる。また、各バスバーリード９
はその中間を前記外枠２６から延在する支持リード１８
に片持梁り構造で支持されている。バスバーリード９の
両端（一部）は、二点鎖線で示す半導体チップ固定領域
３０の両端から外に突出して突出部分１５を形成してい
る。しかし、この突出部分１５は、二点鎖線で示すパッ
ケージ２を形成するモールド領域３１内に位置する突出
長さとなっている。
【００４３】前記突出部分１５の先端部分はリード３の
延在方向に沿ってパッケージ２の外側に向かって曲が
り、ワイヤ接続部１６を形成している。また、バスバー
リード９の途中部分には、所定の電極５に対応して突出
したワイヤ接続部１７が設けられている。
【００４４】バスバーリード９の幅は、ワイヤ接続部１
７を含めて０．２ｍｍの幅となっている。しかし、支持
リード１８は、バスバーリード９を支持するため、強度
を必要とするため、０．５ｍｍと幅広となっている。ま
た、前記突出部分１５のワイヤ接続部１６の幅は、ワイ
ヤ１９を２本並べて接続するため、０．４ｍｍと広くな
っている。なお、３本の場合は０．６ｍｍの幅が必要と
なる。
【００４５】他方、前記外枠２６の内側から複数のリー
ド３が内枠２７に平行に延在している。これらのリード
３は前記バスバーリード９の近傍にまで延在している。
なお、前記バスバーリード９のワイヤ接続部１７に対応
する箇所にはリード３は設けられない。リード３の幅は
０．２ｍｍとなり、リード３とリード３の間隔は０．２
ｍｍとなっている。
【００４６】また、リード３および支持リード１８は、
一対の内枠２７間を結ぶように配置されるダム３２によ
って支持されている。このダム３２はパッケージ形成に
おけるモールド時、溶けたレジンの流出を防止するダム
の役割を果たす。
【００４７】リードフレーム２５の外枠２６には、ガイ
ド孔３３，３４が設けられている。これらガイド孔３
３，３４は、リードフレーム２５の移送や位置決め等の
ガイドとして利用される。
【００４８】つぎに、このようなリードフレーム２５
は、図４に示すように、半導体チップ４の主面に重ねて
固定する。半導体チップ４の主面には、両面に接着剤を
有する絶縁テープ７をあらかじめ貼り付けておく。この
結果、リードフレーム２５は絶縁テープ７を介して半導
体チップ４に固定され、ＬＯＣ構造となる。半導体チッ
プ４の一列に並ぶ電極５は、２本のバスバーリード９間
に位置する。
【００４９】つぎに、ワイヤボンディングが行われ、前
記電極５と、これに対応するリード内端部６やワイヤ接
続部１７ならびにワイヤ接続部１６は、電気的接続手段
としてのワイヤ１９で接続される。このワイヤボンディ
ングにおいて、半導体チップ４から突出した突出部分１
５は、図示はしないが、ワイヤボンディング装置のテー
ブルに設けられた治具によって支持されるため、ワイヤ
ボンディングが確実に行えることになる。
【００５０】つぎに、リードフレーム２５は、常用のモ
ールド（トランスファモールド）技術によって、図４の
二点鎖線で示すように、パッケージ２が形成される。パ
ッケージ２は、半導体チップ４，リード内端部６，バス
バーリード９の一部およびワイヤ１９を被う。パッケー
ジ２はその厚さが１ｍｍ程度となる。
【００５１】つぎに、不要となるリードフレーム部分は
切断除去されるとともに、パッケージ２から突出するリ
ード３および支持リード１８はＪ−ベンド型に成形さ
れ、図２に示すような半導体装置１が製造される。
【００５２】本実施例１のＬＯＣ構造の半導体装置は以
下の効果を奏する。
【００５３】（１）バスバーリード９は一部が前記半導
体チップ４の両端から突出し、前記突出部分１５にワイ
ヤ１９が接続されていることから、前記突出部分１５の
ワイヤ接続部１６を半導体チップ領域上に設ける必要が
なくなり、半導体チップ４の小型化が図れる。
【００５４】（２）バスバーリード９の先端は半導体チ
ップ４の外側に突出し、前記突出部分にワイヤ１９が接
続されていることから、前記突出部分のワイヤ接続部１
６を半導体チップ領域上に設ける必要がなくなり、その
空き領域にリード３を配置できるため、リード本数の増
大が図れる。
【００５５】（３）バスバーリード９の先端は半導体チ
ップ４の外側に突出し、前記突出部分にワイヤ１９が接
続されていることから、前記突出部分のワイヤ接続部１
６を半導体チップ領域上に設ける必要がなくなり、その
空き領域が使用できるため、リードパターン設計が容易
となる。
【００５６】（４）半導体装置１に熱が加わっても、絶
縁テープ７の縁が半導体チップ４の縁から所定長さ内側
に位置しているため、熱膨張係数が大きく異なる半導体
チップ４と絶縁テープ７との間の熱膨張係数αの違いに
起因する熱応力による半導体チップ４のクラック発生が
防止でき、信頼性が高くなる。
【００５７】すなわち、温度サイクル試験（−５５℃〜
＋１５０℃）や半導体装置１のリフロー半田付け（二百
数十℃）時、半導体装置１には熱が加わる。半導体チッ
プ４の熱膨張係数は２．６〜３．６×１０~6／°Ｃ（Ｓ
ｉ）、絶縁テープ７の熱膨張係数は２０〜５０×１０~6
／°Ｃ（ポリイミド樹脂）と大きく異なるため、熱応力
が働き、半導体チップ４の端部分でクラックが発生し易
くなるが、絶縁テープ７の縁が半導体チップ４の縁から
０．３ｍｍ内側に位置しているため、半導体チップ４の
端部分でのクラックの発生が防止できる。
【００５８】（５）バスバーリード９の先端はパッケー
ジ２で覆われていることから、バスバーリード９の先端
を通してパッケージ外の水分が浸入することもなく耐湿
性が優れたものとなる。
【００５９】本発明のＬＯＣ構造半導体装置の製造に用
いるリードフレームは以下の効果を奏する。
【００６０】（１）バスバーリード９は一部が前記半導
体チップ固定領域の両端から外に突出しパッケージ領域
内に位置する突出長さとなり、ワイヤ接続部１６を形成
していることから、前記突出部分のワイヤ接続部１６を
半導体チップ領域上に設ける必要がなくなり、固定する
半導体チップ４の小型化が図れるリードフレーム２５と
なる。
【００６１】（２）バスバーリード９は一部が前記半導
体チップ固定領域の両端から外に突出しパッケージ領域
内に位置する突出長さとなり、ワイヤ接続部１６を形成
していることから、前記突出部分のワイヤ接続部１６を
半導体チップ領域上に設ける必要がなくなり、その空き
領域にリード３を配置できるため、リード本数の増大が
図れる。
【００６２】（３）バスバーリード９は一部が前記半導
体チップ固定領域の両端から外に突出しパッケージ領域
内に位置する突出長さとなり、ワイヤ接続部１６を形成
していることから、前記突出部分のワイヤ接続部１６を
半導体チップ領域上に設ける必要がなくなり、その空き
領域が使用できるため、リードパターン設計が容易とな
る。
【００６３】（実施例２）図５は本発明の他の実施例
（実施例２）であるＬＯＣ構造の半導体装置におけるバ
スバーリードと半導体チップの一部を示す平面図であ
る。
【００６４】本実施例２においては、前記バスバーリー
ド９にワイヤ１９を接続するワイヤ接続部１６が前記半
導体チップ４の端の外側と端の内側にそれぞれ設けられ
ている。
【００６５】本実施例２の半導体装置１では以下の効果
が得られる。
【００６６】半導体チップ４の端に多数の電源線用また
は接地線用の電極５が設けられる場合、バスバーリード
９における一部のワイヤ接続部１６を半導体チップ４の
端の外に突出させた突出部分１５に設けるため、半導体
チップ４の小型化が図れる。半導体チップを覆うパッケ
ージの厚さにも限度があることから、半導体チップの端
に多数の電源線用または接地線用の電極が設けられてい
る場合にこの構造が採用される。
【００６７】なお、半導体チップの端の外側の突出部分
を半導体チップの縁に沿って延在させ、この延在部分を
ワイヤ接続部として使用すれば、より多くの電源線用ま
たは接地線用の電極にを有する半導体装置に対応でき
る。
【００６８】（実施例３）図６は本発明の他の実施例
（実施例３）であるＬＯＣ構造の半導体装置におけるバ
スバーリードと半導体チップの一部を示す平面図であ
る。
【００６９】本実施例３においては、前記バスバーリー
ド９の突出部分１５のワイヤ延在方向に交差する部分の
長さは、バスバーリード９の細い延在部とワイヤ接続部
１６との間の縁を傾斜縁４０として広くしてある。
【００７０】本実施例３の半導体装置１では以下の効果
が得られる。
【００７１】バスバーリード９の突出部分１５のワイヤ
延在方向に交差する部分の長さは、傾斜縁４０となるた
め、突出部分１５を長く変更することなく広くでき、複
数本のワイヤ１９の接続が達成できる。
【００７２】（実施例４）図７は本発明の他の実施例
（実施例４）であるＬＯＣ構造の半導体装置におけるバ
スバーリードと半導体チップの一部を示す平面図であ
る。
【００７３】本実施例４においては、前記突出部分１５
のワイヤ１９が張られる側の縁４１は、前記ワイヤ１９
の延在方向に対して略直交する方向に延在するようにな
っている。
【００７４】本実施例４の半導体装置１では以下の効果
が得られる。
【００７５】すなわち、半導体チップ４の電極５と、バ
スバーリード９の突出部分１５のワイヤ接続部１６と
は、ワイヤ１９で接続される。ワイヤボンディング時、
ワイヤ１９を保持したワイヤボンディングツールは、半
導体チップ４の電極５（第１ボンディング点）にワイヤ
１９の一端を固定した後、ある高さまで上昇し、その後
水平移動するとともに下降してバスバーリード９やリー
ド３のワイヤ接続部（第２ボンディング点）にワイヤ１
９の途中部分を接続する。この際、ワイヤボンディング
ツールが下がり過ぎ、保持しているワイヤ１９の下端部
分が突出部分１５の縁４１に接触した場合、ワイヤボン
ディングツールの移動方向に対して衝突面、すなわち、
突出部分１５の縁４１の延在方向が傾斜していると、ワ
イヤボンディングツールは上方に跳ね上がった際、方向
を変えて移動してしまい、ボンディング点がずれてしま
う。しかし、本実施例４の場合は、ワイヤボンディング
ツールの移動方向に対して、前記突出部分１５のワイヤ
１９が張られる側の縁４１は、前記ワイヤ１９の延在方
向に対して略直交する方向に延在していることから、ワ
イヤボンディングツールに支持されたワイヤ１９（ワイ
ヤボンディングツール）の下部分がバスバーリードの上
縁部分に衝突した場合でも、ワイヤボンディングツール
は方向を変えることなく上方に跳ね返って移動するた
め、ワイヤボンディング位置にずれが生じなくなり、正
確な位置にワイヤボンディングできることになる。
【００７６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００７７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００７８】（１）バスバーリードは一部が前記半導体
チップの両端から突出し、前記突出部分に電気的接続手
段としてのワイヤが接続されていることから、前記突出
部分のワイヤ接続部を半導体チップ領域上に設ける必要
がなくなり、半導体チップの小型化が図れる。
【００７９】（２）バスバーリードの先端は半導体チッ
プの外側に突出し、前記突出部分にワイヤが接続されて
いることから、前記突出部分のワイヤ接続部を半導体チ
ップ領域上に設ける必要がなくなり、その空き領域にリ
ードを配置できるため、リード本数の増大が図れる。
【００８０】（３）バスバーリードの先端は半導体チッ
プの外側に突出し、前記突出部分にワイヤが接続されて
いることから、前記突出部分のワイヤ接続部を半導体チ
ップ領域上に設ける必要がなくなり、その空き領域が使
用できるため、リードパターン設計が容易となる。
【００８１】（４）半導体装置に熱が加わっても、絶縁
テープの縁が半導体チップの縁から所定長さ内側に位置
しているため、熱膨張係数が大きく異なる半導体チップ
と絶縁テープとの間の熱膨張係数αの違いに起因する熱
応力による半導体チップのクラック発生が防止でき、信
頼性が高くなる。
【００８２】（５）バスバーリードの先端はパッケージ
で覆われていることから、バスバーリードの先端を通し
てパッケージ外の水分が浸入することもなく耐湿性が優
れたＬＯＣ構造の半導体装置となる。
【００８３】（６）バスバーリードは一部が前記半導体
チップ固定領域の両端から外に突出しパッケージ領域内
に位置する突出長さとなり、ワイヤ接続部を形成してい
ることから、前記突出部分のワイヤ接続部を半導体チッ
プ領域上に設ける必要がなくなり、固定する半導体チッ
プの小型化が図れるリードフレームとなる。
【００８４】（７）バスバーリードは一部が前記半導体
チップ固定領域の両端から外に突出しパッケージ領域内
に位置する突出長さとなり、ワイヤ接続部を形成してい
ることから、前記突出部分のワイヤ接続部を半導体チッ
プ領域上に設ける必要がなくなり、その空き領域にリー
ドを配置できるため、リード本数の増大が図れるリード
フレームとなる。
【図面の簡単な説明】
【図１】本発明の一実施例（実施例１）であるＬＯＣ構
造の半導体装置の一部を切り欠いた状態の平面図であ
る。
【図２】本実施例１のＬＯＣ構造の半導体装置の断面図
である。
【図３】本実施例１のＬＯＣ構造の半導体装置の製造に
使用するリードフレームを示す平面図である。
【図４】本実施例１のＬＯＣ構造の半導体装置の製造に
おいて半導体チップに絶縁テープを介してリードフレー
ムを固定した状態を示す平面図である。
【図５】本発明の他の実施例（実施例２）であるＬＯＣ
構造の半導体装置におけるバスバーリードと半導体チッ
プの一部を示す平面図である。
【図６】本発明の他の実施例（実施例３）であるＬＯＣ
構造の半導体装置におけるバスバーリードと半導体チッ
プの一部を示す平面図である。
【図７】本発明の他の実施例（実施例４）であるＬＯＣ
構造の半導体装置におけるバスバーリードと半導体チッ
プの一部を示す平面図である。
【符号の説明】 １…半導体装置、２…パッケージ、３…リード、４…半
導体チップ、５…電極、６…リード内端部、７…絶縁テ
ープ、９…バスバーリード、１５…突出部分、１６…ワ
イヤ接続部、１７…ワイヤ接続部、１８…支持リード、
１９…ワイヤ、２５…リードフレーム、２６…外枠、２
７…内枠、２８…枠、３０…半導体チップ固定領域、３
１…モールド領域、３２…ダム、３３，３４…ガイド
孔、４０…傾斜縁、４１…縁。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 和田 環 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (72)発明者 金本 光一 東京都小平市上水本町５丁目20番１号 株式会社日立製作所 半導体事業部内 (56)参考文献 特開 平２−137250（ＪＰ，Ａ) 特開 平３−173464（ＪＰ，Ａ) 特開 平５−175409（ＪＰ，Ａ) 特開 平５−275606（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 矩形状の半導体チップと、前記半導体チ
    ップの主面に絶縁テープを介して一部が固定される複数
    のリードおよびバスバーリードと、前記複数のリードお
    よびバスバーリードと前記半導体チップ主面の複数の電
    極を電気的に接続する複数の接続手段と、前記複数のリ
    ードの一部およびバスバーリードと前記半導体チップお
    よび前記複数の接続手段を封止するパッケージとを有す
    る半導体装置であって、前記複数の電極は前記矩形状の
    半導体チップの主面中央に前記半導体チップ長辺に沿っ
    て配置され、前記複数のリードの一部は前記複数の電極
    を挟むように前記半導体チップ主面に固定されかつ前記
    複数のリードの他部は前記半導体チップの対向する長辺
    それぞれを横切り前記パッケージ外に延在し、前記バス
    バーリードは前記半導体チップの長辺に沿って前記複数
    のリードと前記複数の電極との間に位置するように配置
    されるとともにその一部は前記半導体チップの短辺を横
    切り前記半導体チップ外まで延在し、さらに、前記バス
    バーリードの前記半導体チップ外まで延在した部分と前
    記半導体チップ主面の複数の電極の一部とはワイヤで接
    続されていることを特徴とする半導体装置。
  2. 【請求項２】 前記半導体チップとバスバーリードや複
    数のリードとを接着する絶縁テープの縁は前記半導体チ
    ップの縁から少なくとも所定長さ内側に位置しているこ
    とを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記バスバーリードの半導体チップから
    突出する突出部分はパッケージによって封止されている
    ことを特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 前記バスバーリードにワイヤを接続する
    ワイヤ接続部は前記半導体チップの端の内外にそれぞれ
    設けることを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 前記バスバーリードの突出部分のワイヤ
    延在方向に交差する部分の長さは広くなっていることを
    特徴とする請求項１記載の半導体装置。
  6. 【請求項６】 前記突出部分のワイヤが張られる側の縁
    は、前記ワイヤの延在方向に対して略直交する方向に延
    在していることを特徴とする請求項１または請求項４も
    しくは請求項５のいずれか１項記載の半導体装置。
JP14435195A 1995-06-12 1995-06-12 半導体装置およびその製造に用いるリードフレーム Expired - Fee Related JP3383475B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14435195A JP3383475B2 (ja) 1995-06-12 1995-06-12 半導体装置およびその製造に用いるリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14435195A JP3383475B2 (ja) 1995-06-12 1995-06-12 半導体装置およびその製造に用いるリードフレーム

Publications (2)

Publication Number Publication Date
JPH08340073A JPH08340073A (ja) 1996-12-24
JP3383475B2 true JP3383475B2 (ja) 2003-03-04

Family

ID=15360092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14435195A Expired - Fee Related JP3383475B2 (ja) 1995-06-12 1995-06-12 半導体装置およびその製造に用いるリードフレーム

Country Status (1)

Country Link
JP (1) JP3383475B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3577913B2 (ja) 1997-02-27 2004-10-20 セイコーエプソン株式会社 半導体装置、およびこれを具備する電子機器

Also Published As

Publication number Publication date
JPH08340073A (ja) 1996-12-24

Similar Documents

Publication Publication Date Title
US5804469A (en) Semiconductor device and method for producing a semiconductor device
KR0140675B1 (ko) 반도체 장치 및 그 제조방법
JPH041503B2 (ja)
KR100674548B1 (ko) 반도체 장치
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
US6335227B1 (en) Method of fabricating a lead-on-chip (LOC) semiconductor device
JPH0455341B2 (ja)
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JPH08139257A (ja) 面実装型半導体装置
JP3383475B2 (ja) 半導体装置およびその製造に用いるリードフレーム
JP4162758B2 (ja) 半導体装置の製造方法
US6610561B2 (en) Method of fabricating a semiconductor device
JPH04320365A (ja) 樹脂封止型半導体装置およびメモリカード
JPH05136312A (ja) 半導体装置
KR100321149B1 (ko) 칩사이즈 패키지
JP2912767B2 (ja) 電子部品のパッケージ構造及びその製造方法
JP3336328B2 (ja) 樹脂封止型半導体装置およびその製造に用いられるリードフレーム
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
JPH0778903A (ja) 混成集積回路におけるバイアス電圧の供給方法
JP3574718B2 (ja) 半導体装置およびその製造方法
JP2581278B2 (ja) 半導体装置
JPH11284020A (ja) 半導体装置およびその製造方法
JPH04287356A (ja) 半導体集積回路装置
JP2004200719A (ja) 半導体装置
JPH01119045A (ja) リードフレーム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021210

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees