JPH11284020A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11284020A
JPH11284020A JP10081644A JP8164498A JPH11284020A JP H11284020 A JPH11284020 A JP H11284020A JP 10081644 A JP10081644 A JP 10081644A JP 8164498 A JP8164498 A JP 8164498A JP H11284020 A JPH11284020 A JP H11284020A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrodes
semiconductor element
insulating film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10081644A
Other languages
English (en)
Inventor
Kazuhiro Terada
和弘 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10081644A priority Critical patent/JPH11284020A/ja
Publication of JPH11284020A publication Critical patent/JPH11284020A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4556—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の電極とバンプ電極とを接続する
配線部分の断線の防止。ＣＳＰ型半導体装置の製造コス
トの低減。 【解決手段】 主面に複数の電極を有する半導体素子
と、少なくとも前記電極が設けられた領域を除く領域に
接着形成される絶縁体と、前記絶縁体上に設けられる複
数の導体パッドと、前記電極と前記導体パッドを接続す
る導電性のワイヤと、前記導体パッド上に固定されるバ
ンプ電極と、前記各バンプ電極の一部を突出させるよう
に前記半導体素子の主面側全体を覆うように設けられる
絶縁性の保護体とを有する。前記絶縁体は絶縁性樹脂フ
ィルムで形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に全体の大きさが半導体素子（半
導体チップ）と同じ大きさになるＣＳＰ（Chip Size Pa
ckage)型半導体装置の製造技術に適用して有効な技術に
関する。
【０００２】
【従来の技術】半導体装置の製造技術の一つとして、ポ
リイミドフレキシブルテープ等の絶縁性テープの表面に
貼り付けた金属箔をエッチングしてリードを形成したテ
ープキャリヤ（ＴＣ）を使用して半導体装置を製造する
技術が知られている。
【０００３】テープキャリヤに設けた複数のリードの内
端を半導体チップの電極に接続した後、前記半導体チッ
プおよび接続されたリード部分をポッティングで樹脂封
止し、その後、前記封止体から突出するリード部分を切
断し、かつリード切断端を回路基板の配線やリードフレ
ームのリードに接続するいわゆるＴＣＰ（Tape Carrier
Package）技術〔別名ＴＡＢ（Tape Automated Bondin
g）技術〕が知られている。
【０００４】ＴＣＰを回路基板や配線基板等の基板に実
装（ＴＣＰ実装）した応用製品としては、たとえば、カ
ードモジュール，マイクロボールグリッドアレイ（ＢＧ
Ａ）等が知られている。
【０００５】米国特許第5,398,863号および米国特許第
5,390,844号公報には、テープ状の誘電体膜の開口部に
設けたリードをツールの押し下げによって中間で破断さ
せるとともに、半導体チップのコンタクト（電極）に前
記破断先端部を接続する技術が開示されている。
【０００６】一方、半導体装置の小型化を図る構造とし
て、チップサイズパッケージ（ＣＳＰ）や近似ＣＳＰが
開発されている。
【０００７】チップサイズパッケージには、前記絶縁性
テープをパターン変換基板（インタポーザ）として半導
体チップよりも小さい領域にバンプ（導体パッド）を配
列したもの、インタポーザを用いずに半導体チップ上に
直接バンプを形成したもの、リードを使用して半導体チ
ップの導体パッド位置を変換するもの等が知られてい
る。
【０００８】チップサイズパッケージ型半導体装置につ
いては、工業調査会発行「電子材料」1995年４月号、Ｐ
22〜Ｐ28に記載されている。
【０００９】同文献には、ＣＳＰとしてμＢＧＡについ
て記載されている。μＢＧＡは、ＩＣチップの一面のエ
リアアレイ上にエラストマを介して銅・ポリイミドフレ
キシブル配線板が固定された構造になっている。前記配
線板の周縁からはリードが突出し、このリードの先端が
チップの電極（Ａｌ電極導体パッド）に固定されてい
る。また、前記配線板の露出面にはバンプ電極が整列配
置されている。
【００１０】
【発明が解決しようとする課題】絶縁性テープの一面に
貼り付けた銅箔を選択的にエッチングし、この銅による
リードの先端を半導体素子の電極に接続した構造のＣＳ
Ｐ型半導体装置は、その製造時の温度サイクル試験（た
とえば、−５５℃の温度下で１０分間，１５０℃の温度
下で１０分間を１サイクルとする条件で１０００サイク
ル）において、半導体素子を構成するシリコンと、絶縁
性テープ（ポリイミド樹脂テープ）のそれぞれの熱膨張
係数の違い（たとえば、シリコンの熱膨張係数は３．０
×１０~6／°Ｃ、ポリイミド樹脂テープの熱膨張係数は
８．０×１０~6／°Ｃ）から、熱応力によって断線する
場合があることが判明した。
【００１１】また、絶縁性テープの一面に貼り付けた銅
箔を選択的にエッチングして形成する配線テープは製造
コストが高く、ＣＳＰ型半導体装置のコスト低減を妨げ
ている。
【００１２】本発明の目的は、半導体素子の電極とバン
プ電極とを接続する配線部分の断線が起き難い信頼性の
高いＣＳＰ型の半導体装置およびその製造方法を提供す
ることにある。
【００１３】本発明の他の目的は、製造コストの低廉化
が図れるＣＳＰ型の半導体装置およびその製造方法を提
供することにある。本発明の前記ならびにそのほかの目
的と新規な特徴は、本明細書の記述および添付図面から
あきらかになるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。 （１）主面に複数の電極を有する半導体素子と、少なく
とも前記電極が設けられた領域を除く領域に形成される
絶縁膜と、前記絶縁膜上に設けられる複数の導体パッド
と、前記電極と前記導体パッドを接続する導電性のワイ
ヤと、前記導体パッド上に固定されるバンプ電極と、前
記各バンプ電極の一部を突出させる状態で前記半導体素
子の主面側全体を覆うように設けられる絶縁性の保護体
とを有する。前記絶縁膜は絶縁性樹脂膜で形成されてい
る。
【００１５】このような半導体装置は以下の方法で製造
される。半導体素子部が縦横に整列形成された半導体基
板を用意する工程と、前記半導体基板の各半導体素子部
の表面に電極を被うことなく絶縁膜を形成する工程と、
前記絶縁膜上に複数の導体パッドを形成する工程と、前
記電極と前記導体パッドを導電性のワイヤで接続する工
程と、前記導体パッド上にバンプ電極を形成する工程
と、前記各バンプ電極の一部を突出させる状態で前記半
導体素子の主面側全体を絶縁性の保護体で覆う工程と、
前記半導体基板を縦横に分断する工程とによって前記半
導体素子部を含む半導体装置を製造する。前記半導体素
子の主面に絶縁性樹脂膜を選択的に形成して前記絶縁膜
を形成する。前記ワイヤの接続工程とバンプ電極の形成
工程との間にプローブ検査およびエージングを行い、前
記保護体の形成工程とウエハの分断工程との間に選別お
よびマーキングを行う。
【００１６】（２）前記手段（１）の構成において、前
記ワイヤは表面を絶縁膜で被覆されている。このような
半導体装置は、前記手段（１）の構成による製造方法に
おいて、ワイヤ接続時、絶縁膜で被覆されている導電性
のワイヤで前記電極と前記導体パッドを電気的に接続す
る。
【００１７】前記（１）の手段によれば、（ａ）半導体
素子の電極とバンプ電極を支持する導体パッドは、絶縁
性テープの一面に形成される銅箔をエッチングして形成
するリードに比較して、機械的強度が高い導電性のワイ
ヤで接続されていることから、シリコンからなる半導体
素子と、前記半導体素子の主面に設けられた絶縁性樹脂
膜との間に大きな熱膨張係数の違いが存在しても、熱応
力によってワイヤが破断しなくなり、信頼性が高いＣＳ
Ｐ型の半導体装置を製造することができる。
【００１８】（ｂ）半導体素子の電極とバンプ電極を電
気的に接続する手段は、絶縁性テープの一面に形成され
る銅箔をエッチングして形成するリード構造に比較して
安価なワイヤとなることから、半導体装置の製造コスト
の低廉化が達成できる。
【００１９】前記（２）の手段によれば、前記手段
（１）の効果に加えて、ワイヤは表面を絶縁膜で被覆さ
れていることから、ワイヤ同士が交差して接触してもワ
イヤショートが発生しなくなるため、ワイヤの引回し設
計が容易になる。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００２１】（実施形態１）図１乃至図１２は本発明の
一実施形態（実施形態１）である半導体装置およびその
製造方法に係わる図である。
【００２２】本実施形態１の半導体装置１は、図１およ
び図２に示すように、外観的には長方形の半導体素子
（半導体チップ）２の主面（上面）側を絶縁性の保護体
３で被い、前記保護体３の表面に４列にバンプ電極４を
複数配列した構造になっている。前記４列のバンプ電極
４は、中央部分での列と列との間隔が広くなり、バンプ
電極４が配列されない空き領域５の両側に各２列にバン
プ電極４が並ぶ構造になっている。
【００２３】半導体チップ２は、特に図示はしないが、
所定の回路素子が形成され、その主面の中央には、図１
に示すように、長手方向に沿って２列に電極６が配設さ
れている。前記空き領域５は前記２列の電極列に対応す
る。
【００２４】半導体チップ２の前記電極列の両側の主面
上には絶縁膜７が設けられている。この絶縁膜７は、た
とえば、絶縁性のポリイミド樹脂膜で形成されている。
【００２５】また、前記絶縁膜７の上には２列に亘って
導体層からなる導体パッド１０が、半導体チップ２の長
手方向に沿って設けられている。
【００２６】前記導体パッド１０と前記半導体チップ２
の電極６は、導電性のワイヤ１１で接続されている。各
ワイヤ１１は相互に接触してショートすることがないよ
うに、方向性や導体パッド１０での接続位置が選択され
ている。
【００２７】また、前記導体パッド１０上にはバンプ電
極４が固定されている。このバンプ電極４は、たとえば
ハンダボールで形成されている。バンプ電極４は、金属
や樹脂をコアとし、このコアの表面にハンダ層を有する
ボール電極等でもよい。
【００２８】前記保護体３は、たとえばエポキシ樹脂等
からなる絶縁性樹脂で形成され、バンプ電極４の頂部を
含む一部が突出する状態で、前記半導体チップ２の主
面，絶縁膜７，導体パッド１０，ワイヤ１１等を被って
いる。
【００２９】つぎに、本実施形態１の半導体装置１の製
造方法について説明する。本実施形態１の半導体装置１
は、図１２のフローチャートに示すように、半導体素子
部が形成されたウエハ用意（ステップ１０１），絶縁膜
形成（ステップ１０２），導体パッド形成（ステップ１
０３），ワイヤボンディング（ステップ１０４），プロ
ーブ検査（ステップ１０５），エージング（ステップ１
０６），バンプ電極形成（ステップ１０７），保護体形
成（ステップ１０８），選別・マーキング（ステップ１
０９），チップ化（ステップ１１０）の各工程を経て製
品完成（ステップ１１１）となる。
【００３０】本実施形態１の半導体装置１の製造におい
ては、最初に図３に示すように、半導体素子部１ａが縦
横に整列形成されたシリコンからなる半導体基板２０を
用意する（ステップ１０１）。半導体基板２０はウエハ
２０ａとも呼称される。
【００３１】ウエハ２０ａの主面には縦横に細いダイシ
ング領域２１が形成されている。前記ダイシング領域２
１によって囲まれた長方形部分が半導体素子部１ａにな
り、前記ダイシング領域２１に沿って切断することによ
って半導体素子（半導体チップ）２が製造される。本実
施形態１の場合は、チップ化（ステップ１１１）として
ダイシングを行うことによって半導体チップ２が形成さ
れるとともに半導体装置１が製造されることになる（ス
テップ１１２）。
【００３２】図３では、後述する絶縁膜７が既に半導体
素子部１ａの表面に形成された図になっている。
【００３３】半導体素子部１ａには所定の回路素子が形
成され、その主面の中央には、図１および図４に示すよ
うに、半導体素子部１ａの長手方向に沿って２列に電極
６が配設されている。
【００３４】図５は電極６部分を示す半導体基板２０
（ウエハ２０ａ）の一部の模式的拡大断面図である。半
導体基板２０の主面には引回し用の導体層２２が選択的
に設けられている。また、前記導体層２２は絶縁膜２３
によって被われている。そして、前記絶縁膜２３を部分
的に除去した箇所に露出する導体層２２の部分が電極６
になる。電極６は、たとえば一辺が８０μｍになる四角
形になっている。
【００３５】つぎに、前記ウエハ２０ａの主面に選択的
に絶縁膜７を形成する（ステップ１０２）。絶縁膜７
は、たとえばポリイミド樹脂等の絶縁性樹脂膜からな
り、図４および図５に示すように、前記電極６が設けら
れた領域を除く半導体素子部１ａの表面を被うように形
成される。前記絶縁膜７の厚さは１〜１０μｍ程度の厚
さになっている。
【００３６】つぎに、図６に示すように、電極列の両側
の絶縁膜７上には２列に亘って導体パッド１０が設けら
れる（ステップ１０３）。導体パッド１０は、導電性ペ
ーストをスクリーン印刷またはポッティングによって絶
縁膜７上に形成した後、導電性ペーストを加熱処理して
硬化させることによって形成する。導体パッド１０は、
たとえば１．２５ｍｍ直径で厚さ０．１ｍｍ程度の厚さ
になっている。
【００３７】つぎに、図７および図８に示すように、常
用のワイヤボンディング装置で半導体チップ２の電極６
と導体パッド１０を導電性のワイヤ１１で接続する（ス
テップ１０４）。ワイヤ１１は、たとえば金線からな
り、太さは３０μｍとなる。この際、各ワイヤ１１は相
互に接触してショートすることがないように、方向性や
導体パッド１０での接続位置が選択される。
【００３８】つぎに、図９に示すように、ワイヤボンデ
ィングの良否をプローブ検査する（ステップ１０５）。
プローブ検査は常用のプローブ装置によって行われる。
したがって、本実施形態１の半導体装置の製造用に、新
たにプローブボード２５を用意する。すなわち、このプ
ローブボード２５に配設されるプローブ針２６は、前記
導体パッド１０に対応するように設けられている。プロ
ーブ検査での良品，不良品の情報は、所定の手段で記録
しておく。
【００３９】つぎに、ウエハ２０ａは、図示しないエー
ジング装置でエージングする（ステップ１０６）。
【００４０】つぎに、図１０に示すように、ウエハ２０
ａの各導体パッド１０にバンプ電極４を形成する（ステ
ップ１０７）。バンプ電極４の形成においては、フラッ
クスが導体パッド１０の表面に塗布され、その後、導電
性のバンプが各導体パッド１０上に載置され、かつリフ
ローによって固定してバンプ電極４を導体パッド１０上
に形成する。バンプは、たとえばハンダボールからな
り、ハンダのリフローによって導体パッド１０に固定さ
れてバンプ電極４になる。
【００４１】なお、金属や樹脂をコア（コアボール）と
し、このコアの表面にハンダ層を有する導電性のボール
のリフローによってボール電極（バンプ電極４）を形成
するようにしてもよい。
【００４２】つぎに、図１０に示すように、ウエハ２０
ａの主面側に保護体３を形成する（ステップ１０８）。
この保護体３はたとえばエポキシ樹脂等からなる絶縁性
樹脂で形成され、バンプ電極４の頂部を含む一部が突出
する状態で、前記半導体チップ２の主面，絶縁膜７，導
体パッド１０，ワイヤ１１等を被うように形成される。
【００４３】保護体３は、たとえば、所定の容器にウエ
ハ２０ａを入れ、その後所定の量のエポキシ樹脂を注入
し、ついで前記エポキシ樹脂を硬化させることによって
形成することができる。
【００４４】つぎに、各半導体素子部１ａの選別・マー
キングを行う（ステップ１０９）。すなわち、選別・マ
ーキングでは、前記プローブ検査，エージング，外観検
査等による検査結果に基づいて行われ、不良品にはマー
クが付けられる（マーキング）。
【００４５】つぎに、チップ化（ステップ１１０）とし
て、ダイシングが行われる。ダイシングは、ウエハ２０
ａのダイシング領域２１の中央線に沿って行われる。こ
の結果、図１および図２に示すような半導体装置１が多
数製造されることになる。
【００４６】本実施形態１の半導体装置１は、図１１に
示すように、フェイスダウンボンディングによって実装
基板３０に実装される。すなわち、配線基板からなる実
装基板３０の主面には、前記半導体装置１が実装できる
ように前記半導体装置１のバンプ電極４に対応してフッ
ト３１が設けられている。
【００４７】半導体装置１の実装においては、半導体装
置１の主面の各バンプ電極４が実装基板３０の各フット
３１に重なるように半導体装置１を実装基板３０上に載
置した後、ハンダリフローによってバンプ電極４のハン
ダ部分を溶かしてバンプ電極４をフット３１に接続す
る。
【００４８】本実施形態１の半導体装置１およびその製
造方法によれば、以下の効果を奏する。 （１）半導体素子２の電極６とバンプ電極４を支持する
導体パッド１０は、絶縁性テープの一面に形成される銅
箔をエッチングして形成するリードに比較して、機械的
強度が高い導電性のワイヤ１１で接続されていることか
ら、シリコンからなる半導体素子２と、前記半導体素子
２の主面に設けられたポリイミド樹脂膜（絶縁膜７）と
の間に大きな熱膨張係数の違いが存在しても、熱応力に
よってワイヤ１１が破断しなくなり、信頼性が高いＣＳ
Ｐ型の半導体装置１になる。
【００４９】（２）半導体素子２の電極６とバンプ電極
４を電気的に接続する手段は、絶縁性テープの一面に形
成される銅箔をエッチングして形成するリード構造に比
較して安価なワイヤとなることから、半導体装置１の製
造コストの低廉化が達成できる。
【００５０】（３）本発明の半導体装置の製造において
は、最終段階までウエハの状態で組み立て加工や検査等
が行われることから、半導体装置の製造の生産性が高く
なり、半導体装置の製造コストの低減が達成できる。
【００５１】（実施形態２）図１３は本発明の他の実施
形態（実施形態２）である半導体装置の製造におけるワ
イヤの張り状態を示す平面図である。
【００５２】本実施形態２の半導体装置では、半導体チ
ップ２の電極６と導体パッド１０とを電気的に接続する
ワイヤ１１の導体パッド１０での接続位置をそれぞれ変
えた具体的な例である。本実施形態２でも前記実施形態
１と同様な効果を得ることができる。
【００５３】（実施形態３）図１４は本発明の他の実施
形態（実施形態３）である半導体装置の製造におけるワ
イヤの張り状態を示す一部の模式的平面図である。
【００５４】本実施形態３の半導体装置では、たとえ
ば、バンプ電極４を３列にした場合における３列の導体
パッド１０でのワイヤ１１の接続位置を変えた具体的な
例である。同図からも分かるように、電極６に最も近い
列の導体パッド１０の場合は、導体パッド１０の中央線
４０上にワイヤ１１を接続し、２列目，３列目の導体パ
ッド１０では、前記中央線４０の一側と他側にそれぞれ
ワイヤ１１を接続するようにして、ワイヤボンディング
の場所を小さくして半導体装置の小型化を達成するもの
である。
【００５５】図１５（ａ）〜（ｄ）は本発明で採用する
ワイヤの接続形態を示す模式的平面図である。図１５
（ａ）は前記実施形態１でも採用した形態であり、導体
パッド１０の中心部分にワイヤ１１を接続し、その接続
部分の上にバンプ電極４を設けた構造になっている。
【００５６】図１５（ｂ）は前記実施形態３でも採用し
た形態であり、導体パッド１０の中心から外れた位置に
ワイヤ１１を接続した形態である。この例では、ワイヤ
１１の接続部分の上にバンプ電極４が載る構造になって
いる。
【００５７】図１５（ｃ）および図１５（ｄ）は、バン
プ電極４の固定位置から外れた導体パッド１０にワイヤ
１１を接続した形態である。図１５（ｃ）では導体パッ
ド１０は円形になり、ワイヤ１１は導体パッド１０の一
縁寄りに接続されている。これに対して、図１５（ｄ）
では円形の導体パッド１０の一部にワイヤ１１を接続さ
せるための突部４５を設け、この突部４５にワイヤ１１
を接続する形態である。この形態では、突部４５を配置
する位置によってワイヤ張りの適切化が図れる。
【００５８】（実施形態４）図１６は本発明の他の実施
形態（実施形態４）である半導体装置におけるワイヤ構
造を示す一部の模式的断面図である。
【００５９】本実施形態４では、半導体装置１における
半導体チップ２の電極６と、導体パッド１０とを電気的
に接続するワイヤ１１は、絶縁膜５０で被覆された構造
になっている。前記絶縁膜５０は、ワイヤ１１をネイル
ヘッドボンディングで電極６に接続する第１ボンディン
グ側では放電トーチ等による熱で除去でき、確実なボン
ディングが行える。また、導体パッド１０に接続する第
２ボンディング側では、ワイヤ１１を保持するワイヤボ
ンディングツール（キャピラリ）による超音波振動の熱
や擦り付けによって絶縁膜５０を除去でき、確実なボン
ディングが行える。
【００６０】表面を絶縁膜５０で被覆したワイヤ１１に
よるワイヤ張りは、ワイヤ同士が交差したりして接触し
てもワイヤショートが発生しないことから、ワイヤの引
回し設計が容易になる。
【００６１】（実施形態５）図１７は本発明の他の実施
形態（実施形態５）である半導体装置の製造におけるワ
イヤの張り状態を示す一部の模式的平面図である。
【００６２】本実施形態５では、半導体チップ２の周縁
に沿って電極６を配置し、これら電極６と絶縁膜７上に
アレイ状に設けた導体パッド１０とを絶縁膜５０で表面
を被覆したワイヤ１１で接続した例である。この場合、
導体パッド１０上にバンプ電極４を固定するに邪魔にな
らないようにワイヤ１１を張る必要がある。
【００６３】本実施形態５では半導体チップ２の表面に
バンプ電極４をアレイ状に配置できるため、より多くの
バンプ電極４を配置できる効果がある。
【００６４】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない、たとえ
ば、前記実施形態では、半導体チップの中央に沿って電
極を配置した例や半導体チップの縁に沿って電極を配置
した例について説明したが、これらを組み合わせた電極
配列の半導体装置およびその製造方法にも適用できる。
【００６５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）半導体素子の電極とバンプ電極を支持する導体パ
ッドは、絶縁性テープの一面に形成したリード構造に比
較して、機械的強度が高い導電性のワイヤで接続されて
いることから、シリコンからなる半導体素子と、前記半
導体素子の主面に設けられた絶縁性樹脂膜との間に大き
な熱膨張係数の違いが存在しても、熱応力によってワイ
ヤが破断しなくなり、信頼性が高いＣＳＰ型の半導体装
置を製造することができる。 （２）半導体素子の電極とバンプ電極を電気的に接続す
る手段は、絶縁性テープの一面に形成したリード構造に
比較して安価なワイヤとなることから、半導体装置の製
造コストの低廉化が達成できる。 （３）本発明の半導体装置の製造においては、最終段階
までウエハの状態で組み立て加工や検査等が行われるこ
とから、半導体装置の製造の生産性が高くなり、半導体
装置の製造コストの低減が達成できる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導
体装置を示す断面図である。
【図２】本実施形態１の半導体装置の平面図である。
【図３】本実施形態１の半導体装置の製造において回路
素子が縦横に形成されたウエハの平面図である。
【図４】前記回路素子を示すウエハの一部の拡大平面図
である。
【図５】前記ウエハの一部の拡大断面図である。
【図６】本実施形態１の半導体装置の製造において導電
性のパッドが形成されたウエハの一部の平面図である。
【図７】本実施形態１の半導体装置の製造においてワイ
ヤが張られたウエハの一部の平面図である。
【図８】前記ワイヤが張られたウエハの一部の模式的断
面図である。
【図９】本実施形態１の半導体装置の製造においてプロ
ーブ検査状態のウエハを示す模式的断面図である。
【図１０】本実施形態１の半導体装置の製造においてバ
ンプ電極が形成され、かつ絶縁性の保護体が形成された
ウエハの一部の模式的断面図である。
【図１１】本実施形態１の半導体装置の実装構造を示す
模式的断面図である。
【図１２】本実施形態１の半導体装置の製造方法を示す
フローチャートである。
【図１３】本発明の他の実施形態（実施形態２）である
半導体装置の製造におけるワイヤの張り状態を示す平面
図である。
【図１４】本発明の他の実施形態（実施形態３）である
半導体装置の製造におけるワイヤの張り状態を示す一部
の模式的平面図である。
【図１５】本発明で採用するワイヤの接続形態を示す模
式的平面図である。
【図１６】本発明の他の実施形態（実施形態４）である
半導体装置におけるワイヤ構造を示す一部の模式的断面
図である。
【図１７】本発明の他の実施形態（実施形態５）である
半導体装置の製造におけるワイヤの張り状態を示す一部
の模式的平面図である。
【符号の説明】
１…半導体装置、１ａ…半導体素子部、２…半導体素子
（半導体チップ）、３…保護体、４…バンプ電極、５…
空き領域、６…電極、７…絶縁体、１０…導体パッド、
１１…ワイヤ、２０…半導体基板、２０ａ…ウエハ、２
１…ダイシング領域、２２…導体層、２３…絶縁膜、２
５…プローブボード、２６…プローブ針、３０…実装基
板、３１…フット、４０…中央線、４５…突部、５０…
絶縁膜。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 主面に複数の電極を有する半導体素子
    と、少なくとも前記電極が設けられた領域を除く領域に
    形成される絶縁膜と、前記絶縁膜上に設けられる複数の
    導体パッドと、前記電極と前記導体パッドを接続する導
    電性のワイヤと、前記導体パッド上に固定されるバンプ
    電極と、前記各バンプ電極の一部を突出させる状態で前
    記半導体素子の主面側全体を覆うように設けられる絶縁
    性の保護体とを有することを特徴とする半導体装置。
  2. 【請求項２】 前記ワイヤは表面を絶縁膜で被覆されて
    いることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記絶縁膜は絶縁性樹脂膜で形成されて
    いることを特徴とする請求項１または請求項２に記載の
    半導体装置。
  4. 【請求項４】 半導体素子部が縦横に整列形成された半
    導体基板を用意する工程と、前記半導体基板の各半導体
    素子部の表面に電極を被うことなく絶縁膜を形成する工
    程と、前記絶縁膜上に複数の導体パッドを形成する工程
    と、前記電極と前記導体パッドを導電性のワイヤで接続
    する工程と、前記導体パッド上にバンプ電極を形成する
    工程と、前記各バンプ電極の一部を突出させる状態で前
    記半導体素子の主面側全体を絶縁性の保護体で覆う工程
    と、前記半導体基板を縦横に分断する工程とによって前
    記半導体素子部を含む半導体装置を製造することを特徴
    とする半導体装置の製造方法。
  5. 【請求項５】 絶縁膜で被覆されている導電性のワイヤ
    で前記電極と前記導体パッドを電気的に接続することを
    特徴とする請求項４に記載の半導体装置の製造方法。
  6. 【請求項６】 前記半導体素子の主面に絶縁性樹脂膜を
    選択的に形成して前記絶縁膜を形成することを特徴とす
    る請求項４または請求項５に記載の半導体装置の製造方
    法。
  7. 【請求項７】 前記ワイヤの接続工程とバンプ電極の形
    成工程との間にプローブ検査およびエージングを行い、
    前記保護体の形成工程とウエハの分断工程との間に選別
    およびマーキングを行うことを特徴とする請求項４乃至
    請求項６のいずれか１項に記載の半導体装置の製造方
    法。
JP10081644A 1998-03-27 1998-03-27 半導体装置およびその製造方法 Pending JPH11284020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10081644A JPH11284020A (ja) 1998-03-27 1998-03-27 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10081644A JPH11284020A (ja) 1998-03-27 1998-03-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11284020A true JPH11284020A (ja) 1999-10-15

Family

ID=13752059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10081644A Pending JPH11284020A (ja) 1998-03-27 1998-03-27 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11284020A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432137B1 (ko) * 2001-09-20 2004-05-17 동부전자 주식회사 칩 스케일 패키지 제조 방법
US7230326B2 (en) 2004-09-03 2007-06-12 Yamaha Corporation Semiconductor device and wire bonding chip size package therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432137B1 (ko) * 2001-09-20 2004-05-17 동부전자 주식회사 칩 스케일 패키지 제조 방법
US7230326B2 (en) 2004-09-03 2007-06-12 Yamaha Corporation Semiconductor device and wire bonding chip size package therefor

Similar Documents

Publication Publication Date Title
KR100301866B1 (ko) 영역 어레이 배선 칩의 tab시험
US6530515B1 (en) Micromachine stacked flip chip package fabrication method
US6765228B2 (en) Bonding pad with separate bonding and probing areas
US6522015B1 (en) Micromachine stacked wirebonded package
JP2001015679A (ja) 半導体装置及びその製造方法
JP2738568B2 (ja) 半導体チップモジュール
JP2009212315A (ja) 半導体装置及びその製造方法
KR19980070993A (ko) 반도체 장치 실장 구조 및 반도체 장치 실장 방법
US6638789B1 (en) Micromachine stacked wirebonded package fabrication method
JP3655069B2 (ja) 樹脂封止型半導体装置とその製造方法
JP3688065B2 (ja) 半導体装置の製造方法
JP3559554B2 (ja) 半導体装置およびその製造方法
US20010022397A1 (en) Hybrid BGA and QFP chip package assembly and process for same
US6331738B1 (en) Semiconductor device having a BGA structure
JPH11284020A (ja) 半導体装置およびその製造方法
US20020125568A1 (en) Method Of Fabricating Chip-Scale Packages And Resulting Structures
JP4038021B2 (ja) 半導体装置の製造方法
JP3739632B2 (ja) 半導体装置およびその製造方法
JPH0936167A (ja) 半導体装置
JPH11260850A (ja) 半導体装置およびその製造方法
JPH10189861A (ja) 半導体装置及びその製造方法
JPH05160215A (ja) 半導体装置用評価装置
JP2001044326A (ja) 半導体装置およびその製造方法
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지
JPH09330962A (ja) 半導体集積回路装置およびその製造方法