JPH04287356A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH04287356A
JPH04287356A JP3052416A JP5241691A JPH04287356A JP H04287356 A JPH04287356 A JP H04287356A JP 3052416 A JP3052416 A JP 3052416A JP 5241691 A JP5241691 A JP 5241691A JP H04287356 A JPH04287356 A JP H04287356A
Authority
JP
Japan
Prior art keywords
leads
busbar
lead
insulating tape
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3052416A
Other languages
English (en)
Other versions
JP2971594B2 (ja
Inventor
Akihiko Iwatani
昭彦 岩谷
Junichi Arita
順一 有田
Masahiro Ichitani
昌弘 一谷
Ichiro Anjo
安生　一郎
Hajime Murakami
元 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3052416A priority Critical patent/JP2971594B2/ja
Publication of JPH04287356A publication Critical patent/JPH04287356A/ja
Application granted granted Critical
Publication of JP2971594B2 publication Critical patent/JP2971594B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特にＬＯＣ（Ｌｅａｄ　Ｏｎ　Ｃｈｉｐ）構造を
備えた樹脂封止形ＬＳＩパッケージに適用して有効な技
術に関するものである。
【０００２】
【従来の技術】４メガビット（Ｍｂｉｔ）ダイナミック
ＲＡＭ（Ｄｙｎａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ
　Ｍｅｍｏｒｙ）や、１６メガビットＤＲＡＭなどの大
規模集積回路を形成した半導体チップを収容する樹脂封
止形ＬＳＩパッケージは、チップサイズが従来よりも増
大する一方でパッケージ寸法の増大には規格上の制約が
あるという理由から、パッケージ本体を構成する樹脂の
肉厚が極めて薄くなっている。そのため、パッケージ本
体内のインナーリード長が極めて短くなり、リードがパ
ッケージから抜け易くなったり、リードを折り曲げる際
にパッケージにクラックが発生したりするという問題が
生じている。
【０００３】さらに、上記樹脂封止形ＬＳＩパッケージ
のうち、ＳＯＪ（Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｊ−ｌ
ｅａｄ　ｐａｃｋａｇｅ）などの表面実装形ＬＳＩパッ
ケージでは、上記した問題に加えて、パッケージ中に含
まれる水分が半田リフロー時の熱で膨張することに起因
する、いわゆるリフロークラックが深刻な問題になって
いる。
【０００４】これらの問題の解決策として、チップを搭
載するタブ（ダイパッド）を廃止し、チップの主面に接
着した絶縁テープ上にリードを配置してリードとチップ
のボンディングパッドとをボンディングワイヤにより結
線する、いわゆるＬＯＣ（リード・オン・チップ）　構
造や、リード上に接着した絶縁テープの上にチップを搭
載し、リードとボンディングパッドとをワイヤで結線す
る、いわゆるＣＯＬ（Ｃｈｉｐ　Ｏｎ　Ｌｅａｄ）構造
などのタブレスリードフレーム方式が提案されている。
【０００５】上記タブレスリードフレーム方式を用いた
ＬＳＩパッケージは、■インナーリード長を長くするこ
とができるため、パッケージの耐熱性や耐湿性が向上す
る。
【０００６】■チップ周辺でインナーリードをひき回す
必要がないので、サイズの大きいチップでも従来寸法の
パッケージに収容することが可能となる。■チップ内の
配線長を短くすることができるため、信号の配線遅延が
低減される。■水分がたまってリフロークラックの原因
となるタブの廃止により、リフロークラック耐性が向上
する、などの特徴がある。
【０００７】また、上記ＬＯＣ構造のＬＳＩパッケージ
においては、チップに電源（電源電圧〔ＶＣＣ〕、基準
電圧〔ＶＳＳ〕）を供給するそれぞれのインナーリード
をチップの長辺に平行して引き伸ばし、それらをチップ
の主面上の中央部に配置する方式が採用されている（以
下、本願においては、チップ中央部に引き伸ばされた上
記電源供給用インナーリードをバスバーリードと称する
）。 このバスバーリードを有するＬＯＣ構造のＬＳＩパッケ
ージは、チップの主面のどの箇所にも短距離で電源を供
給することができるので、電源ノイズが低減され、回路
の高速動作を実現することができるという利点がある。
【０００８】なお、上記バスバーリードを有するＬＯＣ
構造のＬＳＩパッケージについては、日経ＢＰ社、１９
９１年２月１日発行の「日経マイクロデバイス、２月１
日号」Ｐ８９〜Ｐ９７、特願平２−２３４１９３号公報
などに記載がある。
【０００９】
【発明が解決しようとする課題】ところが、前記バスバ
ーリードを有するＬＯＣ構造のＬＳＩパッケージは、温
度サイクル試験時にクラックが生じ易いという欠点があ
った。
【００１０】本発明者が検討したところによると、パッ
ケージクラック発生のメカニズムは、以下のようなもの
であると考えられる。
【００１１】すなわち、ＬＯＣ構造のＬＳＩパッケージ
に使用されている絶縁テープは、その熱膨張率が他の部
材（チップ、リード、樹脂）に比べて大きいため、温度
サイクル試験の低温側でこの絶縁テープが収縮した際、
その収縮応力によって絶縁テープの側面と樹脂との界面
に剥離が生じると共に、バスバーリードに撓みが発生す
る。
【００１２】これにより、絶縁テープの側面と樹脂との
界面に生じた剥離がバスバーリードの側面、次いで上面
へと進展し、バスバーリードのコーナー部に応力が集中
してパッケージクラックが発生する。
【００１３】本発明は、上述したパッケージクラック発
生のメカニズムに着目してなされたものであり、その目
的は、バスバーリードを有するＬＯＣ構造のＬＳＩパッ
ケージのクラックを防止することのできる技術を提供す
ることにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１６】本発明のバスバーリードを有するＬＯＣ構
造のＬＳＩパッケージは、下記の構成（１）〜（９）う
ち、少なくとも一つを備えている。
【００１７】（１）．インナーリードおよびバスバーリ
ードのボンディングエリアだけにメッキを施し、その他
のエリアにはメッキを施さない。
【００１８】（２）．バスバーリードを絶縁テープの外
縁よりも内側に配置することによって、バスバーリード
の側面を絶縁テープの側面から遠ざける。
【００１９】（３）．バスバーリードの上面に凹凸を設
ける。
【００２０】（４）．バスバーリードの側面に凹凸を設
ける。
【００２１】（５）．バスバーリードを絶縁テープの上
面と平行する面内でジグザグ状に折り曲げる。
【００２２】（６）．バスバーリードの厚さをインナー
リードよりも薄くする。
【００２３】（７）．インナーリードおよびバスバーリ
ードの下面に配置される絶縁テープの面積をそれらの面
積と略等しくすることによって、絶縁テープの面積を必
要最小限まで縮小する。
【００２４】（８）．絶縁テープを熱膨張率１．４×１
０−５／℃以下の絶縁材料で構成する。
【００２５】（９）．絶縁テープの厚さを０．１ｍｍ以
下にする。
【００２６】
【作用】上記した手段（１）　によれば、リード（イン
ナーリードおよびバスバーリード）と樹脂との接着性が
向上する。すなわち、表面にＡｇなどのメッキを施した
リードは、メッキ処理をしないリードに比べて樹脂との
接着力が弱いので、必要な箇所（ボンディングエリア）
にだけメッキを施すことにより、リードの全面にメッキ
を施している従来技術に比べてリードと樹脂との接着性
が向上する。
【００２７】上記した手段（２）　によれば、バスバー
リードの側面を絶縁テープの側面から遠ざけることによ
り、絶縁テープの側面と樹脂との界面に生じた剥離がバ
スバーリードの側面へと進展するのを防止することがで
きる。
【００２８】上記した手段（３）　によれば、バスバー
リードの上面に凹凸を設けることにより、バスバーリー
ドの上面が平坦な場合に比べてバスバーリードと樹脂と
の接着力が向上する。
【００２９】上記した手段（４）　によれば、バスバー
リードの側面に凹凸を設けることにより、バスバーリー
ドの撓みが抑制されると共に、応力が集中するコーナー
位置が分散されるため、バスバーリードのコーナー部へ
の応力集中が緩和される。
【００３０】上記した手段（５）　によれば、バスバー
リードを絶縁テープの上面に平行な面内でジグザグ状に
折り曲げることにより、前記手段（４）　と同様の効果
が得られ、そのコーナー部への応力集中が緩和される。
【００３１】上記した手段（６）　によれば、バスバー
リードの厚さをインナーリードよりも薄くすることによ
り、バスバーリードのコーナー部に集中する応力が低減
される。
【００３２】上記した手段（７）　によれば、絶縁テー
プの面積を必要最小限にすることにより、その収縮応力
が低減される。また、テープ接着剤の濡れにくい部分を
除去することもできる。
【００３３】上記した手段（８）　によれば、絶縁テー
プを熱膨張率１．４×１０−５／℃以下の絶縁材料で構
成することにより、その収縮応力が低減される。
【００３４】上記した手段（９）　によれば、絶縁テー
プの厚さを０．１ｍｍ以下まで薄くすることにより、そ
の体積が小さくなるので、収縮応力が低減される。
【００３５】以下、本発明を実施例により説明する。な
お、実施例を説明するための全図において、同一の機能
を有するものは同一の符号を付け、その繰り返しの説明
は省略する。
【００３６】
【実施例】本実施例のＬＳＩパッケージを図１〜図３に
より説明する。図１は、このＬＳＩパッケージのインナ
ーリードおよびバスバーリードを示す要部平面図、図２
は、このＬＳＩパッケージの要部破断斜視図、図３は、
このＬＳＩパッケージの短辺方向に沿った断面図である
。
【００３７】図２および図３に示すように、本実施例の
ＬＳＩパッケージ１は、樹脂封止形ＬＳＩパッケージの
一種のＳＯＪである。このＬＳＩパッケージ１は、例え
ば４００（ｍｉｌ）のパッケージサイズを有している。 パッケージ本体２は、例えばシリコーンフィラーを添加
したエポキシ系樹脂からなり、その内部にはシリコン単
結晶からなる長方形の半導体チップ３が封止されている
。このチップ３の主面には、例えば１６メガビット（Ｍ
ｂｉｔ）の大容量を有するＤＲＡＭが形成されている。
【００３８】上記チップ３の主面上には、例えば４枚の
絶縁テープ４が接着されている。この絶縁テープ４の基
材は、例えば熱膨張率（α）が１．４×１０−５／℃以
下またはそれ以下で、厚さが０．１ｍｍまたはそれ以下
のポリイミド系樹脂テープからなり、エポキシ系または
ポリイミド系の接着剤によってチップ３の主面上に接着
されている。
【００３９】上記４枚の絶縁テープ４に挟まれたチップ
３の主面の中央部には、チップ３の長辺方向に沿って複
数のボンディングパッド５が形成されている。また、上
記絶縁テープ４上には、チップ３の長辺方向に沿って複
数のインナーリード６Ａが配置されている。すなわち、
本実施例のＬＳＩパッケージ１は、チップ３の主面上に
絶縁テープ４を介してインナーリード６Ａを配置したＬ
ＯＣ（リード・オン・チップ）構造を採用している。
【００４０】上記インナーリード６Ａは、パッケージ本
体２の長辺の側面から外方に延在するアウターリード６
Ｂと一体に構成されている。アウターリード６Ｂのそれ
ぞれには、規格に基づき所定の番号が付されている。本
実施例のＬＳＩパッケージ１は、例えば２４本のアウタ
ーリード６Ｂを有し、図２に示すように、パッケージ本
体２の手前の左端から右端に沿って１番端子〜６番端子
、９番端子〜１４番端子が配置され、パッケージ本体２
の向こう側の右端から左端に沿って１５番端子〜２０番
端子、２３番端子〜２８番端子が配置されている。
【００４１】上記２４本の端子のうち、パッケージ本体
２の手前の１番端子および１４番端子は電源電圧〔ＶＣ
Ｃ〕端子である。電源電圧〔ＶＣＣ〕は、例えば回路の
動作電圧５〔Ｖ〕である。また、パッケージ本体２の向
こう側の１５番端子および２８番端子は基準電圧〔ＶＳ
Ｓ〕端子である。基準電圧〔ＶＳＳ〕は、例えば回路の
基準電圧０〔Ｖ〕（ＧＮＤ）である。
【００４２】２番端子はデータ入力信号端子、３番端子
は空き端子、４番端子はライトイネーブル信号端子、５
番端子はロウアドレスストローブ信号端子、６番端子、
９〜１３番端子、１６〜２０番端子および２３番端子は
アドレス信号端子、２４番端子は空き端子、２５番端子
はカラムアドレスストローブ信号端子、２６番端子は空
き端子、２７番端子はデータ出力端子である。なお、チ
ップ３の短辺には、チップ支持用リード６Ｃが設けられ
ている。
【００４３】上記アウターリード６Ｂ、インナーリード
６Ａおよびチップ支持用リード６Ｃのそれぞれは、リー
ドフレームから切断され、かつ成形されている。リード
フレームは、例えば４２アロイなどのＦｅ−Ｎｉ合金、
またはＣｕで構成されており、その板厚は１５０〜２５
０μｍ程度である。
【００４４】上記２４本のインナーリード６Ａのうち、
電源電圧〔ＶＣＣ〕端子である１番端子および１４番端
子は、図２の手前の絶縁テープ４上のバスバーリード７
と一体に形成されている。また、基準電圧〔ＶＳＳ〕端
子である１５番端子および２８番端子は、図２の向こう
側の絶縁テープ４上のバスバーリード７と一体に形成さ
れている。上記一対のバスバーリード７，７のそれぞれ
は、コの字状のパターンを有しており、例えばエポキシ
系またはポリイミド系接着剤によって絶縁テープ４上に
接着されている。
【００４５】上記バスバーリード７によって三方を囲ま
れたインナーリード６Ａ（２番端子〜６番端子、９番端
子〜１３番端子、１６番端子〜２０番端子、２３番端子
〜２７番端子）のそれぞれは、エポキシ系またはポリイ
ミド系接着剤によって絶縁テープ４上に接着されている
。
【００４６】上記インナーリード６Ａのそれぞれは、ボ
ンディングワイヤ８を通じてチップ３のボンディングパ
ッド５と電気的に接続されている。電源電圧〔ＶＣＣ〕
端子を構成するインナーリード６Ａに接続されるボンデ
ィングワイヤ８、および基準電圧〔ＶＳＳ〕端子を構成
するインナーリード６Ａに接続されるワイヤ８のそれぞ
れの一端は、バスバーリード７上にボンディングされて
いる。また、信号端子を構成するインナーリード６Ａに
接続されるボンディングワイヤ８のそれぞれの一端は、
バスバーリード７の上を跨ぐようにしてインナーリード
６Ａ上にボンディングされている。
【００４７】上記ボンディングワイヤ８は、Ａｕ、Ｃｕ
、Ａｌあるいはこれらの金属の表面に絶縁性樹脂を被覆
した被覆ワイヤからなる。また、ボンディングワイヤ８
は、例えば熱圧着に超音波振動を併用したボンディング
法を用いてボンディングされている。
【００４８】図１に示すように、上記インナーリード６
Ａおよびバスバーリード７の上面において、ボンディン
グワイヤ８の一端が接続される領域（ボンディングエリ
ア））には、Ａｇ、ＡｕまたはＰｄからなるメッキパタ
ーン９が形成されている。すなわち、本実施例のＬＳＩ
パッケージ１は、インナーリード６ａおよびバスバーリ
ード７のボンディングエリアだけにメッキを施し、その
他のエリアにはメッキを施していない。
【００４９】また、図１および図３に示すように、上記
バスバーリード７は、絶縁テープ４の外縁よりも内側に
配置されている。すなわち、本実施例のＬＳＩパッケー
ジ１は、バスバーリード７の側面を絶縁テープ４の側面
から遠ざけている。
【００５０】以上のように構成された本実施例によれば
、下記のような作用、効果を得ることができる。
【００５１】（１）．インナーリード６Ａおよびバスバ
ーリード７のボンディングエリアだけにメッキを施し、
その他のエリアにはメッキを施さないことにより、イン
ナーリード６Ａおよびバスバーリード７の全面にメッキ
を施す場合に比べて、インナーリード６Ａおよびバスバ
ーリード７とパッケージ本体２を構成する樹脂との接着
性が向上する。
【００５２】（２）．バスバーリード７の側面を絶縁テ
ープ４の側面から遠ざけることにより、万一絶縁テープ
４の側面と樹脂との界面に剥離が生じた場合でも、この
剥離がバスバーリード７の側面へと進展するのを防止す
ることができる。
【００５３】（３）．絶縁テープ４を熱膨張率１．４×
１０−５／℃以下の絶縁材料で構成することにより、そ
の収縮応力を低減することができる。
【００５４】（４）．絶縁テープ４の厚さを０．１ｍｍ
またはその以下にすることにより、その体積が小さくな
るので、その収縮応力を低減することができる。
【００５５】（５）．上記（１）　〜（４）　により、
パッケージクラックの発生率を低減することができるの
で、ＤＲＡＭの動作信頼性、寿命が向上する。
【００５６】図４は、本発明の他の実施例であるＬＳＩ
パッケージ１のインナーリード６Ａおよびバスバーリー
ド７を示す要部平面図である。
【００５７】本図に示すように、インナーリード６Ａお
よびバスバーリード７のそれぞれの下面に配置された絶
縁テープ４は、その面積がインナーリード６Ａおよびバ
スバーリード７の面積と略等しくなっている。このよう
に、本実施例のＬＳＩパッケージ１は、絶縁テープ４の
面積を必要最小限まで縮小し、その収縮応力を低減した
ので、パッケージクラックの発生率を低減することがで
きる。
【００５８】図５は、本発明の他の実施例であるＬＳＩ
パッケージ１のインナーリード６Ａおよびバスバーリー
ド７を示す要部平面図である。
【００５９】本図に示すように、バスバーリード７は、
その側面の一部に凹凸パターン１０が設けられている。 これにより、絶縁テープ４の収縮応力に起因するバスバ
ーリード７の撓みが抑制されるので、パッケージクラッ
クの発生率を低減することができる。
【００６０】図６は、本発明の他の実施例であるＬＳＩ
パッケージ１の短辺方向に沿った断面図である。
【００６１】本図に示すように、バスバーリード７は、
その厚さがインナーリード６Ａよりも薄くなっている。 これにより、バスバーリード７のコーナー部に集中する
応力が低減されるので、パッケージクラックの発生率を
低減することができる。
【００６２】バスバーリード７の厚さをインナーリード
６Ａよりも薄く加工するには、例えばプレスで圧潰した
り、エッチングしたりすればよい。
【００６３】図７は、本発明の他の実施例であるＬＳＩ
パッケージ１のインナーリード６Ａおよびバスバーリー
ド７を示す要部平面図である。
【００６４】本図に示すように、バスバーリード７は、
その上面に多数のディンプル（窪み）１１が設けられて
いる。これにより、上面が平坦な場合に比べてバスバー
リード７とパッケージ本体２を構成する樹脂との接着力
が向上するので、パッケージクラックの発生率を低減す
ることができる。
【００６５】図８は、本発明の他の実施例であるＬＳＩ
パッケージ１のインナーリード６Ａおよびバスバーリー
ド７を示す要部平面図である。
【００６６】本図に示すように、バスバーリード７は、
絶縁フィルム４の上面に平行な面内でジクザグ状に折り
曲げられている。これにより、絶縁テープ４の収縮応力
に起因するバスバーリード７の撓みが抑制されるので、
そのコーナー部への応力集中が緩和され、パッケージク
ラックの発生率を低減することができる。
【００６７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００６８】実施例では、本発明をＳＯＪに適用した場
合について説明したが、これに限定されるものではなく
、少なくともバスバーリードを有するＬＯＣ構造の樹脂
封止形ＬＳＩパッケージ全般に適用することができる。
【００６９】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００７０】本発明によれば、バスバーリードを有する
ＬＯＣ構造の樹脂封止形ＬＳＩパッケージのクラック発
生率を低減することができるので、樹脂封止形ＬＳＩパ
ッケージの信頼性、寿命が向上する。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体集積回路装置の
要部平面図である。
【図２】この半導体集積回路装置の要部破断斜視図であ
る。
【図３】この半導体集積回路装置の断面図である。
【図４】本発明の他の実施例である半導体集積回路装置
の要部平面図である。
【図５】本発明の他の実施例である半導体集積回路装置
の要部平面図である。
【図６】本発明の他の実施例である半導体集積回路装置
の断面図である。
【図７】本発明の他の実施例である半導体集積回路装置
の要部平面図である。
【図８】本発明の他の実施例である半導体集積回路装置
の要部平面図である。
【符号の説明】
１　　ＬＳＩパッケージ ２　　パッケージ本体 ３　　半導体チップ ４　　絶縁テープ ５　　ボンディングパッド ６Ａ　　インナーリード ６Ｂ　　アウターリード ６Ｃ　　チップ支持用リード ７　　バスバーリード ８　　ボンディングワイヤ ９　　メッキパターン １０　　凹凸パターン １１　　ディンプル（窪み）

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】　　樹脂封止形ＬＳＩパッケージに封止さ
    れた半導体チップの主面上に絶縁テープを介してインナ
    ーリードおよびバスバーリードを配置し、前記インナー
    リードおよびバスバーリードと前記半導体チップのボン
    ディングパッドとをボンディングワイヤにより結線した
    リード・オン・チップ構造を有する半導体集積回路装置
    であって、前記インナーリードおよびバスバーリードの
    ボンディングエリアのみにメッキを施したことを特徴と
    する半導体集積回路装置。
  2. 【請求項２】　　樹脂封止形ＬＳＩパッケージに封止さ
    れた半導体チップの主面上に絶縁テープを介してインナ
    ーリードおよびバスバーリードを配置し、前記インナー
    リードおよびバスバーリードと前記半導体チップのボン
    ディングパッドとをボンディングワイヤにより結線した
    リード・オン・チップ構造を有する半導体集積回路装置
    であって、前記バスバーリードを前記絶縁テープの外縁
    よりも内側に配置したことを特徴とする半導体集積回路
    装置。
  3. 【請求項３】　　樹脂封止形ＬＳＩパッケージに封止さ
    れた半導体チップの主面上に絶縁テープを介してインナ
    ーリードおよびバスバーリードを配置し、前記インナー
    リードおよびバスバーリードと前記半導体チップのボン
    ディングパッドとをボンディングワイヤにより結線した
    リード・オン・チップ構造を有する半導体集積回路装置
    であって、前記バスバーリードの上面に凹凸を設けたこ
    とを特徴とする半導体集積回路装置。
  4. 【請求項４】　　樹脂封止形ＬＳＩパッケージに封止さ
    れた半導体チップの主面上に絶縁テープを介してインナ
    ーリードおよびバスバーリードを配置し、前記インナー
    リードおよびバスバーリードと前記半導体チップのボン
    ディングパッドとをボンディングワイヤにより結線した
    リード・オン・チップ構造を有する半導体集積回路装置
    であって、前記バスバーリードの側面に凹凸を設けたこ
    とを特徴とする半導体集積回路装置。
  5. 【請求項５】　　樹脂封止形ＬＳＩパッケージに封止さ
    れた半導体チップの主面上に絶縁テープを介してインナ
    ーリードおよびバスバーリードを配置し、前記インナー
    リードおよびバスバーリードと前記半導体チップのボン
    ディングパッドとをボンディングワイヤにより結線した
    リード・オン・チップ構造を有する半導体集積回路装置
    であって、前記バスバーリードを前記絶縁テープの上面
    に平行な面内でジグザグ状に折り曲げたことを特徴とす
    る半導体集積回路装置。
  6. 【請求項６】　　樹脂封止形ＬＳＩパッケージに封止さ
    れた半導体チップの主面上に絶縁テープを介してインナ
    ーリードおよびバスバーリードを配置し、前記インナー
    リードおよびバスバーリードと前記半導体チップのボン
    ディングパッドとをボンディングワイヤにより結線した
    リード・オン・チップ構造を有する半導体集積回路装置
    であって、前記バスバーリードの厚さを前記インナーリ
    ードよりも薄くしたことを特徴とする半導体集積回路装
    置。
  7. 【請求項７】　　樹脂封止形ＬＳＩパッケージに封止さ
    れた半導体チップの主面上に絶縁テープを介してインナ
    ーリードおよびバスバーリードを配置し、前記インナー
    リードおよびバスバーリードと前記半導体チップのボン
    ディングパッドとをボンディングワイヤにより結線した
    リード・オン・チップ構造を有する半導体集積回路装置
    であって、前記インナーリードおよび前記バスバーリー
    ドの下面に配置された前記絶縁テープの面積を前記イン
    ナーリードおよび前記バスバーリードの面積と略等しく
    したことを特徴とする半導体集積回路装置。
  8. 【請求項８】　　樹脂封止形ＬＳＩパッケージに封止さ
    れた半導体チップの主面上に絶縁テープを介してインナ
    ーリードおよびバスバーリードを配置し、前記インナー
    リードおよびバスバーリードと前記半導体チップのボン
    ディングパッドとをボンディングワイヤにより結線した
    リード・オン・チップ構造を有する半導体集積回路装置
    であって、前記絶縁テープが熱膨張率１．４×１０−５
    ／℃以下の絶縁材料からなることを特徴とする半導体集
    積回路装置。
  9. 【請求項９】　　樹脂封止形ＬＳＩパッケージに封止さ
    れた半導体チップの主面上に絶縁テープを介してインナ
    ーリードおよびバスバーリードを配置し、前記インナー
    リードおよびバスバーリードと前記半導体チップのボン
    ディングパッドとをボンディングワイヤにより結線した
    リード・オン・チップ構造を有する半導体集積回路装置
    であって、前記絶縁テープの厚さを０．１ｍｍ以下にし
    たことを特徴とする半導体集積回路装置。
JP3052416A 1991-03-18 1991-03-18 半導体集積回路装置 Expired - Lifetime JP2971594B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3052416A JP2971594B2 (ja) 1991-03-18 1991-03-18 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3052416A JP2971594B2 (ja) 1991-03-18 1991-03-18 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH04287356A true JPH04287356A (ja) 1992-10-12
JP2971594B2 JP2971594B2 (ja) 1999-11-08

Family

ID=12914190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3052416A Expired - Lifetime JP2971594B2 (ja) 1991-03-18 1991-03-18 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2971594B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07252459A (ja) * 1993-03-29 1995-10-03 Hitachi Chem Co Ltd 耐熱性接着剤
US6215169B1 (en) 1998-05-15 2001-04-10 Nec Corporation Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07252459A (ja) * 1993-03-29 1995-10-03 Hitachi Chem Co Ltd 耐熱性接着剤
US6215169B1 (en) 1998-05-15 2001-04-10 Nec Corporation Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface

Also Published As

Publication number Publication date
JP2971594B2 (ja) 1999-11-08

Similar Documents

Publication Publication Date Title
JP3768744B2 (ja) 半導体装置およびその製造方法
JP2582013B2 (ja) 樹脂封止型半導体装置及びその製造方法
EP0461639A2 (en) Plastic-molded-type semiconductor device
US5252854A (en) Semiconductor device having stacked lead structure
US6803258B2 (en) Semiconductor device
US6340837B1 (en) Semiconductor device and method of fabricating the same
JP2001085609A (ja) 半導体装置およびその製造方法
JP3415509B2 (ja) 半導体装置
KR100600690B1 (ko) 반도체장치및그제조방법
JPH11251506A (ja) 半導体装置およびその製造方法
JP3497775B2 (ja) 半導体装置
JP2971594B2 (ja) 半導体集積回路装置
JP2852112B2 (ja) 半導体集積回路装置
JPH0461152A (ja) 半導体装置
JP3565114B2 (ja) 樹脂封止型半導体装置
JP2567870B2 (ja) 半導体記憶装置
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JPH05136312A (ja) 半導体装置
JP3288973B2 (ja) 半導体装置、積層体及びモジュール構造体
KR950006434B1 (ko) 리이드 프레임
JPH08125118A (ja) 半導体集積回路装置
JPH03201545A (ja) 半導体装置
JPH04133464A (ja) 樹脂封止型半導体装置
JPH06163801A (ja) 樹脂封止型半導体装置
JP3574718B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 12