TW468260B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TW468260B
TW468260B TW088101506A TW88101506A TW468260B TW 468260 B TW468260 B TW 468260B TW 088101506 A TW088101506 A TW 088101506A TW 88101506 A TW88101506 A TW 88101506A TW 468260 B TW468260 B TW 468260B
Authority
TW
Taiwan
Prior art keywords
pin
semiconductor wafer
main surface
pins
patent application
Prior art date
Application number
TW088101506A
Other languages
English (en)
Inventor
Kunihiro Tsubosaki
Masachika Masuda
Akihiko Iwaya
Atsushi Nakamura
Chikako Imura
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW468260B publication Critical patent/TW468260B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

)26 0 A7 _,____B7____ 五、發明説明（1 ) 本發明係有關於半導體裝置及其製造方法，尤其是有 關於適用具有半導體晶片的主面上配置引線的內引線部的 導入晶片（Lead On Chip ;以下稱LOC)構造的封裝之 半導體裝置而有效的技術β 表面實裝型L S I封裝之一具有L 0 C構造之封裝《 此封裝係在半導體晶片的主面上透過絕緣膜來配置引線的 內引線部，將此內引線部與半導體晶片的結合片以A u線 做導電連接的構造》絕緣膜則像是用聚醯亞胺的耐熱性樹 脂構成的•在其兩面塗佈接著劑。 針對具有此種L 0 C構造的封裝，則具有記載在曰本 特開平第2-246125號公報等。 由於前述的L 0 C構造的封裝·在半導體晶片與內引 線部之間介裝厚度5 0 左右的絕緣膜，在製造厚度1 mm左右的超薄型封裝時，絕緣膜具有妨礙薄型化的問題 。此外，絕緣膜製造成本高，若考慮將此黏貼在引線框費 事等，亦具有封裝製造成本增高的問題。 經濟部中央樣準局員工消費合作社印11 (請先閲讀背面之注意事項再填寫本頁) 進而，因爲此絕緣膜吸濕性比構成封裝的樹脂髙，所 以封裝組裝後的溫度循環試驗時的熱度，或將封裝焊接在 實裝基板時的熱度，而被絕緣膜吸收的水份會急遽的氣化 膨脹，也會引起封裝斷裂。 本發明之目的在於提供一增進L 0 C構造的封裝薄型 化之技術》 本發明之另一目的在於提供.一減低L 0 C構造的封裝 的製造成本之技術。 本紙張尺度逍用中圃8家橾率（〇阳）人4规格（210><297公釐> -4- ；..260 ；..260 蛵濟部中央樣準局負工消费合作社印製 A7 __B7___ 五、發明説明（2 ) 本發明之又另一目的在於提供一提升L 0 C構造的封 裝可靠性及製造良品率之技術》 本發明之前述及其他目的與創新的特徵，由本說明書 的記述及所附圖面即可明白。 本案所揭示的發明中，若簡單地說明代表性的發明槪 要，即如以下所述。 (1 )本發明之半導體裝置，具有沿著複數個結合片 配列方向而延伸設在半導體晶片的主面上，在其中一部份 設有在前述半導體晶片的主面方向移位的彎曲部之電源用 引線、和其中一端部配置在前述半導體晶片的主面上之信 號用引線，前述電源用引線及前述信號用引線，則是介設 線而與前述複數個結合片的任一導電連接 > 前述電源用引 線則是介設接著層而將前述彎曲部貼固在前述半導體晶片 的主面，前述信號用引線則是與前述半導體晶片的主面離 間而配置的。 (2) 本發明之半導體裝置，乃針對前述（1 )的半 導體裝置中，前述電源用引線包含對前述半導體晶片供給 電源電壓之第一電源用引線、和供給標準電壓之第2電源 用引線，前述第1電源用引線與前述第2電源用引線，則 是隔著前述複數個結合片而成相對的配置。 (3) 本發明之半導體裝置，乃針對前述（1 )的半 導體裝置中，前述信號用引線與前述半導體晶片的主面之 離間距離，係比前述電源用引線與前述半導體晶片的主面 的離間距離還大。 (請先閲讀背面之注意事項再填寫本頁) .,4.
，1T 本紙張尺度通用中國國家梂準（CNS ) Α4规格（210X297公釐） -5- 6 8 260 A7 _B7___ 五、發明説明（3 ) (4)本發明之半導體裝置，乃針對前述（1 )的半 導體裝置中，設在前述電源用引線之前述彎曲部’係設置 在比前述半導體晶片的端部更內側β (5 )本發明之半導體裝置，乃針對前述（1 )的半 導體裝置中，前述電源兩引線及前述信號用引線’乃於前 述半導體晶片的端部’從其主面離間1 〇 以上。 (6) 本發明之半導體裝置，乃針對前述（1 )的半 導體裝置中，前述接著層乃由熱可塑性接著劑製成的β (7) 本發明之半導體裝置，乃針對前述（1 )的半 導體裝置中，前述信號用引線1乃比前述電源用引線更爲 離間前述結合片而配置的’導電連接前述信號用引線與前 述結合片的前述線’則是跨在前述電源用引線之上而結合 的。 (8 )本發明之半導體裝置，乃針對前述（1 )的半 導體裝置中，前述電源用引線的一部份’乃設有在與前述 半導體晶片的主面平行的面內移位之彎曲部。 經濟部中央樣準局員工消费合作社印製 (請先W讀背面之注意事項再填寫本頁) (9 )本發明之半導體裝置，乃針對前述（1 )的半 導體裝置中，於前述半導體晶片的主面形成表面保護膜， 前述表面保護膜的下層形成與前述電源用引線導電連接之 電源配線。 (1 〇 )本發明之半導體裝置，乃針對前述（1 )的 半導體裝置中’在除了形成前述結合片的區域以外的前述 半導體晶片的主面’形成用以緩和線結合時的衝擊之絕緣 層。 本紙張尺度通用中1國家揉率（CNS ) Α4規格（210X297公釐）· 6 · 4 6 8 26 0 A7 ___ B7 五、發明説明（4 ) (1 1 )本發明之半導體裝置，乃針對前述（1 )的 半導體裝置中，前述半導體晶片、前述電源用引線的內引 線部及前述信號用引線的內引線部，乃封密在樹脂封裝的 內部，前述電源用引線的外引線部及前述信號用引線的外 引線部則被拉出前述樹脂封裝的外部。 .(1 2 )本發明之半導體裝置，具有沿著複數個結合 片的配列方向而延伸設在半導體晶片的主面上而互相連結 ，在其中一部份設有在前述半導體晶片的主面方向移位的 彎曲部之電源用引線、和其中一端部配置在前述半導體晶 片的主面上之信號用引線，前述電源用引線及前述信號用 引線，則是介設線而與前述複數個結合片的任一導電連接 1前述電源用引線則是介設接著層而將前述彎曲部貼固在 前述半導體晶片的主面，前述信號用引線則是與前述半導 體晶片的主面離間而配置的》 經濟部中央標準局貝工消費合作杜印裝 (請先《讀背面之注意事項再填寫本頁) (1 3)本發明之半導體裝置，乃針對前述（1 2) 的半導體裝置中，沿著前述複數個結合片的配列方向而延 伸設置之引線，則包含對前述半導體晶片供給電源電壓之 第I電源用引線、和供給標準電壓之第2電源用引線，前 述第1電源用引線與前述第2電源用引線，則是隔著前述 複數個結合片而成相對的配置= 〔1 4 )本發明之半導體裝置，乃針對前述（1 2 ) 的半導體裝置中，在沿著前述複數個結合片的配列方向而 延伸設置之引線的一部份，係設有延伸設置在離間前述結 合片的方向之突起部*導電連接前述電源用引線與前述結 本紙張尺度通用中國國家標準< CNS ) A4規格（210Χ2ί>7公釐） 4 6 8 260 A7 B7 經濟部中央樣準局男工消t合作社印裝 五、發明説明（5 ) 合片的前述線的一端部，則是結合在前述突起部上。 (1 5 )本發明之半導體裝置，乃針對前述（1 2 ) 的半導體裝置中，在前述電源用引線的一部份連接延伸設 置在前述半導體晶片近傍之分叉引線*導電連接前述電源 用引線與前述結合片之前述線的一端部，則是結合在前述 分叉引線上。 (1 6 )本發明之半導體裝置.，具有沿著複數個結合 片的配列方向而延伸設在半導體晶片的主面上，且至少其 中一部份爲介設接著劑而貼固在前述半導體晶片的主面之 電源用引線、和其中一端部配置在前述半導體晶片的主面 上之信號用引線，前述電源用引線及前述信號用引線，則 是介設線而與前述複數個結合片的任一導電連接|前述信 號用引線則是與前述半導體晶片的主面離間而配置的。 (1 7 )本發明之半導體裝置，乃針對前述（1 6 ) 的半導體裝置中，前述接著層係形成在前述電源用引線下 面的略整個範圍。 (1 8 )本發明之半導體裝置，乃針對前述（1 6 ) 的半導體裝置中，前述接著層係形成在前述電源用引線下 面的一部份。 (1 9 )本發明之半導體裝置，乃針對前述（1 6 ) 的半導體裝置中，前述接著層係形成在前述電源用引線的 結合範圍的下面。 (2 0 )本發明之半導體裝置之製造方法包含有以下 之工程（a )〜（d ): (請先s讀背面之注意事項再填寫本頁) 訂 本紙張尺度逍用中國國家橾準（CNS ) A4规格（210X297公釐） 4 6 8 26 0 A7 B7 五、發明説明（6 ) (a )準備有形成沿著形成在支持其中一面的半導體晶片 的主面的複數個結合片的配列方向而延伸設置，且具備有 在前述半導體晶片的主面方向移位的彎曲部之電源用引線 、和其中一端部是與前述半導體晶片的主面離間而配置之 信號用引線之引線框之工程： (b )重合前述引線框與前述半導體晶片，於形成在前述 電源用引線的一部份的前述彎曲部與前述半導體晶片的主 面間介設接著層*藉此將前述半導體晶片支持、固定在前 述引線框的一面之工程： (c )將形成在前述引線框的前述電源引.線及前述信號用 引線與形成在前述半導體晶片主面的前述結合片以線做結 線之工程； (d )封裝密封前述半導體晶片之工程。 本發明之半導體裝置具有將前述L 0 C構造的封裝以 複數個積層在印刷配線基板上下方向而實裝之多片式模組 構造。 經濟部中央標率局貝工消费合作社印装 (請先閲讀背面之注意事項再填寫本頁) 〔發明之實施形態〕 以下將本發明之實施形態根據圖面做詳細說明》再者 ，針對爲了說明實施形態的所有圖中具有同一機構者附上 同一符號，省略其重複的說明。 (實施形態1 ) 本實施形態之半導體裝置係爲表面實裝型L S I封裝 的一種之 TSOP ( Thin Small Outline Package )。第 1 本紙張尺度適用中國國家標率（CNS > A4规格（210X297公釐） -9- 468260 A7 B7 五、發明説明（7 ) 圖係表示此TSOP外觀之立體圖，第2圖係表示此 TSOP內部構造之槪略立體圖，第3圖係此丁 SOP之 槪略平面圖 〇 由以連續模製法成形的氧環系樹脂製成之T S 0 P的 封裝本體1 ，例如具有寬度400mi 1 、厚度1mm的 外形尺寸，在其內部密封有由形成6. 4Mb i t的 D R A Μ ( Dynamic Random Access Memory )的單結晶砂 製成的矩形半導體晶片2。 如放大第4圖所示，上述DRAM係以形成在半導體 晶片2的主面*分成8個記憶排MM與周邊電路所構成的 。在形成D RAM的周邊電路之半導體晶片2的中央部， 沿著其長邊方向以一列配置複數個結合片B P。圖式省略 ，但記憶排Μ Μ則各自分成複數個記憶陣列，記憶陣列則 是分別以行列狀配置複數個記憶格所構成的。 經濟部中央橾準局員工消费合作社印家 (請先閲讀背面之注意事項再填寫本頁) 本實施形態之T S Ο Ρ係採用將構成封裝的外部連接 端子的複數條引線的內引線3 A，配置在上述半導體晶片 2的主面上之LOC ( Lead On Chip )。引線3由以4 2 合金等的F e - N i合金製成的，其內引線3A，係透過 A u線而與半導體晶片2的結合片B P導電連接。此外， 引線3的外引線部3 B，則從封裝本體1的長邊方向側面 拉出外部，形成羽翼狀。 在上述引線3的外引線部3.B，根據規格從位於第3 圖所示的封裝本體1的左側最上部之引線3(1號針腳） 本紙張尺度適用t國®家梂準{ CNS ) A4规格（210X297公漦） -10- 468260 A7 ____B7 五、發明説明（8 ) 至位於右側最上部的引線3 ( 5 4號針腳）附上連續的符 號之同時，分別限定外加的電源/信號》亦即，1號針腳 、9號針腳、14號針腳、27號針腳、43號針腳及 49號針腳，例如外加5V的電源電壓（Vdd) ，6號 針腳、12號針腳、28號針腳、4 1號針腳、46號針 腳及4 9號針腳，例如固定在0V的標準電壓。此外，附 上上述以外的符號之針腳，係構成資料輸出入（DQ)、 位址（A) 、WE (寫入允許信號）、CAS (列位址選 通脈衝信號）、RAS (行位址選通脈衝信號）、CLK (時脈）等信號針腳。 構成上述電源電壓（V d d )的一部份之1號針腳、 經濟部中央樣隼局負工消f合作杜印装 (請先閱讀背面之注意事項再填寫本頁) 1 4號針腳及2 7號針腳的各個內引線部3 A，係透過沿 著其長邊方向而直線狀延伸設在半導體晶片2的主面上的 長引線（以下稱爲匯流排引線）3 C而互相連結，與此匯 流排引線3C —體構成》同樣地，構成標準電壓（Vs s )針腳的一部份之2 8號針腳、4 1號針腳及5 4號針腳 的各個內引線部3 A，係透過隔著配置在半導體晶片2的 中央部的前述複數個結合片B P而與上述匯流排引線3 C 相對配置的另一條匯流排引線3 C而互相連結*與此匯流 排引線3 C —體構成。 分別將複數個電源電壓（V d d )針腳的內引線部 3A及複數個標準電壓（V s s )針腳的內引線部3A以 上述的匯流排引線3 C連結，藉此就算是從半導體晶片2 的主面上還是能將電源電壓（Vd d)及標準電壓（ 本紙張尺度適用中國國家橾準（CNS ) A4規格（210Χ297公釐） -11 - 4 6 B 26 0 A7 B7 五、發明説明（9 ) V s s )供給至DRAM，減低因切換雜訊的電源電力的 晃動以提升D RAM的動作速度。 (锖先閲讀背面之注意事項再填寫本頁) 電源電壓（Vd d )針腳及標準電壓（V s s )針腳 中，未與上述匯流排引線3 C連結的針腳（6號針腳、9 號針腳' 12號針腳、43號針腳、46號針腳及49號 針腳）的內引線部3 A、和所有的信號針腳的內引線部 3 A，該等先端部就半導體晶片2的主面上而言爲互相平 行的拉長延伸，隔著結合片B P配列成兩列。 構成上述電源電壓（Vdd)針腳的一部份之1號針 腳及1 4號針腳的各個內引線部3A，則於封裝本體1的 角部分叉其中一部份，在半導體晶片2不存在的範圍擴大 成「梳」狀* 經濟部中央標準扃負工消費合作社印装 在封裝本體1(長邊方向的）的兩端部配置具有如上 述「梳」狀圖案之內引線3 A，藉此於樹脂成形封裝本體 1之際，因能使流入定位在模製模具的模隙內的半導體晶 片2的主面側的樹脂流入量與流入背面的樹脂量均等地分 散，所以能防止發生起因於樹脂流入量不均等的空隙•而 使模製工程的良品率提升。此外將如上述「梳」狀圖案的 一部份延伸設在半導體晶片2的近傍以結合A u線4的一 端•藉此在電源電壓（Vdd)針腳（1號針腳及2 7號 針腳）及標準電壓（V s s )針腳（2 8號針腳及5 4號 針腳）結合複數條A u線4，減低電源電壓的晃動。 第5圖（a )係沿著第3圖D — D’線（1 3號針腳（ DQ7) - 41號針腳CVss))的封裝本體1之槪略 本紙張尺度適用中國國家揉準（CNS > A4规格（2丨0X297公釐） 經濟部中央標準局員工消費合作社印製 468260 A7 B7 五、發明説明（10 ) 斷面圖，第6圖係同樣沿著E-E’線（1號針腳（vd d )—匯流排引線3C — 27號針腳（Vdd))的封裝本 體1的槪略斷面圖，第7圖係同樣沿著著F _F，線（8號 針腳（DQ4)-47號針腳（DQ11))的封裝本體 1的槪略斷面圖。再者，以下的說明係特別將上述複數條 引線3之中，構成電源電壓（V d d )針腳的引線3及構 成標準電壓（V s s )針腳的引線3稱爲電源用引線3 V ，特別將構成信號針腳的引線3稱爲信號用引線3 S。 如第5圖（a )及第6圖所示，與匯流排引線3 c — 體構成的電源用引線3 V的內引線部3 A，就半導體晶片 2的主面上而言，其一部份是在下方（晶片側）彎曲，在 此範圍透過接著層5而貼固在半導體晶片2的主面匯流 排引線3 C的下面並未接著在半導體晶片2，爲與其主面 成離間的狀態。介設在電源用引線3 V的下面與半導體晶 片2的主面間之上述接著層5，係以作業性和良品率優的 耐熱性的熱可塑性接著劑，例如熱可塑性聚醯亞胺接著劑 、熱可塑性聚乙醚胺基亞胺接著劑等構成的。 未與匯流排引線3 C連結的電源用引線3 V及所有的 信號用引線3 S *則與匯流排引線3 C同樣未黏貼在半導 體晶片2的主面，爲與其主面成離間的狀態。在從半導體 晶片2的主面離間的引線3的內引線部3 A及匯流排引線 3 C的各個下面與半導體晶片2的主面的間隙，塡充構成 封裝本體1的樹脂。形成半導體晶片2的主面的結合片 B P的中央部以外的範圍，係以在後述·的線結合工程緩和 n ^^1 I - - _ - —i *I ^^1 -I t · ^^1 {請先M讀背面之注f項鼻填寫本頁) 本紙張尺度逋用中國鬮家搮準（CNS ) A4规格（210x297公釐） -13- 4 6 8 26 0 經濟部中央標準局貝工消費合作杜印装 A7 ___B7_____ 五、發明説明（H ) 受到內引線部3 A接觸時的衝擊爲目的，利用以聚醯亞胺 樹脂等製成的絕緣層6加以包覆· 如第7圖所示，在匯流排引線3 C的一部份形成從半 導體晶片2的中央部側向周邊部側延伸設置的短突起部7 ’ A u線4與匯流排引線3 C的連接係在此突起部7上進 行。此種突起部7並非必要，但由於半導體晶片2尺寸小 ，匯流排引線3 C與結合片B P的距離極接近，難以在匯 流排引線3 C上結合A u線4時，設置此種突起部7爲有 效的對策。此外，圖示的例子係將突起部7在下方（晶片 側）彎曲，透過接著層5而接著固定在半導體晶片2的主 面，但例如第8圖所示•將突起部7與匯流排引線3 C兩 方接著固定在半導體晶片2的主面亦可。 如此，本實施形態的T S 0 P係將連結在匯流排引線 3 C的電源用引線3 V的一部份在晶片方向彎曲加工（偏 移加工），透過設在其一部份的接著層5將半導體晶片2 支持固定在引線3的同時，將匯流排引線3 C及信號用引 線3 S以與半導體晶片2的主面離間的狀態而配置。 在第9圖以剖面圖表示電源用引線3 V與半導體晶片 2的接著範圍。如圖所示，接著範圍係設在半導體晶片2 的兩端部近傍、中央部近傍及突起部，隔著結合片B P分 別在左右兩側設在5處合計10處。 將引線3的下面與半導體晶片2的主面的離間距離之 一例表示在第5圖（b)。如圖所示|信號用引線3S( 及不與匯流排引線3 C連結的電源用引線3 V)的下面和 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家樣隼（CNS ) Μ规格（210X297公釐） -14- 468260 A7 B7 五、發明説明（12 ) · 半導體晶片2的主面的離間距離（a )係設定的比匯流排 引線3 C的下面和半導體晶片2的主面的離間距離（b ) 還大1亦即，信號用引線3S的內引線部3A，乃設置在 比與電源用引線3 V —體構成的匯流排引線3 C更爲離開 半導體晶片2的主面的位置（a >b )。離間距離（a ) 例如爲1 00/zm左右，離間距離（b)例如爲40〜 50#m左右。再者，引線3(電源用引線3V、信號用 引線3S及匯流排引線3C)的厚度爲125#m左右， 半導體晶片2的厚度爲2 8 0 //m左右。封裝本體1的厚 度爲如前述lmiri左右。 經濟部中央樣準局負工消费合作社印装 (請先閱讀背面之注意事項再填寫本頁) 將電源用引線3 V的一部份在晶片方向彎曲加工（偏 移加工）時，希望將其位置作得比半導體晶片2的端部更 內側。若電源用引線3 V的彎曲部以半導體晶片2的端部 接觸在其主面，結合完成DRAM製造作業的半導體晶圓 之際，露出半導體晶片2端部的切割範圍（條紋線）上的 導體圖案（TEG圖案等）的斷片會有與電源用引線3V 接觸而短路之虞。同樣的理由，與半導體晶片2的主面離 間而配置的信號用引線3 S亦從防止短路的觀點來看，希 望在半導體晶片2的端部至少從其主面離間1 0/zm以上 。此外，希望電源用引線3V的彎曲加工（偏移加工）係 在相對於其延伸方向而垂直的方向進行（90度方向）· 藉由以此種角度彎曲，將微細而易變形的引線以高尺寸精 度加以彎曲" 圖式省略，但形成在上述半導體晶片2主面的 本紙張尺度逍用中HS家揉準（CNS ) A4規格（210X297公釐） -15- 4 6 8 26 0 經濟部中央樣準局負工消费合作社印裳 A7 B7五、發明説明（13 ) DRAM，係爲在構成記億格及周邊電路的電晶體的上部 ，由形成將該些電晶片間結線的信號配線與對該些電晶體 供給動作電壓及標準電壓的電源配線製成的多層配線的構 成。此外，該些信號配線及電源配線係與以半導體晶片2 的最上層配線所構成的前述結合片B P導電連接。 另一方面，在半導體晶片2的主面上》配置與電源用 引線3 V—體構成之匯流排引線3 C及信號用引線3 S的 內引線部3 A，與透過A u線而對應的結合片BP導電連 接》由於該些電源用引線3 V及信號用引線3 S，係爲介 設覆蓋半導體晶片2的最上層配線的表面保護膜（鈍化膜 )或形成在其上部的前述絕緣層6而配置在半導體晶片2 內部的多層配線的上方，故分別於電源用引線3 V及信號 用引線3 S附加浮動容量（寄生容量）》該些浮動容量之 中|希望附加在電源用引線3 V的浮動容量，從防止因前 述切換雜訊的電源電壓的晃動之觀點來看爲大的一方*希 望附加在信號用引線3 S的浮動容量•從達到信號傳送速 度高速化的觀點來看爲小的一方。 也就是說，按照將信號用引線3 S的內引線部3A * 比與電源用引線3 V —體構成的匯流排引線3 C還要配置 在離開半導體晶片2的主面的位置之本實施形態*即可減 少附加在信號用引線3 S的浮動容量。此外，按照將與電 源用引線3 V—體構成的匯流排引線3 C比信號用引線 3 S更接近半導體晶片2的主面而配置之本實施形態，即 可增大附加在電源用引線3 V的浮動容量。亦即，按照本 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家搮準（CNS ) A4規格（210X297公釐） -16- 468260 經濟部中夬櫺準局貝工消资合作社印裝 A7 ____B7五、發明説明（14 ) 實施形態，即可減低因切換雜訊的電源電壓的晃動之同時 ，達成信號傳送速度髙速化。 此外，藉由將信號用引線3 S的內引線部3 A比匯流 排引線3 C更爲離開半導體晶片2的主面而配置，在信號 用引線3 S與結合片B P間跨置匯流排引線3 C而確實地 防止結線的A u線4與匯流排引線3 C的短路。 第10圖係用於本實施形態的TSOP製造的引線框 LF之槪略平面圖。實際的引線框LF爲同時形成5、6 個左右的丁 SOP的多連構造，但圖僅表示TSOP —個 部分的範圍。 此引線框LF，係在周圍以框體8圍住的矩形範圍內 形成前述電源用引線3 V、匯流排引線3 C、信號用引線 3 S等的引線圖案的構成》電源用引線3 V及信號用引線 3 S係以密封在封裝本體1的內引線部3Α及接出其外部 的外引線部3 Β所構成的，利用連接件9互相連結。 於使用上述引線框LF組裝TS0P，首先，如第 1 1圖所示，將半導體晶片2支持固定在引線框LF。半 導體晶2的支持*係於形成在電源用引線3 V的彎曲部下 面使用噴射發泡機塗佈接著劑後，在半導體晶片2的主面 決定引線框L F的內引線部3 Α的位置將兩者接合，依此 進行的。半導體晶片2與內引線部3 A的接合位置，例如 在內引線部3A的一部份形成如圖所示的定位圖案1 〇， 重疊此圖案1 0與半導體晶片2的端部，依此進行的•此 外，取代使用噴射發泡機塗佈接著劑的手段，而於彎曲部 n —^ϋ ^^1 I— 1^1 In ^^1 .^ i ^^1 I ! I )^1 -"aJ (請先M讀背面之注意事項再填寫本頁) 本紙法尺度適用中國國家標率（CNS ) A4规格（210X297公釐） -17- 經濟部中央樣準局貝工消费合作杜印装 6 3 26 0 A7 _____B7 五、發明説明（15) 與同程度的尺寸裁斷成薄片狀將接著劑塗置在彎曲部的下 面亦可。 其次’如第1 2圖所示，在半導體晶片2的結合片 B P與內引線部3 A之間結合A u線4，並將兩者導電連 接。於離開半導體晶片2主面的信號用引線3 S結合A u 線4，係如第1 3圖（a )所示，於載置在台1 1上的半 導體晶片2的主面上使用箝位器12壓住內引線部3A的 狀態而進行的。結合完成後，卸下箝位器1 2，藉此內引 線部3A即利用其彈性而回至原位。（同圖（b))。 再者，沖壓加工形成引線框L F的引線圖案時，會在 內引線部3 A的端面沿著沖壓的沖孔方向產生針狀的微細 毛邊（burr)。也就是說，在半導體晶片2的主面壓 住內引線部3 A之際，從防止因此毛邊損傷半導晶片2主 面的觀點來看|希望沖壓的沖孔方向是從與半導體晶片2 的接觸面向反面方向做引線框L F的定向。 其次，如第1 4圖所示•使用模製模具成形封裝本體 1。其後切斷、除去露出封裝本體1外部的引線框LF的 不要部份，將外引線3 Β形成羽翼狀，依此完成如前述第 1圖及第2圖所示的TSOP » 將此TSOP實裝在印刷配線基板，先將施以鍍鍚的 內引線部3 Β定位在印刷配線基板的電極上*或者在電極 上定位外引線部3 Β之後，進行預備加熱稍微溶解外引線 部3 Β表面的鍍錫，藉此進行暫時接合亦可。其後以此狀 態逆流鍍鍚》 I -- 1 . ^ ^^1 —i ^^1 1 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家搮準（CNS ) A4規格（210X297公釐） -18- 經濟部中央樣準局貝工消费合作社印«. 4 6 8 2 6 0 A7 ___B7 五、發明説明（16 ) (實施形態2 ) 第1 5圖係本實施形態TSOP之槪略平面圖，第 1 6圖係沿著第1 5圖A — A ’線之槪略斷面圖，第1 7圖 係同樣沿著B - B’線之槪略斷面圖》 .本實施形態的TSOP係將與匯流排引線3 C —體構 成的電源用引線3 V，以匯流排引線3 C的兩端部及中央 部（以符號OF所示的範圍），在晶片方向做彎曲加工（ 偏移加工），將匯流排引線3C接著固定在半導體晶片2 的主面上。此外，信號用引線3 S則與前述實施形態1同 樣的，是以與半導體晶片2的主面離間的狀態而配置的。 接合上述匯流排引線3 C與半導體晶片2的接著層5 ，則如第1 5圖的結合圇案所示，設在匯流排引線3 C的 下面所有範圔=構成此接著層5的接著劑|係使用噴射發 泡機而塗佈在匯流排引線3 C下面的所有範圍亦可，或者 使用 網版印刷法塗佈在半導體晶片2的主面上亦可。 如前述實施形態1，在匯流排引線3C的下面與半導 體晶片2的主面之間設間隙時，若此間隙太窄，以樹脂密 封半導體晶片2時，樹脂無法完全塡充在此間隙會產生空 隙，但在匯流排引線3 C下面的所有範圍形成接著層5時 ，可確實防止發生此種成形不良。 接合匯流排引線3 C與半導體晶片2的接著厝5，如 第1 8圖的結合圖案所示，隔著所定間隔形成點狀亦可。 (請先聞讀背面之注意事項再填寫本頁)
V -訂 本纸張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -19- a 26 0 A7 B7 經濟部中央樣準局貝工消费合作社印*. 五 、發明説明（17 ) 1 | 此 時，使用具備有複數個針狀的噴 射 發 泡機 同 時 在複 數 個 1 | 地 方塗佈接著劑， 可比在匯流排引 線 3 C的 下 面 所 有 範 圍 1 I 塗 佈接著劑的情形簡略化接著工程 請 1 I 接合匯流排引 線3 C與半導體 晶 片 2的 接 著 層 5 t 如 先 閲 讀 1 1 第 1 9圖的結合圖 案所示，連接電 源 用 引線 3 V 與 結 合 片 背 面 1 1 B P的A u線4形 成在結合的範圍 亦 可 。此 種 情 形 可 在 線 注 $ 1 | 結合時利用接著層 5來緩和加諸在半導體晶片2 !的衝擊。 項 再 1 填 寫 本 1 ( 實施形態3 ) Ά 1 1 第2 0圖係本 實施形態T SOP之槪略平面圖。 此 1 1 T S 0 P係用熱傳 導性比4 2合金 等 的 F e 一 N i 合 金 佳 1 1 的 C u來構成引線 3，藉此達到減 低 封 裝的 熱 阻 〇 此 外 1 訂 I 於 密封在封裝本體 1的半導體晶片2的主面， 例如形成 1 1 1 2 5 6 M b i t 的 D R A Μ，晶片 大 小 乃比 前 述 實 施 形 態 1 1 、2的晶片略大 一 ^ 〇 1 1 引線3與半導 體晶片2的接合 係 如前 述 實 施 形 態 1 1 » 將電源用引線3 V的一部份在晶 片 方 向彎 曲 接 著 在 半 導 1 1 | 體 晶片2的主面亦 可，或者如前述 實 施 形態 2 9 將 匯 流 排 1 1 引 線3 C的整體接 著在半導體晶片 2 的 主面 ， 只 選 擇 在結 1 1 合 A u線4的範圍 設接著層5亦可 0 另 一方 面 9 信 號 用 引 1 I 線 3 S也以任一場 合與半導體晶片 2 主 面離 間 的 狀 態 而 配 1 | 置 。以取代F e — N i合金的C u 來構成引 線 3 時 > 雖 可 1 1 I 減 低封裝的熱阻， 但因C u線膨脹 係 數 比F e — N i 合 金 1 1 大 ，所以特別是在 將尺寸大的半導 體 晶 片2 或 耗 電 量 大 的 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -20 - 468260 經濟部中喪樣车局R工消费合作社印装 A7 B7 五、發明説明（18 ) 半導體晶片2密封在封裝本雔1的時候，引起引線3與半 導體晶片2的熱膨脹係數差所加在接著層5的應力增大， 接著面的可靠性會有問題。 於是本實施形態，將匯流排引線3 C的一部份在與半 導體晶片2的主面水平的面內彎曲，藉此加大匯流排引線 3 C的實效長度。圖式之例子，在兩條匯流排引線3 C的 各個中途部設「V」字形的彎曲部》作爲此種情形下，將 引起引線3與半導體晶片2的熱膨脹係數差的應力，利用 匯流排引線3 C的變形而吸收，加在接著層5的應力變小 的結果，接著面的可靠性提升。 以上根據本發明人所做的發明，根據前述實施形態做 具體說明，但本發明並不限於前述實施形態，在未脫離本 主旨的範圍下可做種種變更。 匯流排引線3 C隔著結合片B P將每一條配置在其兩 側，例如只在構成電源電壓（Vdd)針腳的引線3或是 構成標準電壓（V s s )針腳的引線3的任一方連結匯流 排引線3 C亦可。此外，匯流排引線3 C的圖案除了直線 狀圖案（實施形態1 、2)、中途爲直角彎曲的圖案（實 施形態3 )外，例如第2 1圖所示，爲互相分離的非連續 圖案亦可。進而，引線3的內引線部3A，該些全部不配 置在半導體晶片2的主面亦可•一部份配置在半導體晶片 2的近傍亦可。 本發明並不限定爲T S 0 P型的封裝，可廣泛適用於 具備有匯流排引線的L 0 C構造的封裝。此外，也可適用 (請先《讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） -21 - 經濟部中央橾準局負工消賢合作杜中* 46 8 260 A7 B7 五、發明説明（19 ) 於密封DRAM以外的記憶器L S I或微型計算機、邏輯 L S I等的封裝。 依本案所揭示的發明中，簡單說明按代表性的發明所 得的效果*即如以下所示6 按本發明之半導體裝置，即可不在引線的內引線部與 半導體晶片的主面之間設絕緣膜，只利用接著層接著兩者 ，相當於絕緣膜膜厚的部份，可薄型化封裝。 按本發明之半導體裝置，由於廢除絕緣膜的部份，零 件數量變少，可減低封裝的製造成本。 按本發明之半導體裝置|即可廢除使用吸濕性較高的 絕緣貼帶，藉以提升封裝的斷裂耐性。 按本發明之半導體裝置，可使電源用引線接近或密貼 在半導體晶片的主面，使信號用引線離間半導體晶片的主 面|藉以加上附著在電源用引線的浮動容量（寄生容量） 且縮小附著在信號用引線的浮動容量，達到減低電源電位 的晃動與高速化信號傳遞速度。 按本發明之半導體裝置·可將匯流排引線的部份在半 導體晶片的主面內彎曲，藉此利用匯流排引線的變形來吸 收引起引線與半導體晶片的熱膨脹係數差的應力，即使在 密封大面積的半導體晶片的情形下，或密封高耗電量的半 導體晶片的情形下，也能提升引線與半導體晶片的接著面 之可靠性。 〔圖面之簡單說明〕 本纸張適财BB家揉準（CNS } ( 2丨0X297公釐)~ ^ (請先閲讀背面之注f項再填寫本頁)
，1T 气 468260 經濟部中夹揉準局貝工消费合作社印装 A7 B7五、發明説明（20 ) 第1圖係表示本發明之實施形態1之半導體裝置外觀 之立體圖。 第2圖係表示本發明之實施形態1之半導體裝置內部 構造之立體圖。 第3圖係表示本發明之實施形態1之半導體裝置內部 構造之平面圖。 第4圖係本發明實施形態1之密封在半導體裝置的半 導體晶片之放大平面圖。 第5圖（a )係沿著第3圖D-D’線之槪略斷面圖， (b)係表示引線的下面與半導體晶片的主面的離間距離 之說明圖。 第6圖係沿著第3圖E - E’線之槪略斷面圖。 第7圖係沿著第3圖F — F’線之槪略斷面圖。 第8圖係沿著第3圖F-F’線之槪略斷面圖。 第9圖係表示電源用引線與半導體晶片的接著範圍之 槪略平面圖》 第10圖係用於本發明之實施形態1之半導體裝置的 製造方法的引線框之槪略平面圖。 第11圖係表示本發明之實施形態1之半導體裝匱的 製造方法的引線框之槪略平面圖。 第12圖係表示本發明之實施形態1之半導體裝置的 製造方法的引線框之槪略平面圖* 第1 3圖（a )及（b )係表示本發明之實施形態1 之半導體裝置的線結合方法之說明圖。 ^^1 ^^^1 —^^1 ---1-1 ^^^1 ^^^1 ^^^1 一aJ (請先W讀背面之注$項再填寫本頁) 本纸張尺度適用中國國家揉率（CNS ) A4规格U10X297公簸} • 23· 4 6 8 26 0 經濟部中央揉率局貝工消费合作社印裴 A7 B7___五、發明説明（21 ) 第1 4圖表示本發明之實施形態1之半導體裝置的製 造方法的引線框之槪略平面圖。 第1 5圖係本發明之實施形態2之半導體裝置之槪略 平面圖。 第1 6圖係沿著第1 5圖A — A’線之槪略斷面圖。 第1 7圖係沿著第1 5圖B — B’線之槪略斷面圖。 第1 8圖係表示電源用引線與半導體晶片的接著範圍 之槪略平面圖。 第19圖係表示電源用引線與半導體晶片的接著範圍 之槪略平面圖。 第2 0圖係本發明之實施形態3之半導體裝置之槪略 平面圖。 第2 1圖係表示匯流排引線的圖案之槪略平面圖。 〔符號之說明〕 1 封裝本體 2 半導體晶片 3 引線 3 Α 內引線部 3 B 外引線部 3 C 匯流排引線 3 S 信號用引線 3 V 電源用引線 4 A u線 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度逍用中國國家標準（CNS ) A4规格（210X297公釐） • 24- ：,A 26 0 A7 B7 五、發明説明（22 ) 5 6 7 8 9 0 2 接著層 絕緣層 突起部 框體 連接件 定位圖案 台 箝位器 {请先閱讀背面之注意事項再填寫本頁) 經濟部中央樣丰局貝工消費合作杜印装 本紙張尺度適用中圃國家揉率（〇15)点4規格（210父297公釐） -25-

Claims (1)

  1. 第88101506號專利申請案 中文申請專利範圍修正本 Λ R P Q A8拎年/月Μ曰絛正/史正/補龙 B8 g 民國9〇年01月修正 經濟部智慧財產局員工消費合作杜印t 六、申請專利範圍 i .一種半導體裝置，包含： 一半導體晶片’於其主要表而上提供有一積體電路及 多數接合墊； 一電源引腳’具有一內引腳部及一外引腳部，其係與 內引腳一體成型，該內引腳部具有第一段置放於相對於該 半導體晶片之ΐ要表面上的一區域中及一第二段置放於相 應該半導體品片之主要表面之區域外； 多數信號引腳’每一引腳具有一外引腳部，及一內引 腳部具有一第一段置放於相應於該半導體晶片之主要表面 之區域中，以及，一第二段置放於相應於半導體晶片主要 表面之區域外； 多數第一接合線，分別電氣連接該電源引腳之第一段 至接合墊； 多數第二接合線，分別電氣連接信號引腳之第一段至 接合墊；及 一樹脂體，用以密封半導體晶片，务數信號引腳之內 引腳部，電源引腳之內引腳部，及第一及第二接合線於其 中； 其中電源引腳之內引腳部之第...段係接合至半導體晶 片之Ϊ1要表面之多數個分離區域， 信號引腳之內引腳部之第一段係與半導體晶片之主要 表面於厚度方向中分隔開，及 其中該電源引腳之第一段及多數信號引腳之第一段係 安置於半導體晶片之主要表面上，於一平面圖之不同區域 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------^------丨丨訂---------線· (請先閱讀背面之注意事項再填寫本頁) 468260 A8 B8 C8 D8 六、申請專利範圍 中。 (猜先Μ讀背面之注項再填寫本頁> 2 ·如申請專利範圍第1項所述之半導體裝置，其中 該半導體晶片之主要表面爲矩形，其具有…對長側邊延伸 於第一方向及一對短側邊，延伸於垂直於第一方向之第二 方向中；電源引腳之內引腳部之第…段具有一延伸於第一 方向之第-一部份，及延伸於與第一方向呈一角度之另一部 份，及該多數第一接合線係被接合至電源引腳線之內引腳 線部之第一部份。 3 .如申請專利範圍第2項所述之半導體裝置’其中 多數接合墊係沿著延仲於電源引.腳之內引腳部之第一方向 之一部份排列。 4 ·如申請專利範圍第3項所述之半導體裝置’其中 該電源引腳爲一電源引腳== 5 .如申請專利範圍第3項所述之半導體裝置’其中 該電源引腳爲一參考電壓引腳。 6 ·如申請專利範圍第1項所述之半導體裝置’其中 該黏著層包含一熱塑性黏著劑。 經濟部智慧財產局員Η消費合作社印製 7 .如申請專利範圃第2項所述之半導體裝笸’其中 該多數分離區域分別相應於延伸於電源引腳之第一方向之 部份。 8 .如申請專利範圍第2項所述之半導體裝置’其φ 該多數分離區域分別相應於延伸於電源引腳之第一方向之 部份及其他部份則延伸於與電源引腳之第一方向呈一角·® 之方向中。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 -2 - A8B8C8D8 δ 6 B 260 六、申請專利範圍 9 ·如申請專利範圍第1項所述之半導體裝置，其中 該電源引腳之第一段具有.一部，其與半導體晶片之主要表 幽較多數接合至半導體晶片主要表面之獨立部份於沿著半 導體晶片厚度之方向上分離開更遠，及一偏移係形成於電 源引腳之第一段之分離部及多數獨立部份之間。 1 0 .如申請專利範圍第9項所述之半導體裝置，其 中該電源引腳之第一段及信號引腳之第一段之分離部於沿 著半導體晶片厚度之方向上，係與半導體晶片之主要表面 離開有實質相同之距離。 11. 一種半導體裝置，包含： 一半導體晶片，於其主要表面上形成有多數接合墊； 一電源引腳，沿著接合墊排列之方向延伸1並具有凹 陷部份，下陷至半導體晶片之主要表面；及 一信號引腳，具有·-端部置放於相應於半導體晶片之 主要表面之區域中； 其中該電源引腳及信號引腳係藉由接合線電氣連接至 接合墊，電源引腳之凹陷部份係藉由一黏著層而固定至半 導體晶片之主要表面，及信號引腳係與半導體晶片之主要 表面分離，及 ' 其中該電源_引腳之凹陷部份及信號引腳之端部係安置 於半導體晶片之主要表面上，於一平面圖上之不同區域處 0 1 2 .如申請專利範圍第1 1項所述之半導體裝置， 其中電源引腳包含一第一電源引腳，用以供給一供應電壓 本紙張尺度適用中國图家標準（CNS)A4規格（210 X 297公釐） (請先K讀背面之注意事項再填寫本頁) !| 訂!11 "5^ 經濟部智慧財產局員工消費合作社印製 A8B8C8D8 468260 六、申請專利範圍 給半導體晶片，及一第二電源引腳，用以供給一參考電壓 給該半導體晶片，及第一及第二電源引腳係分別安置於接 合墊之配置之相對側上。 1 3 .如申請專利範圍第1 1項所述之半導體裝置， 其中於信號引腳及半導體晶片之主要表面間之距離係大於 電源引腳及半導體晶片之主要表面間之距離。 1 4 .如申請專利範圍第1 1項所述之半導體裝置， 其中該電源引腳之凹陷部份係定位於半導體晶片之端內》 1 5 .如申請專利範圍第1 1項所述之半導體裝置， 其中該電源引腳及信號引腳_相應於半導體晶片之端部之部 係分隔開半導體晶片之主要表面不短於1 〇微米之距離。 1 6 .如申誚專利範圍第1 1項所述之半導體裝置， 其中該黏著層係由熱塑性黏著劑形成。 1 7 .如申請專利範圍第1 1項所述之半導體裝置， 其中該信號引腳係安置於較電源引腳離開接合墊更遠處， 及電氣連接信號引腳至接合墊之接合線係延伸於電源引腳 上。 18如申請專利範圍第11項所述之半導體裝置， 其中電源引腳具有彎曲部，分別彎曲於與半導體晶片之主 要表面平行之平面中。 1 9 ·如申請專利範圍第1 1項所述之半導體裝置， 其中半導體晶片之主要表面係被塗覆以一保護膜，及電氣 連接至電源引腳之電源線係於保護膜下。 2 0 .如申請專利範圍第1 1項所述之半導體裝置， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I — 1II1111— — — ·1111111 « — — — — — — I I I (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 -4- A8B8C8D8 Λ 6 8 26 0 夂、申請專利範圍 (請先Η讀背面之注意事項再填寫本頁) Λ中一用以吸收震動之絕緣層係形成於半導體晶片之主要 $面i: ’於形成有接合墊之區域外，該震動可能於接線接 合操作時，施加於半導體晶片上。 2 1 .如申請專利範圍第1 1項所述之半導體裝置， 其中半導體晶片，電源引腳之内引腳部及信號引腳之内引 腳部係密封於一樹脂封裝中，及電源引腳之外引腳部及信 號引腳之外引腳部係突出於樹脂封裝外。 2 2 —種半導體裝置，包含： 一半導體晶片，於其主表面上形成有多數接合墊； 多數電源引腳沿著接合墊排列之方向延伸，並具有凹 陷部份，下陷至半導體晶片之主要表面；及― 多數信號引腳，具有端部置放於相應於半導體晶片之 主要表面之一區域中； 其中電源引腳及信號引腳係分別藉由接合線電氣連接 至接合墊，電源引腳之凹陷部份係藉由一黏著層固定至半 導體晶片之主要表面，及信號引腳係與半導體晶片之主要 表面分隔開，及 經濟部智慧財產局員工消費合作社印製 其中該多數電源引腳之凹陷部份及信號引腳之端部係 安置於半導體晶片之主要表面上，於一平面圖之不同區域 處。 2 3 .如申請專利範圍第2 2項所述之半導體裝置， 其中引腳沿著多數接合墊延伸者，包含一第+一引腳連接至 第一電源引腳，用以供給一供給電壓給半導體晶片，及一 第二引腳，連接至一第二電源引腳，用以供給一參考電壓 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 -5- 4 6 8 26 〇 六、申請專利範圍 給半導體晶片，及第.一及第二引腳係分別安置於接合蟄之 配置之相對側上。 ί锖先閲讀背面之注項再填寫本頁} 2 4 _如申請專利範圍第2 2項所述之半導體裝置， 其中突出部，由沿著離開接合墊之接合墊排列之方向延伸 之引腳之一部突出，每一電氣連接至電源引腳至接合墊之 接合線之一端係接合至突出部。 2 5 ·如申請專利範圍第2 2項所述之半導體裝置， 其中分支引腳由電源引腳之部延伸接近半導體晶片，電氣 連接電源引腳至接合墊之每一接合線之一端係接合至分支 引腳。 26.—種半導體裝置，包含： 一半導體晶片，於其主要表面上形成有多數接合墊； 一電源引腳，沿茗接合墊排列之方向安排，並具有一 部爲一黏著層所固定至半導體晶片之主要表面：及 一信號引腳，具有一部置放於相應於半導體晶片之主 要表面之一區域中； 其中電源引腳及信號引腳係以接合線所電氣連接至接 經濟部智慧財產局貝工消费合作社印製 合墊，及信號引腳係與半導體晶片之主要表面分隔開，及 其中電源引腳之部及信號引腳之部係安置於半導體晶 片之ΐ要表面上，於一平面上之不同區域處》 2 7 .如申請專利範圍第2 6項所述之半導體裝置， 其中該黏著層係延伸於大致在電源引腳以下之所有區域中 0 2 8 ·如申請專利範圍第2 6項所述之半導體裝置， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 -6 - 經濟部智慧財產局負工消費合作社印製 46 8 260 §1 _§___：_ 六、申請專利範圍 其中該黏著層係延伸於在電源引腳以下之區域之部中。 2 9 .如申請專利範圍第2 6項所述之半導體裝置’ 其中該黏著層係延伸於在電源屮腳之接合部份下之區域中 〇 3 ◦.—種半導體裝置，包含： 一半導體晶片，具有一主要表面，其中形成有一積體 電路及多數接合墊； 一電源引腳，具有一內引腳及—外引腳’外引腳係與 該內引腳連續形成，電源引腳之內引腳之一部係安置於半 導體晶片之主要表面上； 諸信號引腳，每一信號引腳均具有一內引腳及一外引 腳，其係與內引腳連續形成，每一信號引腳之內引腳之一 部係安置於半導體晶片之主要表面上； 第一接合線連接第一組接合墊與電源引腳之內引腳之 部； 第二接合線分別連接第二組接合墊與信號引腳之內引 腳之部；及 一樹脂體，密封半導體晶片，電源引腳及信號引腳之 内引腳，及第一及第二接合線； 其中電源引腳之内引腳部係藉由一黏著層接合至半導 體晶片之ΐ要表面， 其中信號引腳之內引腳部係與半導體晶片之主要表面 分開於半導體晶片厚度之方向上，及 其中該樹脂體之一部係於半導體晶片之主要表面及信 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — illii— ----!1 訂-------1 (請先閲讀背面之注$項再填寫本頁) 善08 Λ68 260 六、申請專利範圍 號引腳之內引腳部間之一空間中。 (諝先閱讀背面之注意事項再填寫本頁) 3 1 .如申請專利範圍第3 0項所述之半導體裝置， 其中該黏著層係由一樹脂材料作成，而沒有基質絕緣帶。 3 2 .如申請專利範圍第3 1項所述之半導體裝置， 其中該電源引腳之內引腳部具有一第一部份，一第二部份 及一彎曲部份，於第一及第二部份之間， 其中該第一部份係安置於半導體晶片厚度方向中與主 要表面中較第二部份更低之位準中，及 其中該等第一接合線之一係連接至第一部份，及該第 一部份係接合至半導體品片之主要表面。 3 3 ·如申請專利範圍第3 2項所述之半導體裝置1 其中該信號引腳之內引腳之部之端部份分別連接至第+二接 合線，及 其中該等信號引腳之端部係與電源引腳之第二部份， 於半導體晶片之厚度方向上，距主要表面有相同之位準。 3 4 . —種製造半導體裝置之方法，包含步驟有： 經濟部智慧財產局員工消费合作社印製 (a )提供具有一主要表面之半導體晶片，主要表面 上形成有一積體電路及接合墊， (b )提供一引腳架，Μ有諸電源引腳及諸信號引腳 ，該等電源引腳均具有一內引腳及一外引腳，其係與內引 腳連續形成，該等信號引腳均具有一內引腳及外引腳，其 係與信號引腳之內引腳連續形成，電源引腳之每一內引腳 係被彎曲以具有一部，其係安置於較信號引腳之內引腳相 對低位準處； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8- ASB8C8D8 468260 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) (C )將引腳架附著至該半導體晶片上，使得電源引 腳之內引腳之部係固定至半導體晶片之主要表面及信號引 腳之內U腳之部係於半導體晶片之主要表面上並於之分離 之原始位置，於半導體晶片之厚度方向中； (d )藉由接合線將半導體晶片之接合墊與信號引腳 之內引腳之部連接，使得信號引腳之內引腳之部係被一夾 具所壓向下至半導體晶片之主要表面上； (e )於步驟（d )後，將信號引腳之內引腳返回到 其原始位置，藉由自夾具上釋放信號引腳之內引腳部，藉 以信號引腳之內引腳部係與半導體晶片之主要表面分開’ 及 (f )於步驟（e )後，以…樹脂密封該半導體晶片 ，電源引腳之內引腳，信號引腳之內引腳及接合線，樹脂 之一部係於半導體晶片之主要表面及信號引腳內引腳之部 間之一空間中。 經濟部智慧財產局員工消費合作社印製 3 5 .如申請專利範圍第3 4項所述之製造半導體裝 置之方法，其中於相對較低位準之電源引腳之內引腳之部 係分別爲一黏著層所接合至半導體晶片之主要表面。 3 6 .如申請專利範園第3 5項所述之製造半導體裝 置之方法，其中該黏著層係由樹脂材料作成’而沒有基質 絕緣帶。 3 7 .如申請專利範圍第3 4項所述之製造半導體裝 置之方法，其中信號引腳之外引腳及電源引腳之外引腳係 由密封樹脂向外突出於相對於半導體晶片之主要表面之實 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公笼） -9- 經濟部智慧財產局員工消费合作社印製 468 26 0 μ S ____ D8 六、申請專利範圍 質相同位準上，於半導體晶片之厚度方向上。 3 8 .如申請專利範圍第3 4項所述之製造半導體裝 置之方法，其中該信號引腳之内引腳係藉由於步驟（e ) 中之引腳架之彈性而回到其原始位置。 3 9 .如申請專利範圍第3 5項所述之製造半導體裝 置之方法，其中該步驟（ci )包含將半導體晶片之接合墊 藉由接合線連接至於相對低位準上之電源引腳內引腳部。 4 0 .如申請專利範圍第3 4項所述之製造半導體裝 置之方法，其中於步驟（f )後，更包含步驟去除引腳架 之未使用部份及形成電源引腳及信號引腳之外引腳外形。 4 1 . 一種製造半導體裝置之方法，包含步驟： (a )提供-·半導體晶片及一引腳，該半導體晶片具 有一主要表面，其中形成有一積體電路及接合墊，該引腳 架具有諸電源引腳及諸信號引腳1該等電源引腳均具有一 內引腳及-外引腳，其係與內引腳連續形成，該等信號引 腳均具有一內引腳及外引腳，其係與信號引腳之內引腳連 續形成，電源引腳之每一內引腳係被彎曲以具有一部，其 係安置於較信號引腳之內弓丨腳相對低位準處，該電源引腳 之内引腳之部係固疋至半導體晶片之主要表面，該信號引 腳之內引腳之部係安置於半導體晶片之主要表面上並與之 分離，於半導體晶片之厚度方向中； (b )藉由接合線將半導體晶片之接合墊與信號引腳 之內引腳部連接；及 (c )於步驟（b )後 > 以一樹脂密封該半導體晶片 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — I I I—k· 1 _ ! —^_· — ·! — ·· » (锖先閲讀背面之注意事項再填寫本頁) -10- 468260 888^ ABCD 經濟部智慧財產局員工消費合作社印叛 六、申請專利範圍 ’電源引腳之內引腳，信號引腳之內引腳及接合線，使得 信號引腳之內引腳之部係與半導體晶片之主要表面分開， 樹脂之一部係於半導體晶片之主要表面及信號引腳內引腳 之部間之一空間中。 4 2 .如申請專利範圍第4 1項所述之製造半導體裝 置之方法’其中步驟（c )係以—下注塑形法加以執行。 4 3 .如申請專利範圍第4 1項所述之製造半導體裝 置之方法，其中該於相對低位準之電源引腳之內引腳之部 係個別爲一黏著層所接合至半導體晶片之主要表面。 4 4 ·如申請專利範圍第4 3項所述之製造半導體裝 置之方法，其中該黏著層係由樹脂材料作成，沒有基質絕 (/ii. ims 緣市ύ 4 5 .如申請專利範圍第4 1項所述之製造半導體裝 置之方法’其中信號引腳之外引腳及電源引腳之外引腳係 由密封樹脂向外突出於相對於半導體晶片之主要表面之實 質相同位準上，於半導體晶片之厚度方向上。 4 6 .如申請專利範圍第3 4項所述之製造半導體裝 置之方法，其中於步驟（c )後，更包含步驟去除引腳架 之未使用部份及形成電源引腳及信號引腳之外引腳之外形 (請先閲讀背面之注意事項再填寫本頁) I 1 !丨—訂--------I 本紙張尺度適用中國國家標準（CNS)A4规格（210 X 297公釐） -11 -
TW088101506A 1998-02-27 1999-02-01 Semiconductor device and method of manufacturing the same TW468260B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10048218A JPH11251506A (ja) 1998-02-27 1998-02-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW468260B true TW468260B (en) 2001-12-11

Family

ID=12797284

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088101506A TW468260B (en) 1998-02-27 1999-02-01 Semiconductor device and method of manufacturing the same

Country Status (7)

Country Link
US (2) US6137159A (zh)
JP (1) JPH11251506A (zh)
KR (1) KR100381979B1 (zh)
CN (1) CN1222994C (zh)
MY (1) MY122332A (zh)
SG (1) SG94715A1 (zh)
TW (1) TW468260B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891692B1 (ja) * 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
US6794743B1 (en) * 1999-08-06 2004-09-21 Texas Instruments Incorporated Structure and method of high performance two layer ball grid array substrate
JP3768744B2 (ja) * 1999-09-22 2006-04-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100566781B1 (ko) * 1999-11-10 2006-04-03 삼성전자주식회사 리드 온 칩 타입 반도체 패키지
KR100381892B1 (ko) * 1999-11-24 2003-04-26 삼성전자주식회사 듀얼-리드 타입 정방형 반도체 패키지 및 그를 사용한양면 실장형 메모리 모듈
US8164168B2 (en) * 2006-06-30 2012-04-24 Oki Semiconductor Co., Ltd. Semiconductor package
CN101364593B (zh) * 2007-08-09 2011-03-23 南茂科技股份有限公司 导线架中具有多段式汇流条的交错偏移堆叠封装结构
TWI416637B (zh) * 2010-10-15 2013-11-21 Chipmos Technologies Inc 晶片封裝結構及晶片封裝方法
DE102011115887A1 (de) * 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiterchip mit oberseitigen Potentialflächen
DE102011115886B4 (de) 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
DE102015113421B4 (de) 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
US10569542B2 (en) 2016-08-16 2020-02-25 Zebra Technologies Corporation Printhead pin configurations
US10249557B2 (en) * 2017-05-23 2019-04-02 Nxp Usa, Inc. Packaged integrated circuit device and methods
JP7241763B2 (ja) * 2018-09-06 2023-03-17 三菱電機株式会社 パワー半導体装置およびその製造方法、ならびに電力変換装置
CN112435979B (zh) * 2020-09-30 2022-07-12 日月光半导体制造股份有限公司 引线单元及引线框架

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JP2702219B2 (ja) * 1989-03-20 1998-01-21 株式会社日立製作所 半導体装置及びその製造方法
US5229329A (en) * 1991-02-28 1993-07-20 Texas Instruments, Incorporated Method of manufacturing insulated lead frame for integrated circuits
US5563443A (en) * 1993-03-13 1996-10-08 Texas Instruments Incorporated Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US5633047A (en) * 1994-02-22 1997-05-27 International Business Machines Corporation Electronic devices having metallurgies containing copper-semiconductor compounds
KR0144164B1 (ko) * 1995-05-12 1998-07-01 문정환 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US6462404B1 (en) * 1997-02-28 2002-10-08 Micron Technology, Inc. Multilevel leadframe for a packaged integrated circuit
US5780923A (en) * 1997-06-10 1998-07-14 Micron Technology, Inc. Modified bus bar with Kapton™ tape or insulative material on LOC packaged part
US5914529A (en) * 1998-02-20 1999-06-22 Micron Technology, Inc. Bus bar structure on lead frame of semiconductor device package

Also Published As

Publication number Publication date
KR100381979B1 (ko) 2003-05-01
JPH11251506A (ja) 1999-09-17
CN1227412A (zh) 1999-09-01
SG94715A1 (en) 2003-03-18
US6335227B1 (en) 2002-01-01
KR19990072819A (ko) 1999-09-27
US6137159A (en) 2000-10-24
MY122332A (en) 2006-04-29
CN1222994C (zh) 2005-10-12

Similar Documents

Publication Publication Date Title
TW468260B (en) Semiconductor device and method of manufacturing the same
TW527711B (en) Semiconductor device and method of manufacturing the same
TW473946B (en) Semiconductor device and its manufacture method
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
TW546806B (en) Semiconductor package with common lead frame and heat sink
JPH08213546A (ja) 積層形パッケージ
TW468258B (en) Semiconductor device and method of manufacturing the same
TW454276B (en) Semiconductor device and its manufacturing method thereof
US6442040B2 (en) Embedded memory assembly
TW488045B (en) Semiconductor package with dislocated multi-chips
KR19990023533A (ko) 반도체장치
TW447059B (en) Multi-chip module integrated circuit package
JPH08321521A (ja) 樹脂封止型半導体装置及びその製造方法
TW321791B (zh)
TW409393B (en) Semiconductor device and the manufacture method thereof
JP4080006B2 (ja) 半導体装置
US20020153600A1 (en) Double sided chip package
JP2000156464A (ja) 半導体装置の製造方法
JPH0485837A (ja) 半導体装置
US7521778B2 (en) Semiconductor device and method of manufacturing the same
TW490789B (en) Semiconductor device having chip-on-chip structure
TW436940B (en) Ball grid array package having an expansion buffer insert and method of construction
TW541673B (en) Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate
US6610561B2 (en) Method of fabricating a semiconductor device
KR100212095B1 (ko) 반도체장치

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees