JPH0485837A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0485837A
JPH0485837A JP2198462A JP19846290A JPH0485837A JP H0485837 A JPH0485837 A JP H0485837A JP 2198462 A JP2198462 A JP 2198462A JP 19846290 A JP19846290 A JP 19846290A JP H0485837 A JPH0485837 A JP H0485837A
Authority
JP
Japan
Prior art keywords
semiconductor chip
leads
semiconductor device
semiconductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2198462A
Other languages
English (en)
Other versions
JP2839941B2 (ja
Inventor
Kunihiro Tsubosaki
邦宏 坪崎
Michio Tanimoto
道夫 谷本
Kunihiko Nishi
邦彦 西
Masahiro Ichitani
昌弘 一谷
Shunji Koike
俊二 小池
Kazunari Suzuki
一成 鈴木
Ryosuke Kimoto
良輔 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP2198462A priority Critical patent/JP2839941B2/ja
Publication of JPH0485837A publication Critical patent/JPH0485837A/ja
Priority to US07/990,633 priority patent/US5583375A/en
Priority to US08/721,240 priority patent/US5714405A/en
Priority to US08/721,339 priority patent/US5869888A/en
Application granted granted Critical
Publication of JP2839941B2 publication Critical patent/JP2839941B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導装置及び積層型半導体装置に関し、特に
、半導体チップの回路形成面でリードと半導体チップの
外部端子とが電気的に接続された半導体装置及び積層型
半導体装置に適用して有効な技術に関するものである。
〔従来の技術〕
従来、樹脂封止型で小型の半導体装置の一つとして５例
えば、特開昭６１−２１８１３９号公報に記載されるよ
うに、半導体素子の回路形成面に絶縁フィルムを介して
複数本のインナーリードが固定され、金線によってワイ
ヤボンディングされ、レジンでモールドするＬＯＣ（Ｌ
ｅａｄ　Ｏｎ旦ｈｉｐ）構造のものがある。
また、特開平１−２１７９３３号公報に記載されるよう
に、デバイスホール内にフィンガ状のリードを突出させ
、このリードの先端部に半導体チップをフェイスアップ
で位置合せしてボンディングし、レジン等の樹脂でモー
ルドし、アウターリードがテープの端縁から突出しない
ように当該テープキャリアに枠部材を取り付けるかある
いは当該アウターリードを枠部材の裏面にまで折り曲げ
るようにしたＴＡＢ（工ａｐｅ　Ａ　ｕｔｏａ＋ａｔｅ
ｄ　Ｂ　ｏｎｄｉｎｇ）方式がある。
また、特開平１−１８６３９０号公報に記載されるよう
に、パッケージに封止された半導体チップと、一端が前
記半導体チップに接続され、かっ他端が半導体チップの
裏側において前記パッケージの外側に露出されているリ
ードを備え、前記金属箔によって形成され、かつパッケ
ージの封止材層内において折り曲げられて前記パッケー
ジの外に露出された薄型の半導体装置がある。
また、特頴平１−１６１４９号明細書に記載されるよう
に、ＴＡＢを用いて薄型化された複数の半導体装置が積
層され、各半導体装置はそれぞれ外枠に設けられている
眉間接合層によって電気的に接続された積層型半導体装
置がある。
〔発明が解決しようとする課題〕
しかしながら９本発明者は、前記従来のＬＯＧ構造の半
導体装置、ＴＡＢ方式の半導体装置、薄型半導体装置及
び積層型半導体装置を検討した結果、次の問題点を見出
した。
前記従来のＬＯＧ構造の半導体装置では、半導体チップ
の周囲を、例えばトランスファモールド法によりレジン
で封止した構造になっているため、一定寸法のパッケー
ジ外形に対して収納可能な半導体チップサイズは小さく
、パッケージの厚さも１層醜程度が限度であり、また、
半導体チップ内で発生した熱の放散がよくない。
また、従来のＴＡＢ方式では、半導体チップの外部端子
（電極）が特殊なものでありコストが高くなる。
また、インナーリードが半導体チップに直接固定されて
いないので機械的強度が小さく、温度ストレスで発生す
る熱応力に対して信頼性が低下する。
また、特開平１−１８６３９０号公報に記載される従来
の薄型の半導体装置では、半導体チップの回路形成面に
封止用樹脂が存在しているため、複数の半導体装置を直
接積層してモジュール化した積層型半導体装置にするこ
とができない。
また、半導体チップの裏面しか露出していないので、半
導体チップ内で発生した熱の放散がよくない。
また、従来の積層型半導体装置では、リードをバンプ電
極だけで固定しているため、強度が弱く支持する積層用
外枠が必要である。
また、この積層用外枠の分だけ実装面積が太きくなる。
また、積層用外枠のため放熱が悪くなる。
本発明の目的は、大型半導体チップを収納することがで
き、かつ超薄型のパッケージを得ることが可能な技術を
提供することにある。
本発明の他の目的は、半導体チップ内で発生する熱の放
散を効率よく行うことが可能な技術を提供することにあ
る。
本発明の他の目的は、実装面積が半導体チップの面積と
ほぼ等しい半導体装置を提供することにある。
本発明の他の目的は、複数の半導体装置を積層して容易
にモジュールの作製が可能な小型の超薄型半導体装置を
提供することにある。
本発明の他の目的は、複数の半導体装置を積層してモジ
ュールとした積層型半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
（１）半導体チップの回路形成面でリードと半導体チッ
プの外部端子とが電気的に接続され、樹脂で封止された
半導体装置において、前記リードが絶縁性接着層を介在
して前記半導体の回路形成面に固定され、前記リードが
前記半導体チップの回路形成面から裏面まで延在され、
半導体チップの裏面で絶縁性接着層を介在して固定され
ている半導体装置である。
（２）半導体チップの回路形成面でリードと半導体チッ
プの外部端子とが電気的に接続され、樹脂で封止された
半導体装置において、前記リードが絶縁性接着層を介在
して前記半導体の回路形成面に固定され、かつ前記半導
体チップの回路形成面部の一部のみが樹脂で封止され、
前記リードが前記半導体チップの回路形成面から裏面ま
で延在され、半導体チップの裏面で絶縁性接着層を介在
して固定されている半導体装置である。
（３）前記リードと半導体チップの外部端子との電気的
接続は、金属ワイヤ又は金属バンプ又は金属ボールによ
ってなされている。
（４）前記半導体装置の複数個を積層し、各半導体装置
を選択する手段を備えた積層型半導体装置である。
〔作　　用〕
前述した手段（１）及び（２）によれば、半導体チップ
の回路形成面部の一部のみが樹脂で封止されているので
、パッケージを半導体チップとほぼ同一程度の寸法の大
きさにすることができる。
また、半導体チップの回路形成面部の一部以外が露出し
ているので、放熱効率を向上することができる。
また、リードが絶縁接着層によって半導体チップの回路
形成面に固定されているため、実装配線基板に実装した
場合に、実装配線基板と半導体チップとの熱膨張率の差
によって発生する熱による機械的ストレス、またはリー
ド整形（折曲げ）時の機械的ストレスに強い。
また、リードが半導体チップの回路形成面部上において
も露出しているので、複数個の半導体装置を積層し、各
半導体装置を選択する手段を備えることにより、モジュ
ール型半導体装置を容易に作製することができる。
また、裏面に折り曲げられたアウターリードの実装接着
面がほぼ同一平面上に配置されるので、はんだ接着実装
歩留り、及び半導体装置が実装配線基板にはんだで接着
実装された時の電気的信頼性を向上することができる。
前述した手段（３）によれば、リードと半導体チップの
外部端子との電気的接続は、金属ワイヤ又は金属バンプ
又は金属ボールによってなされているので、プレス又は
エツチング法で作成される通常のリードフレームが使用
でき、コストを低減することができる。
前述した手段（４）によれば、前記半導体装置の複数個
を積層し、各半導体装置を選択する手段を備えた積層型
半導体装置にしたので、実装密度を向上することができ
る。
〔発明の実施例〕
以下、本発明の実施例を図面を用いて具体的に説明する
。
なお、実施例を説明するための全図において、同一機能
を有するものは、同一符号を付け、その繰り返しの説明
は省略する。
［実施例１コ 第１図は、本発明の実施例１の小型の樹脂封止型半導体
装置の全体構成を示す一部欠き平面図、第２図は、第１
図に示すＡ−Ａ、ＩＩで切った要部断面図である。
第１図及び第２図に示すように、本実施例１の小型の樹
脂封止型半導体装置２０は、半導体チップ１の回路形成
面に絶縁性接着フィルム（テープ）２を介在してリード
３が固定され、該リード３のインナーリード３Ａと半導
体チップ１の外部端子（アルミ電極）とがはんだバンプ
電極４で電気的に接続されている。そして、前記半導体
チップ１の回路形成面には、前記リード３のインナーリ
ード３Ａと半導体チップ１の外部端子（アルミ電極）と
がはんだバンプ電極４で電気的に接続された部分を囲む
ように、レジン流れ止め部材５が設けられている。この
レジン流れ止め部材５の内部に、エポキシ樹脂等からな
る液状レジン６がポツティング法によって注入され、液
状レジン６で封止される。リード３のアウターリード３
Ｂは、第２図に示すように、半導体チップ１の回路形成
面から裏面まで折り曲げて延在され、半導体チップ１の
裏面で絶縁性接着フィルム７を介在して固定されている
。
樹脂封止型半導体装［２０は、第１図に示すように、左
側上から下に向って１番端子、２番端子。
・・・、１４番端子（７番端子、８番端子はない）が順
次配列され、右側下から上に向って１５番端子、１６番
端子、・・・、２８番端子（２１番端子、２２番端子は
ない）が順次配列され、合計２４端子（２４ピン）で構
成される。
そして、前記アウターリード３Ｂに印加される信号とし
ては、例えば、制御系信号、アドレス系信号、データ系
信号、電源の夫々がある。制御系信号は、ロウアドレス
ストローブ系信号ＲＡＳ、カラムアドレスストローブ信
号ＣＡＳ、ライトイネーブル信号ＷＥ等がある。データ
系信号はデータ畠力信号Ｄｏｕｔ　、データ入力信号Ｄ
ｉｎがある。
電源は、基準電源電圧Ｖｓｓ例えば回路の接地電位０［
Ｖ］、動作電源電圧Ｖｃｃ例えば回路の動作電圧５［ｖ
］がある。
前記リード３の全体のリードフレームの構成は、第３図
に示すように、２４本のインナーリード３Ａ、２４本の
アウターリード３Ｂ、半導体チップ吊りリード３Ｃ１こ
れらのリード３を支持する外枠３Ｄで構成され、一体に
形成されている。そして、リードフレームの所定位置に
絶縁性接着フィルム２及び７が接着されている。　リー
ド３はＦｅ系（４２Ｎｉ−Ｆｅ材）又はＣｕ系の薄板又
は箔からなり、ボンディング、はんだ接合等の必要に応
じ、表面にＡｇ、Ａｕ等のメツキ処理を施しである。
前記半導体チップ（ペレット）１は、平面長方形状の単
結晶珪素基板で形成され、半導体チップ１の回路形成面
（インナーリード３Ａに対向する面）には、　１６　［
Ｍｂｉｔコの大容量を有するＤＲＡＭが搭載される。こ
のＤＲＡＭの構成は、第４図（チップレイアウト図）に
示すように、半導体チップ１の回路形成面のほぼ全面に
メモリセルアレイＭＡＲＹを配置する。このメモリセル
アレイＭＡＲＹは、同第４図中、６４個に細分化され配
置される。細分化された１つのメモリセルアレイＭＡＲ
Ｙは２５６　［Ｋｂｉｔｌの容量で構成される。前記６
４個に細分化されたメモリセルアレイＭＡＲＹは、同第
４図中、左上の１６個、右上の１６個、左下の１６個、
右下の１６個を夫々１つのブロックとし、１６個毎に４
個のブロックを構成する。
前記６４個に細分化されたうちの２個のメモリセルアレ
イＭＡＲＹ間にはセンスアンプ回路ＳＡが配置される。
また、６４個に細分化されたメモリセルアレイＭＡＲＹ
の夫々の半導体チップ１の中央側には、直接系周辺回路
であるロウアドレスデコーダ回路ＸＤＥＣ及びワードド
ライバ回路ＷＤが配置される。
前記４個のブロックのうち、左上、左下の夫々のブロッ
ク間には、直接系周辺回路であるカラムアドレスデコー
ダ回路ＹＤＥＣ及び周辺回路ＭＣが配置される。同様に
、右上、右下の夫々のブロック間には、カラムアドレス
デコーダ回路ＹＤＥＣ及び周辺回路ＭＣが配置される。
前記周辺回路ＭＣは、間接系周辺回路であり、例えばＲ
ＡＳ系回路、ＣＡＳ系回路、アドレスバッファ回路、電
源リミッタ回路等が配置される。前記直接系周辺回路、
間接系周辺回路の夫々は、基本的に、相補型ＭＩＳＦＥ
Ｔとバイポーラトランジスタとを組合せて構成される。
前記４個のブロックのうち、左上、右上の夫々のブロッ
ク間及び左下、右下の夫々のブロック間には、複数個の
外部端子（ポンディングパッド）ＢＰが配置される。つ
まり、この外部端子ＢＰは、第４図中、半導体チップ１
の中央部分を長方形状の長手方向に向って（上方から下
方に向って）複数個配置される。
前記６４個に細分化されたメモリセルアレイＭＡＲＹの
夫々には、１　［ｂｉｔ］の情報を保持するメモリセル
が行列状に複数配置される。メモリセルは、メモリセル
選択用ＭＩＳＦＥＴと情報蓄積用容量素子との直列回路
で構成される。
前記絶縁性接着フィルム（テープ）２，７は、熱硬化性
あるいは熱可塑性の単層（接着材のみ）、又は両面接着
層（３層以上の構造）からなるテープである。例えば、
３層構副の絶縁性接着フィルム２゜７は、第５図に示す
ように、接着剤層Ａ、基材Ｂ。
接着剤層Ａの多層構造になっており、例えば、ポリエー
テルアミドイミド２５μｍ／カプトン５０μｌＩ／ポリ
エーテルアミドイミド２５μｍからなっている。なお、
前記カプトンの代りに他のポリイミド系フィルムでもよ
い。
また、はんだバンプ電極４は、第６図に示すように、半
導体チップ１の回路形成面のＡ１電極（パッド）上にＣ
ｕ／Ｔｉの２層バリアメタル層を形成し、その上にＮｉ
層を形成し、その上にはんだバンプ（ｐｂ／Ｓｎ）を形
成して作製される。
前記半導体チップ１の厚さは、例えば０．２〜０．５＋
＋＋ｍ、液状レジン６の厚さは、例えば０．２５〜０．
６１１ｍ、リード３の厚さは、例えば０．１−０゜２５
１脂、絶縁性接着フィルム２の厚さは、絶縁フィルム（
基材）が例えば２５〜１２５μｍ、接着剤層が１０〜３
０μｍである。
例えば、本実施例１では、半導体チップ１の厚さは０．
３腸閣、液状レジン６のリード３からの高さは０　、１
　ｍｒａ、リード３の厚さは０．１＋ｕ＋、絶縁性接着
フィルム２の厚さは０．０５ｍｍであり、半導体装置の
全体の厚さは０．７ＩＩｍである。したがって、この半
導体装置を積み重ねた場合の、最上層以外の半導体装置
の高さである実効高さは、０゜６履ｍとなる。
次に、本実施例１の組み立て方法を簡単に説明する。
第７Ａ図に示すように、前記はんだバンプ電極４付半導
体チップ１の回路形成面上に絶縁性接着フィルム（テー
プ）２付リードフレームを載置し、加熱ブロックで圧着
して、半導体チップ１の回路形成面上に絶縁性接着フィ
ルム（テープ）２を接着すると共に、リード３のインナ
ーリード３Ａと半導体チップ１のはんだバンプ電極４と
を接合する。
次に、第７Ｂ図に示すように、リード３のアウターリー
ド３Ｂの先端を折り曲げた後、ローラ等により半導体チ
ップ１の側面に平行に折り曲げ、絶縁性接着フィルム（
テープ）７を半導体チップ１の裏面部に熱圧着する。
次に、レジン流れ止め部材５を半導体チップ１の回路形
成面上に形成した後、液体レジン６を点滴（ポツティン
グ）し、それを硬化して完成する。
このように構成することにより、半導体チップ１の裏面
部に封止レジン６が存在しないので、パッケージの厚さ
を０　、６　ａｍ程度に薄くすることができる。
また、半導体チップ１の回路形成面の一部以外は露出し
ているので、放熱効率を向上することができる。
また、リード３が絶縁接着フィルム２，７によって半導
体チップ１に固定されているため、プリント基板等の実
装配線基板に実装した場合に、単結晶珪素からなる半導
体チップ１と実装配線基板との熱膨張率の差によってリ
ード３が熱に起因する機械的ストレスを受けた場合にも
、半導体チップ１とリード３の接続部分がはがれる又は
破断するという問題は発生しない。又、同様の構造のた
め、リードの折曲げ時の機械的ストレスにも強い。
また、リード３が半導体チップ１の回路形成面上におい
ても露出しているので、前記半導体装置の複数個を直接
積層し、モジュール型半導体装置を容易に作製すること
ができる。
また、この半導体装置を実装配線基板に、はんだで接着
実装する場合、裏面に折り曲げられた各アウターリード
３Ｂの実装接着面が、半導体チップ１の裏面から絶縁接
着フィルム７とアウターリード３Ｂの厚さ分だけ離れた
位置においてほぼ同一平面上に配置されるので、その実
装接着部の電気的信頼性を向上することができる。これ
により、実装接着部の歩留りも向上することができる。
前記本実施例１では、リード３が絶縁性接着フィルム２
，７によって半導体チップ１に固定されているが、前記
絶縁接着フィルム２，７の接着面積又は場所を増加して
、リード３の変形や絶縁不良を防止するようにした、本
実施例１の変形例の構成を第８図、第９図及び第１０図
に示す。なお、第８図では、インナーリード３Ａと半導
体チップ１の外部端子とは、Ａｕ又はＡ１からなるボン
ディングワイヤ３１で接続されている。つまり、インナ
ーリード３Ａと半導体チップ１の外部端子とは、電気的
に接続されていれば良く、その接続手段は何でも良い。
また、実施例１及び変形例において、液状レジン６は必
ずしも必要ではない。
次に、前記レジン流れ止め部材５の製造方法を説明する
。
第１１図は、レジン流れ止め部材５の製造装置の断面図
であり、１０１はシリンジ、１０２はプラスチック板、
１０３はレジン流れ止め材料、１０４はレジン流れ止め
材料１０３の供給ノズルである。この供給ノズル１０４
の供給口１０５の形状は、第１２図に示すように、例え
ば長方形状のリング口によっている。
この製造装置により、第１３図（ａは平面図、ｂはイー
イ線で切った断面図）に示すような長方形枠のレジン流
れ止め部材５が形成される。
この長方形枠のレジン流れ止め部材５を、半導体チップ
１の回路形成面上に、絶縁性接着剤で貼り付ける。
なお、本実施例１では、レジンによる封止をポティング
で行ったが、第１４図に示すように、前記レジン流れ止
め部材５を設けないで、トランスファーモールド法によ
り封止してもよい。
本実施例１の小型の樹脂封止型半導体装Ｗ２０の２個を
、実装基板２１上にはんだ２２により接合実装した状態
を第１５図に示す。この積層型については、後で他の実
施例で詳しく説明する。
［実施例２］ 第１６図は、本発明の実施例２の超薄型の樹脂封止型半
導体装置の要部断面図である。
本実施例２の超薄型の樹脂封止型半導体装置は、第１９
図に示すように、半導体チップ１の回路形成面のＡ１電
極（パッド）上に金（Ａｕ）ボール４Ａ又は金（Ａｕ）
バンプ電極４Ｂが形成され、談合（Ａｕ）ボール４Ａ又
は金（Ａｕ）バンプ電極４Ｂにリード３のＭｌ（Ｓｎ）
メツキされたインナーリード３Ａの先端が直接熱圧着さ
れると共に、絶縁性接着フィルム２を介在してリード３
が固定されている。そして、前記半導体チップｌの回路
形成面は、エポキシ樹脂等からなる液状レジンで封止さ
れない状態のまま使用される。
前記金（Ａｕ）ボール４Ａは、Ａ１電［ｉＩ（パッド）
上に金（Ａｕ　）ＩＩのネイルヘッドボンディングをし
た後、ボール部以外の金（Ａｕ）線を除去する方法等に
よって作製される。
前記金（Ａｕ）バンプ電極４Ｂは、第１７図に示すよう
に、Ａ１電極（パッド）上にＰｂ／Ｔｉ、Ｗ／Ｔｉ。
Ｐｔ／Ｔｉ等からなる２層バリアメタル層を形成し、そ
の上に金（Ａｕ）バンプを形成して作製される。
このようにすることにより、半導体チップ１の回路形成
面上に封止レジンが存在しないので、前記実施例１のバ
クケージの厚さよりさらに薄くすることができる。
また、半導体チップ１の回路形成面のＡ１電極上に金（
Ａｕ）ボール４Ａが形成され、談合（Ａｕ）ボール４Ａ
にリード３の錫（Ｓｎ）めっきされたインナーリード３
Ａの先端が直接熱圧着されるので、超薄型の半導体装置
が得られる。
［実施例３］ 第１８図は、本発明の実施例３の樹脂封止型半導体装置
の要部断面図、 第１９Ａ図は、本実施例３の半導体チップの外部端子（
ポンディングパッド）の配置を示す平面図、第１９Ｂ図
は、前記外部端子と、リードピンとの位置関係を示す図
、 第２０図は、本実施例３のリードフレームの全体構成を
示す図である。
第１８図乃至第２０図に示すように１本実施例３の小型
の樹脂封止型半導体装置３０は、半導体チップ１の回路
形成面に絶縁性接着フィルム２を介在してリード３が固
定され、該リード３のインナーリード３Ａ（信号用イン
ナーリード３Ａ１と共通用インナーリード３Ａ２からな
る）と半導体装置プ１の外部端子（ポンディングパッド
）とがボンディングワイヤ（Ａｕワイヤ）３１で電気的
に接続されている。そして、前記半導体チップ１の回路
形成面には、前記リード３のインナーリード３Ａと半導
体チップ１の外部端子とが電気的に接続された部分を囲
むように、レジン流れ止め部材５が設けられている。こ
のレジン流れ止め部材５の内部に、エポキシ樹脂等から
なる液状レジン６がポツティング法によって注入され、
液状レジン６で封止される。リード３のアウターリード
３Ｂは、半導体チップ１の回路形成面から裏面まで折り
曲げて延在させ、半導体チップ１の裏面で絶縁性接着フ
ィルム７を介在して固定されている。
本実施例３のパッケージは、前記アウターリード３Ｂの
半導体チップ１の裏面に折り曲げた部分間の幅寸法（距
離）Ｌ２を、レジン流れ止め部材５間の寸法Ｌ１よりも
大きくすると共に、半導体チップｌの裏面からアウター
リード３Ｂの裏面に折り曲げた部分の外側面までの寸法
（深さ）Ｄ２を、アウターリード３Ｂの上面から半導体
チップ１の回路形成面から最も離れたレジン６の外側面
までの高さ寸法Ｄ１より大きくしたものである。
例えば、各部の厚さの寸法は、第１８図に示すように、
半導体チップ１の厚さ０．３麿履、　リード３の厚さ０
．２＋ｕ＋、絶縁性接着フィルム７の厚さ０．１鳳鳳、
半導体チップ１の裏面からアウターリード３Ｂの裏面に
折り曲げた部分の外側面までの厚さ（深さＤ２）０．３
■■、半導体チップ１の回路形成面上のアウターリード
３Ｂの外側面からレジン６の外側面までの厚さ（Ｄｉ）
０．２５ｍｍである。
したがって、小型の樹脂封止型半導体装置３０の厚さは
、１．１５ｍｍとなり、積み重ね場合には。
その実効高さは、Ｑ　、　９　ｍｍとなる。
前記半導体チップ１は、１６ＭＤＲＡＭであり、前記第
４図（実施例１）に示すものと同様のレイアウトになっ
ている。その外部端子（ポンディングパッド）の配置を
第１９Ａ図に示す、それぞれの外部端子とり−ドピンと
の位置関係を第１９Ｂ図に示す。
樹脂封止型半導体装置３０−１±、第１９Ｂ図に示すよ
うに、左側上から下に向って１番端子、２番端子、・・
・、１４番端子（７番端子、８番端子はない）が順次配
列され５右側下から上に向って１５番端子、１６番端子
、・・・、２８番端子（２１番端子、２２番端子はない
）が順次配列され、合計２４端子（２４ピン）で構成さ
れる。
そして、前記アウターリード３Ｂに印加される信号とし
ては、例えば、制御系信号、アドレス系信号、データ系
信号、電源がある。制御系信号は。
ロウアドレスストローブ系信号ＲＡＳ、カラムアドレス
ストローブ信号ＣＡＳ、ライトイネーブル信号ＷＥ等が
ある。データ系信号はデータ出力信号Ｄｏｕｔ　、デー
タ入力信号Ｄｉｎがある。電源は。
基準電源電圧Ｖｓｓ例えば回路の接地電位０［ｖ］、動
作電源電圧Ｖｃｃ例えば回路の動作電圧５［Ｖ］がある
。
前記リード３の全体のリードフレームの構成は、第２０
図に示すように、２２本のインナーリード３Ａ、２４本
のアウターリード３Ｂ、半導体チップ吊りリード３Ｃ１
これらのリード３を支持する外枠３Ｄで構成され、一体
に形成されている。そして、リードフレームの所定位置
に絶縁性接着フィルム２及び７が接着されている。なお
、インナーリード３Ａは、前述したように、信号用イン
ナーリード３Ａ１と共通用インナーリード３Ａ２からな
っている。このように構成することにより、前記実施例
１と同様の効果を得ることができる。
［実施例４］ 第２１図は、本発明の実施例４のモジュール型半導体装
置の要部断面図、 第２２図は、第２１図に示すモジュール型半導体装置の
システム構成を示す回路図、 第２３図乃至第第２６図は、各半導体チップの入出力用
端子（ポンディングパッド）Ｄｉｎ、Ｄｏｕｔとアウタ
ーリードとの接続関係を示す平面図である５本実施例４
のモジュール型半導体装置は、第２１図に示すように、
実装基板４１の上に前記実施例３（７）１６ＭＤＲＡＭ
４０Ａ、４０Ｂ、４０Ｇ。
４０Ｄの４個を積層したものである（１６ＭＤＲＡＭＸ
４の積層パッケージ構成例）。
そのモジュール型ＤＲＡＭのシステムは、第２２図に示
すような回路構成になっている。
すナワチ、１６ＭＤＲＡＭ４０Ａ、４０Ｂ、４０Ｇ、４
０Ｄの４個のそれぞれのアウターリード３Ｂに印加され
るロウアドレスストローブ系信号ＲＡＳ、カラムアドレ
スストローブ信号ＣＡＳ、ライトイネーブル信号ＷＥ、
基準電源電圧Ｖｓｓ、動作電源電圧Ｖｃｃは、１６ＭＤ
ＲＡＭ４０Ａ、４０Ｂ、４０Ｃ，４０Ｄの４個のそれぞ
れ対応するアウターリード３Ｂに共通に入力されるよう
になっている。
また、１６ＭＤＲＡＭ４０Ａ、４０Ｂ、４０Ｃ。
４０ＤのそれぞれのアドレスＡ０〜Ａ１□ピンには、Ｘ
、Ｙ系の信号がアドレスマルチプレックスで入力される
ようになっている。
本実施例４では、第２２図に示すように、積層された１
６ＭＤＲＡＭ４０Ａ、４０Ｂ、４０Ｃ。
４０Ｄの各々異なるリード（ピン）を、入出力用の端子
Ｄ　ａ　Ｏ”””　Ｄ　ｚとするように、端子Ｄ０〜Ｄ
、と選択端子とを兼用させるために、それぞれの対応す
るアウターリード３Ｂの端子Ｄ０〜Ｄ、と前記１６ＭＤ
ＲＡＭ４０Ａ、４０Ｂ、４０Ｃ，４０Ｄのそれぞれの入
出力用端子（ポンディングパッド）Ｄｉｎ。
Ｄ　ｏｕｔをボンディングワイヤ３１で接続している。
例えば、１６ＭＤＲＡＭ４０Ａ（７）ボンディング接続
は、第２３図に示すように、１６ＭＤＲＡＭ４０Ａの入
出力用端子Ｄｉｎ、Ｄｏｕｔとアウターリード３Ｂの２
番端子Ｄ０とをボンディングワイヤ３１で接続する。
同様に、１６ＭＤＲＡＭ４０Ｂのボンディング接続は、
第２４図に示すように、１６ＭＤＲＡＭ４０Ｂの入出力
用端子Ｄｉｎ、Ｄｏｕｔとアウターリード３Ｂの３番端
子り工とをボンディングワイヤ３１で接続する。
１６ＭＤＲＡＭ４０Ｃのボンディング接続は、第２５図
に示すように、１６ＭＤＲＡＭ４０Ｃ（７）入出力用端
子Ｄｉｎ、Ｄｏｕｔとアウターリード３Ｂの２７番端子
Ｄ２とをボンディングワイヤ３１で接続する。
１６ＭＤＲＡＭ４０Ｄのボンディング接続は、第２６図
に示すように、１６ＭＤＲＡＭ４０Ｄの入出力用端子Ｄ
ｉｎ、Ｄｏｕｔとアウターリード３Ｂの２６番端子り、
とをボンディングワイヤ３１で接続する。
このように、ボンディングワイヤ３１で１６ＭＤＲＡＭ
４０Ａ、４０Ｂ、４０Ｃ，４０Ｄのそれぞれの入出力端
子Ｄｉｎ、Ｄｏｕｔとアウターリード３Ｂの端子（Ｄａ
〜Ｄ　ａ　）を接続し、これを積層することにより、１
６ＭＸ４ビツト（ｂｉｔ　）構成の６４Ｍビット（ｂｉ
ｔ　）のモジュール型半導体装置を実現できる。
また、１６ＭＤＲＡＭ４０Ａ、４０Ｂ、４０Ｃ。
４０Ｄのそれぞれの回路形成面部の一部のみが樹脂で封
止されているので、パッケージを半導体チップとほぼ同
一程度の寸法の大きさにすることができる。
また、１６ＭＤＲＡＭ４０Ａ、４０Ｂ、４０Ｃ。
４０Ｄのそれぞれの回路形成面の一部以外が露出してお
り、かつ積層された状態でそれぞれのアウタ−リード３
Ｂ間に空隙が形成されることにより、風が貫通すること
ができるので、放熱効率を向上することができる。
また、リード３が絶縁接着テープ２によって１６ＭＤＲ
ＡＭ４０Ａ、４０Ｂ、４０Ｇ、４０Ｄ（７）それぞれの
回路形成面に固定されているため、機械的ストレス及び
熱による機械的ストレスに対して信頼性が高い。
マタ、リード３が１６ＭＤＲＡＭ４０Ａ、４０Ｂ、４０
Ｃ，４０Ｄの回路形成面部上においても露出しているの
で、積み重ねてそれぞれのリード３を接着するだけで積
層型モジュールを容易に作製することができる。
また、アウターリード３Ｂの１６ＭＤＲＡＭ４０Ａ、４
０Ｂ、４０Ｃ，４０Ｄ（７）裏面ニ折ＩＪ曲げられた積
み重ね接着面がほぼ同一平面上に配置されるので、積み
重ね接着の歩留り及び積み重ね接着面の電気的信頼性を
向上することができる。
また、本実施例４の変形例として、６４ＭＤＲＡＭのモ
ジュール（１６７７７２１６ワード×３２ビツト）のシ
ステムの構成を、第２７図に示す。
この６４ＭＤＲＡＭのモジュールも、前記実施例４と同
様に積層型半導体装置と構成することは容易に理解する
ことができるであろう。ここでは、その詳細説明は省略
する。
また、例えば、第２８図に示すように、本実施例４の積
層型半導体装Ｍ４０は、実装基板２１上に複数個はんだ
接着実装される。この例では、リードピンは２辺配置で
あるが、本発明は、４辺配置においても可能である。
なお、前記実施例１，２の半導体装置を、実施例３の半
導体装置と同様に実施例４の積層モジュール型半導体装
置に適用できることはいうまでもない。
以上のことかられかるように１本発明の半導体装置単体
は、メモリ装置、マイクロコンピュータ、ロジック装置
、ゲートアレイ装置等に適用すると有効である。
また、積層モジュール装置は、メモリカード、メモリボ
ード、キャッシュカード等に適用すると有効である。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る （１）パッケージを半導体チップとほぼ同一程度の寸法
の大きさにすることができる。
（２）放熱効率を向上することができる。
（３）機械的ストレス及び熱による機械的ストレスに対
して信頼性か高い半導体装置を提供できる。
（４）積層型半導体装置を容易に作製することができる
。
（５）プレス又はエツチング法で作成される通常のリー
ドフレームが使用でき、コストを低減することができる
。
（６）実装密度を向上することができる。
【図面の簡単な説明】
第１図は、本発明の実施例１の小型の樹脂封止型半導体
装置の全体構成を示す一部欠き平面図、第２図は、第１
図に示すＡ−Ａ線で切った要部断面図、 第３図は、実施例１のリードフレームの構成を示す平面
図、 第４図は１本発明の実施例の半導体チップレイアウト図
、 第５図は、本発明の実施例の絶縁性接着フィルムの構成
を説明するための断面図。 第６図は、本発明の実施例のはんだバンプ電極の構成を
説明するための断面図、 第７Ａ図及び第７Ｂ図は、実施例の組立て方法を説明す
るための図。 第８図、第９図及び第１０図は、実施例１の変形例の構
成を示す図。 第１１図は、レジン流れ止め部材の製造装置の断面図、 第１２図は、第１１図に示す供給ノズル形状を説明する
ための図、 第１３図は、実施例１のレジン流れ止め部材の構成を説
明するための図、 第１４図は、前記レジン流れ止め部材を設けないで、モ
ールドタイプにした実施例１の変形例を示す図、 第１５図は、実施例１の小型の樹脂封止型半導体装置を
実装基板上に２個積層した例を示す図、第１６図は、本
発明の実施例２の超薄型の樹脂封止型半導体装置の要部
断面図、 第１７図は、本発明の実施例の金バンプ電極の構成を説
明するための断面図。 第１８図は、本発明の実施例３の樹脂封止型半導体装置
の要部断面図。 第１９Ａ図及び第１９Ｂ図は、実施例３の半導体チップ
の外部端子（ポンディングパッド）の配置及びそれぞれ
の外部端子とリードピンとの位置関係を示す平面図。 第２０図は、実施例３のリードフレームの全体構成を示
す平面図、 第２１図は、本発明の実施例４のモジュール型半導体装
置の要部断面図、 第２２図は、第２１図に示すモジュール型半導体装置の
システム構成を示す回路図、 第２３図乃至第２６図は、各半導体チップの入出力用端
子とアウターリードとの接続関係を示す平面図、 第２７図は、実施例４の変形例を示す図、第２８図は、
実施例４の積層型半導体装置の複数個を実装基板上には
んだ接着実装した例を示す図である。 図中、１・・・半導体チップ、２，７・・・絶縁性接着
フィルム、３・・・リード、３Ａ・・・インナーリード
、３Ｂ・・・アウターリード、４・・・はんだバンプ電
極、４Ａ・・・金ポール電極、４Ｂ・・・金バンプ電極
、５・・・レジン流れ止め部材、６・・・液状レジン、
２０，３０．４０・・・樹脂封止型半導体装置、３１・
・・ボンディングワイヤ。

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップの回路形成面でリードと半導体チップ
    の外部端子とが電気的に接続され、樹脂で封止された半
    導体装置において、前記リードが絶縁性接着層を介在し
    て前記半導体の回路形成面に固定され、前記リードが前
    記半導体チップの回路形成面から裏面まで延在され、半
    導体チップの裏面で絶縁性接着層を介在して固定されて
    いることを特徴とする半導体装置。 ２、半導体チップの回路形成面でリードと半導体チップ
    の外部端子とが電気的に接続され、樹脂で封止された半
    導体装置において、前記リードが絶縁性接着層を介在し
    て前記半導体の回路形成面に固定され、かつ前記半導体
    チップの回路形成面部の一部のみが樹脂で封止され、前
    記リードが前記半導体チップの回路形成面から裏面まで
    延在され、半導体チップの裏面で絶縁性接着層を介在し
    て固定されていることを特徴とする半導体装置。 ３、前記請求項１又は２に記載の半導体装置において、
    リードと半導体チップの外部端子との電気的接続は、金
    属ワイヤ又は金属バンプ又は金属ボールによってなされ
    ていることを特徴とする半導体装置。 ４、前記請求項１乃至３の各項に記載の半導体装置の複
    数個を積層し、各半導体装置を選択する手段を備えたこ
    とを特徴とする積層型半導体装置。
JP2198462A 1990-06-11 1990-07-26 半導体装置 Expired - Fee Related JP2839941B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2198462A JP2839941B2 (ja) 1990-07-26 1990-07-26 半導体装置
US07/990,633 US5583375A (en) 1990-06-11 1992-12-14 Semiconductor device with lead structure within the planar area of the device
US08/721,240 US5714405A (en) 1990-06-11 1996-09-26 Semiconductor device
US08/721,339 US5869888A (en) 1990-06-11 1996-09-26 Semiconductor device with lead structure on principal surface of chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2198462A JP2839941B2 (ja) 1990-07-26 1990-07-26 半導体装置

Publications (2)

Publication Number Publication Date
JPH0485837A true JPH0485837A (ja) 1992-03-18
JP2839941B2 JP2839941B2 (ja) 1998-12-24

Family

ID=16391511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2198462A Expired - Fee Related JP2839941B2 (ja) 1990-06-11 1990-07-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2839941B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04278548A (ja) * 1991-03-07 1992-10-05 Nec Corp 樹脂封止型半導体装置
JPH0661404A (ja) * 1992-08-10 1994-03-04 Nec Corp 半導体装置
JPH07169796A (ja) * 1993-10-13 1995-07-04 Yamaha Corp 半導体装置とその製造方法
US5776802A (en) * 1993-12-08 1998-07-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method of the same
EP0798780A3 (en) * 1996-03-27 2000-09-13 Oki Electric Industry Co., Ltd. Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
US6331738B1 (en) 1998-12-08 2001-12-18 Nec Corporation Semiconductor device having a BGA structure
US6953991B2 (en) 2000-07-19 2005-10-11 Shindo Company, Ltd. Semiconductor device
JP2009540592A (ja) * 2006-06-16 2009-11-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 上部及び下部の相互接続部を備える積み重ね可能ｉｃパッケージ
WO2023184729A1 (zh) * 2022-03-31 2023-10-05 生益电子股份有限公司 埋设线路的pcb制作方法及埋设线路的pcb

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04278548A (ja) * 1991-03-07 1992-10-05 Nec Corp 樹脂封止型半導体装置
JPH0661404A (ja) * 1992-08-10 1994-03-04 Nec Corp 半導体装置
JPH07169796A (ja) * 1993-10-13 1995-07-04 Yamaha Corp 半導体装置とその製造方法
US5776802A (en) * 1993-12-08 1998-07-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method of the same
EP0798780A3 (en) * 1996-03-27 2000-09-13 Oki Electric Industry Co., Ltd. Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
US6208021B1 (en) 1996-03-27 2001-03-27 Oki Electric Industry Co., Ltd. Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
US6403398B2 (en) 1996-03-27 2002-06-11 Oki Electric Industry Co, Ltd. Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
US6331738B1 (en) 1998-12-08 2001-12-18 Nec Corporation Semiconductor device having a BGA structure
US6953991B2 (en) 2000-07-19 2005-10-11 Shindo Company, Ltd. Semiconductor device
JP2009540592A (ja) * 2006-06-16 2009-11-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 上部及び下部の相互接続部を備える積み重ね可能ｉｃパッケージ
WO2023184729A1 (zh) * 2022-03-31 2023-10-05 生益电子股份有限公司 埋设线路的pcb制作方法及埋设线路的pcb

Also Published As

Publication number Publication date
JP2839941B2 (ja) 1998-12-24

Similar Documents

Publication Publication Date Title
US5583375A (en) Semiconductor device with lead structure within the planar area of the device
KR950005446B1 (ko) 수지봉지형 반도체장치
US6673650B2 (en) Multi chip semiconductor package and method of construction
JP2567961B2 (ja) 半導体装置及びリ−ドフレ−ム
US5530292A (en) Semiconductor device having a plurality of chips
JPH09246465A (ja) Ｌｏｃ型半導体チップの積層チップパッケージ
KR20010067207A (ko) 반도체 장치 및 그 제조 방법
JP2891692B1 (ja) 半導体装置
JPH05109975A (ja) 樹脂封止型半導体装置
JPH01205541A (ja) 樹脂封止型半導体装置及びその製造方法
JP3494901B2 (ja) 半導体集積回路装置
KR950005450B1 (ko) 수지봉지형 반도체장치와 그 제조방법
JP2000058743A (ja) 半導体装置
JPH0485837A (ja) 半導体装置
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
JP3104795B2 (ja) 半導体装置及びその製造方法
JP2799408B2 (ja) 半導体装置及びそれを実装した電子装置
KR20020054475A (ko) 반도체 칩 적층 패키지 및 그 제조 방법
JP2000156464A (ja) 半導体装置の製造方法
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JPH05283606A (ja) 半導体装置
KR20040069392A (ko) 적층형 반도체 멀티 칩 패키지
KR100212095B1 (ko) 반도체장치
KR100340862B1 (ko) 스택패키지및그의제조방법
JP2971594B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071016

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081016

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081016

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091016

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees