JP2001298150A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001298150A
JP2001298150A JP2000114352A JP2000114352A JP2001298150A JP 2001298150 A JP2001298150 A JP 2001298150A JP 2000114352 A JP2000114352 A JP 2000114352A JP 2000114352 A JP2000114352 A JP 2000114352A JP 2001298150 A JP2001298150 A JP 2001298150A
Authority
JP
Japan
Prior art keywords
semiconductor chip
main surface
lead
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000114352A
Other languages
English (en)
Other versions
JP3813788B2 (ja
Inventor
Masachika Masuda
正親 増田
Tamaki Wada
環 和田
Hirotaka Nishizawa
裕孝 西沢
Koichiro Kagaya
浩一郎 加賀谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2000114352A priority Critical patent/JP3813788B2/ja
Priority to US09/826,965 priority patent/US6433421B2/en
Priority to TW090108444A priority patent/TW527673B/zh
Priority to KR1020010019854A priority patent/KR100776451B1/ko
Publication of JP2001298150A publication Critical patent/JP2001298150A/ja
Application granted granted Critical
Publication of JP3813788B2 publication Critical patent/JP3813788B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の歩留まりの向上を図る。 【解決手段】 樹脂封止体と、前記樹脂封止体の内部に
位置し、平面が方形状で形成された複数の半導体チップ
であって、互いに対向する第１主面及び第２主面を有
し、前記第１主面の互いに対向する第１辺及び第２辺の
うちの第１辺側に電極が配置された複数の半導体チップ
と、前記樹脂封止体の内部に位置するインナー部と、前
記樹脂封止体の外部に位置するアウター部とを有し、前
記インナー部がボンディングワイヤを介して前記複数の
半導体チップの電極と電気的に接続されるリードとを有
する半導体装置であって、前記複数の半導体チップは、
夫々の第１辺が同一側に位置するように夫々の第１主面
を同一方向に向け、かつ互いに向かい合う一方の半導体
チップの電極が他方の半導体チップの第１辺よりも外側
に位置するように夫々の位置をずらした状態で積層され
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造技術に関し、特に、複数の半導体チップを積層し
て一つの樹脂封止体で封止する半導体装置及びその製造
技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】記憶回路の大容量化を図る技術として、
記憶回路が内蔵された二つの半導体チップを積層し、こ
の二つの半導体チップを一つの樹脂封止体で封止する積
層型半導体装置が知られている。この種の積層型半導体
装置においては、種々な構造のものが提案され、製品化
されている。例えば特開平７−５８２８１号公報には、
ＬＯＣ（Ｌead Ｏn Ｃhip ）構造の積層型半導体装置が
開示されている。また、特開平４−３０２１６５号公報
には、タブ構造の積層型半導体装置が開示されている。
【０００３】ＬＯＣ構造の積層型半導体装置は、主に、
表裏面（互いに対向する一主面及び他の主面）のうちの
表面（一主面）である回路形成面に複数の電極が形成さ
れた第１半導体チップ及び第２半導体チップと、第１半
導体チップの回路形成面に絶縁性フィルムを介在して接
着固定されると共に、その回路形成面の電極にボンディ
ングワイヤを介して電気的に接続される複数の第１リー
ドと、第２半導体チップの回路形成面に絶縁性フィルム
を介在して接着固定されると共に、その回路形成面の電
極にボンディングワイヤを介して電気的に接続される複
数の第２リードと、第１半導体チップ、第２半導体チッ
プ、第１リードのインナー部、第２リードのインナー部
及びボンディングワイヤ等を封止する樹脂封止体とを有
する構成となっている。第１半導体チップ、第２半導体
チップの夫々は、夫々の回路形成面を互いに対向させた
状態で積層されている。第１リード、第２リードの夫々
は、夫々の接続部を互いに重ね合わせた状態で接合され
ている。
【０００４】タブ構造の積層型半導体装置は、タブ（ダ
イパッドとも言う）の表裏面（互いに対向する一主面及
び他の主面）のうちの表面（一主面）に接着層を介して
固定される第１半導体チップと、タブの裏面（他の主
面）に接着層を介して固定される第２半導体チップと、
第１半導体チップ、第２半導体チップのうちの何れか一
方の半導体チップの電極にボンディングワイヤを介して
電気的に接続される複数の専用リードと、第１半導体チ
ップ、第２半導体チップの夫々の電極にボンディングワ
イヤを介して電気的に接続される複数の共用リードと、
第１半導体チップ、第２半導体チップ、専用リードのイ
ンナー部、共用リードのインナー部及びボンディングワ
イヤ等を封止する樹脂封止体とを有する構成となってい
る。第１半導体チップ、第２半導体チップの夫々の電極
は、回路形成面において互いに対向する二つの長辺側に
夫々の長辺に沿って複数配列されている。専用リード、
共用リードの夫々は、半導体チップの二つの長辺の夫々
の外側に配置されている。
【０００５】
【発明が解決しようとする課題】本発明者等は、前述の
積層型半導体装置について検討した結果、以下の問題点
を見出した。
【０００６】（１）ＬＯＣ構造の積層型半導体装置にお
いては、第１半導体チップの電極にボンディングワイヤ
を介して電気的に接続された第１リードと、第２半導体
チップの電極にボンディングワイヤを介して電気的に接
続された第２リードとを部分的に重ね合わせて接合して
いる。このような構成の場合、二枚のリードフレームを
用いて製造する必要があるため、製造コストが高くな
る。
【０００７】（２）ＬＯＣ構造の積層型半導体装置にお
いては、半導体チップの電極とリードとをボンディング
ワイヤで電気的に接続した後、二枚のリードフレームを
重ね合わることによって二つの半導体チップを積層して
いる。このような場合、半導体チップの積層時にボンデ
ィングワイヤが変形するといった不具合が発生し易くな
るため、歩留まりの低下を招く。
【０００８】（３）タブ構造の積層型半導体装置におい
ては、タブの表裏面に半導体チップを搭載している。こ
のような構成の場合、タブの表裏面に半導体チップを搭
載した後ではタブをヒートステージに接触させることが
困難であるため、ワイヤボンディングに必要な温度まで
半導体チップを加熱することが難しい。従って、半導体
チップの電極とボンディングワイヤとの接続不良が発生
し易く、歩留まりの低下を招く。
【０００９】（４）タブ構造の積層型半導体装置におい
ては、タブの表面に搭載された半導体チップの電極とリ
ードとをボンディングワイヤで電気的に接続した後、タ
ブの裏面に搭載された半導体チップの電極とリードとを
ボンディングワイヤで電気的に接続する前に、リードフ
レームを反転させる必要があるため、生産性の低下を招
く。
【００１０】また、リードフレームを反転させる時にボ
ンディングワイヤが変形するといった不具合が発生し易
くなるため、歩留まりの低下を招く。
【００１１】本発明の目的は、複数の半導体チップを積
層し、この複数の半導体チップを一つの樹脂封止体で封
止する半導体装置の低コスト化を図ることが可能な技術
を提供することにある。
【００１２】本発明の他の目的は、複数の半導体チップ
を積層し、この複数の半導体チップを一つの樹脂封止体
で封止する半導体装置の歩留まりの向上を図ることが可
能な技術を提供することにある。
【００１３】本発明の他の目的は、複数の半導体チップ
を積層し、この複数の半導体チップを一つの樹脂封止体
で封止する半導体装置の生産性の向上を図ることが可能
な技術を提供することにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１６】（１）樹脂封止体と、前記樹脂封止体の内
部に位置し、平面が方形状で形成された複数の半導体チ
ップであって、互いに対向する第１主面及び第２主面を
有し、前記第１主面の互いに対向する第１辺及び第２辺
のうちの第１辺側に電極が配置された複数の半導体チッ
プと、前記樹脂封止体の内部に位置するインナー部と、
前記樹脂封止体の外部に位置するアウター部とを有し、
前記インナー部がボンディングワイヤを介して前記複数
の半導体チップの電極と電気的に接続されるリードとを
有する半導体装置であって、前記複数の半導体チップ
は、夫々の第１辺が同一側に位置するように夫々の第１
主面を同一方向に向け、かつ互いに向かい合う一方の半
導体チップの電極が他方の半導体チップの第１辺よりも
外側に位置するように夫々の位置をずらした状態で積層
されている。
【００１７】（２）前記手段（１）に記載の半導体装置
において、前記複数の半導体チップは、互いに向かい合
う一方の半導体チップの第２辺が他方の半導体チップの
第２辺よりも内側に位置するように夫々の位置をずらし
た状態で積層されている。
【００１８】（３）平面が方形状の樹脂封止体と、前記
樹脂封止体の内部に位置し、平面が方形状で形成された
第１及び第２半導体チップであって、互いに対向する第
１主面及び第２主面を有し、前記第１主面の互いに対向
する第１辺及び第２辺のうちの第１辺側に電極が配置さ
れた第１及び第２半導体チップと、前記樹脂封止体の内
部に位置するインナー部と、前記樹脂封止体の互いに対
向する第１辺及び第２辺のうちの第１辺側から突出して
前記樹脂封止体の外部に位置するアウター部とを有し、
前記インナー部がボンディングワイヤを介して前記第１
半導体チップの電極と電気的に接続される第１リード
と、前記樹脂封止体の内部に位置するインナー部と、前
記樹脂封止体の第２辺側から突出して前記樹脂封止体の
外部に位置するアウター部とを有し、前記インナー部が
ボンディングワイヤを介して前記第２半導体チップの電
極と電気的に接続される第２リードとを有する半導体装
置であって、前記第１及び第２半導体チップは、夫々の
第１辺が前記第２リード側に位置するように前記第１半
導体チップの第２主面と前記第２半導体チップの第１主
面とを向かい合わせ、かつ前記第２半導体チップの電極
が前記第１半導体チップの第１辺よりも外側に位置し、
前記第１半導体チップの第２辺が前記第２半導体チップ
の第２辺よりも外側に位置するように夫々の位置をずら
した状態で接着固定され、前記第１リードのインナー部
は、前記第１半導体チップの第１主面に接着固定されて
いる。
【００１９】（４）前記手段（３）に記載の半導体装置
において、前記第１リードのインナー部の先端部分は、
前記第１半導体チップの電極の近傍に配置されている。
【００２０】（５）平面が方形状で形成された第１及び
第２半導体チップであって、互いに対向する第１主面及
び第２主面を有し、前記第１主面の互いに対向する第１
辺及び第２辺のうちの第１辺側に電極が配置された第１
及び第２半導体チップを準備し、更に、インナー部及び
アウター部を有し、前記インナー部の先端部分が互いに
対向する第１リード及び第２リードを有するリードフレ
ームを準備する工程と、前記第１半導体チップの第１辺
が前記第２リード側に位置するように前記第１半導体チ
ップの第１主面と前記リードのインナー部とを向かい合
わせた状態で前記第１半導体チップと前記第１リードの
インナー部とを接着固定する工程と、前記第２半導体チ
ップの第１辺が前記第２リード側に位置するように前記
第１半導体チップの第２主面と前記第２半導体チップの
第１主面とを向かい合わせ、かつ前記第２半導体チップ
の電極が前記第１半導体チップの第１辺よりも外側に位
置するように夫々の位置をずらした状態で前記第１半導
体チップと前記第２半導体チップとを接着固定する工程
と、前記第１半導体チップの電極と前記第１リードのイ
ンナー部とをボンディングワイヤで電気的に接続し、前
記第２半導体チップの電極と前記第２リードのインナー
部とをボンディングワイヤで電気的に接続する工程とを
備えたことを特徴とする半導体装置の製造方法である。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００２２】（実施形態１）本実施形態では、二方向リ
ード配列構造であるＴＳＯＰ（Ｔhin Ｓmall Ｏutline
Ｐackage）型の半導体装置に本発明を適用した例につい
て説明する。
【００２３】図１は本発明の実施形態１である半導体装
置の樹脂封止体の上部を除去した状態を示す模式的平面
図であり、図２は図１のＡ−Ａ線に沿う模式的断面図で
あり、図３は図１の一部を拡大した模式的平面図であ
る。
【００２４】図１及び図２に示すように、本実施形態の
半導体装置１は、四つの半導体チップ（１１，１２，１
３，１４）を上下に積層し、この四つの半導体チップ
（以下、単にチップと呼ぶ）を一つの樹脂封止体１８で
封止した構成となっている。四つのチップ（１１，１
２，１３，１４）の夫々は、夫々の回路形成面（互いに
対向する一主面及び他の主面のうちの一主面）１１Ａ，
１２Ａ，１３Ａ，１４Ａを同一方向に向けた状態で積層
されている。
【００２５】四つのチップ（１１，１２，１３，１４）
の夫々は、同一の外形寸法で形成されている。また、四
つのチップ（１１，１２，１３，１４）の夫々の平面形
状は方形状で形成され、本実施形態においては例えば長
方形で形成されている。
【００２６】四つのチップ（１１，１２，１３，１４）
の夫々は、例えば、単結晶珪素からなる半導体基板及び
この半導体基板上に形成された多層配線層を主体とする
構成になっている。この四つのチップ（１１，１２，１
３，１４）の夫々には、記憶回路として、例えばフラッ
シュメモリと呼称される２５６メガビットのＥＥＰＲＯ
Ｍ（Ｅlectrically Ｅrasable Ｐrogrammable Ｒead Ｏ
nly Ｍemory)が内蔵されている。
【００２７】四つのチップ（１１，１２，１３，１４）
において、回路形成面（１１Ａ，１２Ａ，１３Ａ，１４
Ａ）の互いに対向する二つの長辺のうちの一方の長辺
（１１Ａ１，１２Ａ１，１３Ａ１，１４Ａ１）側には、
この一方の長辺（１１Ａ１，１２Ａ１，１３Ａ１，１４
Ａ１）に沿って複数の電極（ボンディングパッド）１５
が形成されている。この複数の電極１５の夫々は、チッ
プ（１１，１２，１３，１４）の多層配線層のうちの最
上層の配線層に形成されている。最上層の配線層はその
上層に形成された表面保護膜（最終保護膜）で被覆さ
れ、この表面保護膜には電極１５の表面を露出するボン
ディング開口が形成されている。
【００２８】四つのチップ（１１，１２，１３，１４）
に内蔵されたフラッシュメモリの回路パターンは、同一
の回路パターンで構成されている。また、四つのチップ
（１１，１２，１３，１４）の夫々の回路形成面（１１
Ａ，１２Ａ，１３Ａ，１４Ａ）に形成された電極１５の
配置パターンは、同一の配置パターンで構成されてい
る。即ち、四つのチップ（１１，１２，１３，１４）の
夫々は、同一構造で構成されている。
【００２９】樹脂封止体１８の平面形状は方形状で形成
され、本実施形態においては例えば長方形で形成されて
いる。この樹脂封止体１８の互いに対向する二つの短辺
（１８Ａ，１８Ｂ）のうちの一方の短辺１８Ａ側にはこ
の一方の短辺１８Ａに沿って複数のリード２２Ａが配列
され、他方の短辺１８Ｂ側にはこの他方の短辺１８Ｂに
沿って複数のリード２２Ｂが配列されている。
【００３０】複数のリード２２Ａの夫々は、樹脂封止体
１８の内部に位置するインナー部と、樹脂封止体１８の
一方の短辺１８Ａ側から突出して樹脂封止体１８の外部
に位置するアウター部とを有する構成となっている。複
数のリード２２Ｂの夫々は、樹脂封止体１８の内部に位
置するインナー部と、樹脂封止体１８の他方の短辺１８
Ｂ側から突出して樹脂封止体１８の外部に位置するアウ
ター部とを有する構成となっている。複数のリード２２
Ａ及び複数のリード２２Ｂの夫々のアウター部は、例え
ば面実装型リード形状の一つであるガルウィングリード
形状に折り曲げ成形されている。即ち、本実施形態の半
導体装置１Ａは、樹脂封止体１８の互いに対向する二つ
の短辺側にリードを配列したＴＳＯＰ型のタイプＩ型と
なっている。
【００３１】複数のリード２２Ａの夫々のインナー部
は、ボンディングワイヤ１７を介してチップ１１の各電
極１５と夫々電気的に接続され、更にボンディングワイ
ヤ１７を介してチップ１２の各電極１５と夫々電気的に
接続されている。複数のリード２２Ｂの夫々のインナー
部は、ボンディングワイヤ１７を介してチップ１３の各
電極１５と夫々電気的に接続され、更にボンディングワ
イヤ１７を介してチップ１４の各電極１５と夫々電気的
に接続されている。
【００３２】複数のリード２２Ａ及び２２Ｂの夫々には
端子名が付されている。Ｖｃｃ端子は電源電位（例えば
５［Ｖ］）に電位固定される電源電位端子である。Ｖｓ
ｓ１端子及びＶｓｓ２端子は基準電位（例えば０
［Ｖ］）に電位固定される基準電位端子である。Ｉ／Ｏ
０端子〜Ｉ／Ｏ７端子はデータ入出力端子である。ＲＥ
Ｓ端子はリセット端子である。Ｒ／Ｂ端子はリーディ／
ビズィ端子である。ＣＤＥ端子はコマンド・データ・イ
ネーブル端子である。ＯＥ端子は出力イネーブル端子で
ある。ＳＣ端子はシリアル・クロック端子である。ＷＥ
はライト・イネーブル端子である。ＣＥはチップ・イネ
ーブル端子である。Ｗ−ＰＲＯＴＥＣＴ端子はライト・
プロテクト端子である。ＦＴＥＳＴ端子はファンクショ
ン・テスト端子である。ＮＣ端子は空き端子である。
【００３３】チップ１１及びチップ１２は、夫々の一方
の長辺（１１Ａ１，１２Ａ１）がリード２２Ｂ側に位置
するようにチップ１１の裏面（互いに対向する一主面及
び他の主面のうちの他の主面）とチップ１２の回路形成
面１２Ａとを向かい合わせ、かつチップ１２の電極１５
がチップ１１の一方の長辺１１Ａ１よりも外側に位置
し、チップ１１の他方の長辺１１Ａ２がチップ１２の他
方の長辺１２Ａ２よりも外側に位置するように夫々の位
置をずらした状態（チップ１１の一方の長辺１１Ａ１と
チップ１２の他方の長辺１２Ａ２とが互いに近づく方向
に夫々の位置をずらした状態）で接着固定されている。
チップ１１及びチップ１２は、これらの間に介在された
接着層１６によって接着固定されている。
【００３４】チップ１２及びチップ１３は、夫々の一方
の長辺（１２Ａ１，１３Ａ１）がリード２２Ｂ側に位置
するようにチップ１２の裏面（他の主面）とチップ１３
の回路形成面１３Ａとを向かい合わせ、かつチップ１３
の電極１５がチップ１２の一方の長辺１２Ａ１よりも外
側に位置し、チップ１２の他方の長辺１２Ａ２がチップ
１３の他方の長辺１３Ａ２よりも外側に位置するように
夫々の位置をずらした状態（チップ１２の一方の長辺１
２Ａ１とチップ１３の他方の長辺１３Ａ２とが互いに近
づく方向に夫々の位置をずらした状態）で接着固定され
ている。チップ１２及びチップ１３は、これらの間に介
在された接着層１６によって接着固定されている。
【００３５】チップ１３及びチップ１４は、夫々の一方
の長辺（１３Ａ１，１４Ａ１）がリード２２Ｂ側に位置
するようにチップ１３の裏面（他の主面）とチップ１４
の回路形成面１４Ａとを向かい合わせ、かつチップ１４
の電極１５がチップ１３の一方の長辺１３Ａ１よりも外
側に位置し、チップ１３の他方の長辺１３Ａ２がチップ
１４の他方の長辺１４Ａ２よりも外側に位置するように
夫々の位置をずらした状態（チップ１３の一方の長辺１
３Ａ１とチップ１４の他方の長辺１４Ａ２とが互いに近
づく方向に夫々の位置をずらした状態）で接着固定され
ている。チップ１３及びチップ１４は、これらの間に介
在された接着層１６によって接着固定されている。
【００３６】即ち、四つのチップ（１１，１２，１３，
１４）は、夫々の一方の長辺（１１Ａ１，１２Ａ１，１
３Ａ１，１４Ａ１）がリード２２Ｂ側に位置するように
夫々の回路形成面（１１Ａ，１２Ａ，１３Ａ，１４Ａ）
を同一方向に向け、かつ互いに向かい合う一方のチップ
の電極が他方のチップの一方の長辺よりも外側に位置す
るように夫々の位置をずらした状態で積層されている。
【００３７】リード２２Ａのインナー部は、積層された
四つのチップのうちの最上段に位置するチップ１１の回
路形成面１１Ａに接着層２３を介在して接着固定されて
いる。リード２２Ａのインナー部は、その先端部分がチ
ップ１１の電極１５の近傍に配置されている。リード２
２Ａのインナー部は、リード２２Ｂのインナー部の長さ
よりも長くなっている。
【００３８】ボンディングワイヤ１７としては例えば金
（Ａｕ）ワイヤを用いている。ボンディングワイヤ１７
の接続方法としては、例えば熱圧着に超音波振動を併用
したボールボンディング法を用いている。
【００３９】樹脂封止体１８は、低応力化を図る目的と
して、例えば、フェノール系硬化剤、シリコーンゴム及
びフィラー等が添加されたビフェニール系の樹脂で形成
されている。この樹脂封止体１８は、大量生産に好適な
トランスファモールディング法で形成されている。トラ
ンスファモールディング法は、ポット、ランナー、流入
ゲート及びキャビティ等を備えたモールド金型を使用
し、ポットからランナー及び流入ゲートを通してキャビ
ティ内に樹脂を加圧注入して樹脂封止体を形成する方法
である。
【００４０】本実施形態において、四つのチップの夫々
の厚さは約０．１［ｍｍ］であり、接着層１６及び２３
の厚さは約０．０２５［ｍｍ］であり、リード２２Ａ及
び２２Ｂの厚さは約０．１２５［ｍｍ］であり、樹脂封
止体１８の上面からチップ１１上におけるリード２２Ａ
までの樹脂の厚さは約０．１［ｍｍ］であり、樹脂封止
体１８の下面からチップ１４の裏面における接着層１６
までの樹脂の厚さは約０．２５［ｍｍ］であり、樹脂封
止体１８の上面からリード（２２Ａ，２２Ｂ）の実装面
までの高さは約１．２［ｍｍ］である。
【００４１】図３に示すように、チップ１１及びチップ
１２は、チップ１１の電極１５間の領域とチップ１２の
電極１５とが対向するように夫々の位置をずらした状態
で接着固定されている。チップ１３及びチップ１４は、
チップ１４の電極１５間の領域とチップ１３の電極１５
とが対向するように夫々の位置をずらした状態で接着固
定されている。
【００４２】次に、半導体装置１Ａの製造に用いられる
リードフレームについて、図４を用いて説明する。図４
はリードフレームの模式的平面図である。なお、実際の
リードフレームは複数の半導体体装置を製造できるよう
に多連構造になっているが、図面を見易くするため、図
４は一つの半導体装置が製造される一個分の領域を示し
ている。
【００４３】図４に示すように、リードフレームＬＦ１
は、枠体２１で規定された領域内に、複数のリード２２
Ａからなるリード群、複数のリード２２Ｂからなるリー
ド群、接着層２３等を配置した構成になっている。複数
のリード２２Ａは、枠体２１の互いに対向する二つの短
辺部分のうちの一方の短辺部分に沿って配列され、この
一方の短辺部分と一体化されている。複数のリード２２
Ｂは、枠体２１の互いに対向する二つの短辺部分のうち
の他方の短辺部分に沿って配列され、この他方の短辺部
分と一体化されている。即ち、リードフレームＬＦ１
は、二方向リード配列構造になっている。
【００４４】複数のリード２２Ａの夫々は、樹脂封止体
で封止されるインナー部と樹脂封止体の外部に導出され
るアウター部とを有し、タイバー（ダムバー）２５を介
して互いに連結されている。複数のリード２２Ｂの夫々
は、樹脂封止体で封止されるインナー部と樹脂封止体の
外部に導出されるアウター部とを有し、タイバー２５を
介して互いに連結されている。
【００４５】リードフレームＬＦ１は、例えば鉄（Ｆ
ｅ）−ニッケル（Ｎｉ）系の合金又は銅（Ｃｕ）若しく
は銅系の合金からなる平板材にエッチング加工又はプレ
ス加工を施して所定のリードパターンを形成することに
よって形成される。
【００４６】次に、半導体装置１Ａの製造方法につい
て、図５乃至図７（模式的断面図）を用いて説明する。
【００４７】まず、リードフレームＬＦ１にチップ１１
を接着固定する。リードフレームＬＦ１と半導体チップ
１１との接着固定は、図５（ａ）に示すように、チップ
１１の回路形成面１１Ａに接着層２３を介在してリード
２２Ａのインナー部を接着することによって行なう。こ
の時、チップ１１の一方の長辺１１Ａ１がリード２２Ｂ
側（互いに対向する二つのリード群のうちの他方のリー
ド群側）に位置するようにチップ１１の向きを合わせた
状態で行なう。
【００４８】次に、チップ１１にチップ１２を接着固定
する。チップ１１とチップ１２との接着固定は、図５
（ｂ）に示すように、チップ１１の裏面に接着層１６を
介在してチップ１２の回路形成面１２Ａを接着すること
によって行なう。この時、チップ１２の一方の長辺１２
Ａ１がリード２２Ｂ側に位置するようにチップ１２の向
きを合わせた状態で行なう。また、チップ１２の電極１
５がチップ１１の一方の長辺１１Ａ１よりも外側に位置
し、チップ１１の他方の長辺１１Ａ２がチップ１２の他
方の長辺１２Ａ２よりも外側に位置するように夫々の位
置をずらした状態で行なう。また、チップ１１の電極１
５間の領域とチップ１２の電極１５とが対向するように
夫々の位置をずらした状態で行なう。
【００４９】次に、チップ１２にチップ１３を接着固定
する。チップ１２とチップ１３との接着固定は、図６
（ｃ）に示すように、チップ１２の裏面に接着層１６を
介在してチップ１３の回路形成面１３Ａを接着すること
によって行なう。この時、チップ１３の一方の長辺１３
Ａ１がリード２２Ｂ側に位置するようにチップ１３の向
きを合わせた状態で行なう。また、チップ１３の電極１
５がチップ１２の一方の長辺１２Ａ１よりも外側に位置
し、チップ１２の他方の長辺１２Ａ２がチップ１３の他
方の長辺１３Ａ２よりも外側に位置するように夫々の位
置をずらした状態で行なう。
【００５０】次に、チップ１３にチップ１４を接着固定
する。チップ１３とチップ１４との接着固定は、図６
（ｄ）に示すように、チップ１３の裏面に接着層１６を
介在してチップ１４の回路形成面１４Ａを接着すること
によって行なう。この時、チップ１４の一方の長辺１３
Ａ１がリード２２Ｂ側に位置するようにチップ１４の向
きを合わせた状態で行なう。また、チップ１４の電極１
５がチップ１３の一方の長辺１３Ａ１よりも外側に位置
し、チップ１３の他方の長辺１３Ａ２がチップ１４の他
方の長辺１４Ａ２よりも外側に位置するように夫々の位
置をずらした状態で行なう。また、チップ１４の電極１
５間の領域とチップ１３の電極１５とが対向するように
夫々の位置をずらした状態で行なう。この工程により、
四つのチップ（１１，１２，１３，１４）は、夫々の一
方の短辺（１１Ａ１，１２Ａ１，１３Ａ１，１４Ａ１）
がリード２２Ｂ側に位置するように夫々の回路形成面
（１１Ａ，１２Ａ，１３Ａ，１４Ａ）を同一方向に向
け、かつ互いに向かい合う一方のチップの電極が他方の
チップの一方の短辺よりも外側に位置するように夫々の
位置をずらした状態で積層される。
【００５１】次に、チップ１１及びチップ１２の電極１
５とリード２２Ａのインナー部とをボンディングワイヤ
１７で電気的に接続すると共に、チップ１３及びチップ
１４の電極１５とリード２２Ｂのインナー部とをボンデ
ィングワイヤ１７で電気的に接続する。これらのボンデ
ィングワイヤ１７による接続は、図７に示すように、ヒ
ートステージ３０と最下段に位置するチップ１４の裏面
とが向かい合う状態でヒートステージ３０にリードフレ
ームＬＦ１を装着して行う。本実施形態において、チッ
プ１４の裏面には接着層１６が設けられているので、チ
ップ１４は接着層１６を介在してヒートステージ３０に
装着される。
【００５２】この工程において、四つのチップ（１１，
１２，１３，１４）の夫々は、夫々の一方の長辺（１１
Ａ１，１２Ａ１，１３Ａ１，１４Ａ１）が同一側（本実
施形態ではリード２２Ｂ側）に位置するように夫々の回
路形成面（１１Ａ，１２Ａ，１３Ａ，１４Ａ）を同一方
向に向け、かつ互いに向かい合う一方のチップの電極が
他方のチップの一方の長辺よりも外側に位置するように
夫々の位置をずらした状態で積層されているので、リー
ドフレームを反転させることなく（チップを反転させる
ことなく）、四つのチップの電極とリードのインナー部
とをボンディングワイヤ１７で接続することできる。
【００５３】また、一つのリードのインナー部に複数の
チップの電極（本実施形態では二つのチップの電極）を
ワイヤボンディングすることができるので、複数枚のリ
ードフレームを用いる必要がない。
【００５４】また、この工程において、リード２２Ａの
インナー部の先端部分はチップ１１の電極１５の近傍に
配置されているので、チップ１１の電極１５とリード２
２Ａのインナー部とを電気的に接続するボンディングワ
イヤ１７の長さ及びチップ１２の電極１５とリード２２
Ａのインナー部とを電気的に接続するボンディングワイ
ヤ１７の長さを短くすることができる。
【００５５】また、この工程において、四つのチップ
は、チップ１１の他方の長辺１１Ａ２がチップ１２の他
方の長辺１２Ａ２よりも外側に位置し、チップ１２の他
方の長辺１２Ａ２がチップ１３の他方の長辺１３Ａ２よ
りも外側に位置し、チップ１３の他方の長辺１３Ａ２が
チップ１４の他方の長辺１４Ａ２よりも外側に位置する
ように夫々の位置をずらした状態で積層されているの
で、夫々の他方の長辺側における裏面領域が向かい合う
チップから露出している。従って、これらの裏面領域に
接するように突出部もしくは段差部をヒートステージ３
０に設けておくことにより、三つのチップの夫々の他方
の長辺側における裏面領域にヒートステージを直接的に
若しくは間接的に接触させることができる。
【００５６】また、この工程において、チップ１１及び
チップ１２は、チップ１１の電極１５間の領域とチップ
１２の電極１５とが対向するように夫々の位置をずらし
た状態で接着固定されているので、チップ１１の電極１
５に接続されるボンディングワイヤ１７とチップ１２の
電極に接続されるボンディングワイヤ１７との短絡を抑
制することができる。
【００５７】また、この工程において、チップ１３及び
チップ１４は、チップ１４の電極１５間の領域とチップ
１３の電極１５とが対向するように夫々の位置をずらし
た状態で接着固定されているので、チップ１３の電極１
５に接続されるボンディングワイヤ１７とチップ１４の
電極に接続されるボンディングワイヤ１７との短絡を抑
制することができる。
【００５８】次に、四つのチップ（１１，１２，１３，
１４）、リード２２Ａのインナー部、リード２２Ｂのイ
ンナー部及びボンディングワイヤ１７等を樹脂で封止し
て樹脂封止体１８を形成する。樹脂封止体１８の形成は
トランスファモールディング法で行う。
【００５９】次に、リード２２Ａに連結されたタイバー
２５及びリード２２Ｂに連結されたタイバー２２を切断
し、その後、リード２２Ａ、リード２２Ｂの夫々のアウ
ター部にメッキ処理を施し、その後、リードフレームＬ
Ｆ１の枠体２１からリード１２２及び２２Ｂを切断し、
その後、リード２２Ａ、２２Ｂの夫々のアウター部を面
実装型リード形状の一つであるガルウィング形状に折り
曲げ成形し、その後、リードフレームＬＦ１の枠体１４
から樹脂封止体１８を分離することにより、図１及び図
２に示す半導体装置１Ａがほぼ完成する。
【００６０】このようにして構成された半導体装置１Ａ
は、図８（要部模式的断面図）に示すように、１つの回
路システムを構成する電子装置の構成部品として実装基
板３１に複数個実装される。半導体装置１Ａは、同一機
能のリードが対向して配置されているので、リード２２
Ａとリード２２Ｂとを電気的に接続するための配線３１
Ａを直線的に引き回すことができる。また、半導体装置
１Ａのリード２２Ｂと他の半導体装置１Ａのリード２２
Ａとを電気的に接続するための配線３１Ａを直線的に引
き回すことができる。従って、実装基板３１の配線層数
を低減することができるので、電子装置、例えばメモリ
ーモジュール等の薄型化を図ることができる。
【００６１】以上説明したように、本実施形態によれ
ば、以下の効果が得られる。
【００６２】（１）四つのチップ（１１，１２，１３，
１４）において、チップ１１及びチップ１２は、チップ
１１及び１２の一方の長辺（１１Ａ１，１２Ａ１）がリ
ード２２Ｂ側に位置するようにチップ１１の裏面とチッ
プ１２の回路形成面１２Ａとを向かい合わせ、かつチッ
プ１２の電極１５がチップ１１の一方の長辺１１Ａ１よ
りも外側に位置するように夫々の位置をずらした状態で
接着固定されている。
【００６３】また、チップ１２及びチップ１３は、チッ
プ１３の一方の長辺（１１Ａ１，１２Ａ１）がリード２
２Ｂ側に位置するようにチップ１２の裏面とチップ１３
の回路形成面１２Ａとを向かい合わせ、かつチップ１３
の電極１５がチップ１２の一方の長辺１１Ａ１よりも外
側に位置するように夫々の位置をずらした状態で接着固
定されている。
【００６４】また、チップ１３及びチップ１４は、チッ
プ１４の一方の長辺（１１Ａ１，１２Ａ１）がリード２
２Ｂ側に位置するようにチップ１３の裏面とチップ１４
の回路形成面１４Ａとを向かい合わせ、かつチップ１４
の電極１５がチップ１３の一方の長辺１１Ａ１よりも外
側に位置するように夫々の位置をずらした状態で接着固
定されている。
【００６５】このような構成とすることにより、ワイヤ
ボンディング工程において、リードフレームＬＦ１を反
転させることなく（チップを反転させることなく）、四
つのチップの電極１５とリードのインナー部とをボンデ
ィングワイヤ１７で接続することできるので、リードフ
レームＬＦ１の反転に伴うボンディングワイヤ１７の変
形を実質的に排除することができる。この結果、半導体
装置１Ａの歩留まりの向上を図ることができる。
【００６６】また、一つのリードのインナー部に複数の
チップの電極（本実施形態では二つのチップの電極）を
ワイヤボンディングすることができるので、複数枚のリ
ードフレームを用いることなく半導体装置１Ａを製造す
ることができる。この結果、半導体装置１Ａの低コスト
化を図ることができる。
【００６７】また、リードフレームＬＦ１を反転させる
必要がないので、半導体装置１Ａの生産性の向上を図る
ことができる。
【００６８】また、四つのチップにおいて、同一機能の
電極１５が夫々対向するので、ミラー反転回路パターン
のチップを用いる必要がない。従って、半導体装置１Ａ
の低コスト化を図ることができる。
【００６９】（２）四つのチップは、チップ１１の他方
の長辺１１Ａ２がチップ１２の他方の長辺１２Ａ２より
も外側に位置し、チップ１２の他方の長辺１２Ａ２がチ
ップ１３の他方の長辺１３Ａ２よりも外側に位置し、チ
ップ１３の他方の長辺１３Ａ２がチップ１４の他方の長
辺１４Ａ２よりも外側に位置するように夫々の位置をず
らした状態で積層されている。
【００７０】このような構成とすることにより、最下段
のチップ１４を除く三つのチップの夫々の他方の長辺側
における裏面領域が向かい合うチップから露出するの
で、三つのチップの夫々の他方の長辺側における裏面領
域にヒートステージを直接的に若しくは間接的に接触さ
せることができる。これにより、ワイヤボンディングに
必要な温度までチップを容易に加熱することができるの
で、チップの電極とボンディングワイヤとの接続不良を
低減することができる。この結果、半導体装置の製造プ
ロセス（組立プロセス）における歩留まりの向上を図る
ことができる。
【００７１】（３）リード２２Ａのインナー部の先端部
分はチップ１１の電極１５の近傍に配置されている。こ
のような構成とすることにより、チップ１１の電極１５
とリード２２Ａのインナー部とを電気的に接続するボン
ディングワイヤ１７の長さ及びチップ１２の電極１５と
リード２２Ａのインナー部とを電気的に接続するボンデ
ィングワイヤ１７の長さを短くすることができる。この
結果、半導体装置１Ａの高速化を図ることができる。
【００７２】（４）チップ１１及びチップ１２は、チッ
プ１１の電極１５間の領域とチップ１２の電極１５とが
対向するように夫々の位置をずらした状態で接着固定さ
れている。チップ１３及びチップ１４は、チップ１４の
電極１５間の領域とチップ１３の電極１５とが対向する
ように夫々の位置をずらした状態で接着固定されてい
る。このような構成とすることにより、チップ１１の電
極１５に接続されるボンディングワイヤ１７とチップ１
２の電極に接続されるボンディングワイヤ１７との短絡
を抑制することができる。また、チップ１３の電極１５
に接続されるボンディングワイヤ１７とチップ１４の電
極に接続されるボンディングワイヤ１７との短絡を抑制
することができる。この結果、半導体装置の歩留まりの
向上を図ることができる。
【００７３】なお、本実施形態では四つのチップを積層
し、この四つの半導体チップを一つの樹脂封止体で封止
する半導体装置について説明したが、本発明はこれに限
定されず、例えば二つ又は三つ若しくは四つ以上のチッ
プを積層し、これらのチップを一つの樹脂封止体で封止
する半導体装置においても適用することができる。
【００７４】（実施形態２）図９は、本発明の実施形態
２である半導体装置の模式的断面図である。図９に示す
ように、本実施形態の半導体装置１Ｂは、基本的に前述
の実施形態１と同様の構成となっており、以下の構成が
異なっている。
【００７５】即ち、四つのチップ（１１，１２，１３，
１４）は、チップ１２とチップ１３との間にリード２２
Ａのインナー部の中間部分を介在した状態で積層されて
いる。
【００７６】チップ１２は、チップ１２の裏面がリード
２２Ａのインナー部の中間部分と向かい合い、リード２
２Ａのインナー部の先端部分がチップ１２の一方の長辺
１２Ａ１よりも外側に位置する状態でリード２２Ａのイ
ンナー部の中間部分に接着固定されている。チップ１２
とリード２２Ａのインナー部の中間部分との接着固定
は、これらの間に介在された接着層１６によって行なわ
れている。
【００７７】チップ１３は、チップ１３の回路形成面１
３Ａがリード２２Ａのインナー部の中間部分と向かい合
い、チップ１３の電極１５がリード２２Ａのインナー部
の先端よりも外側に位置する状態でリード２２Ａのイン
ナー部の中間部分に接着固定されている。チップ１３と
リード２２Ａのインナー部の中間部分との接着固定は、
これらの間に介在された接着層１６によって行なわれて
いる。
【００７８】このような構成においても、前述の実施形
態１と同様の効果が得られる。
【００７９】また、リード２２Ａのインナー部における
折り曲げ量（オフセット量）を前述の実施形態と比べて
小さく、若しくはリード２２Ａのインナー部の折り曲げ
加工を廃止することができるので、半導体装置の生産性
の向上を図ることができる。
【００８０】また、チップ１１及びチップ１２の電極１
５に接続されるボンディングワイヤ１７のループ高さ低
くすることができるので、前述の実施形態１と比べて半
導体装置の薄型化を図ることができる。
【００８１】なお、本実施形態ではチップ１２とチップ
１３との間にリード２２Ａのインナー部の中間部分を配
置した例について説明したが、リード２２Ａのインナー
部の中間部分の配置は、チップ１１とチップ１２との
間、チップ１３とチップ１４との間であってもよい。但
し、ボンディングワイヤ１７の振り分けが偏る。
【００８２】（実施形態３）図１０は、本発明の実施形
態３である半導体装置の模式的断面図である。図１０に
示すように、本実施形態の半導体装置１Ｃは、基本的に
前述の実施形態１と同様の構成となっており、以下の構
成が異なっている。
【００８３】即ち、四つのチップ（１１，１２，１３，
１４）の夫々の電極１５は、ボンディングワイヤ１７を
介してリード２２Ｂのインナー部と夫々電気的に接続さ
れている。また、リード２２Ａのインナー部は、先端部
分がチップ１２の他方の長辺１２Ａ２の外側においてチ
ップ１１の裏面に接着層（１６及び２３）を介在して接
着固定されている。
【００８４】このような構成においても、前述の実施形
態１と同様の効果が得られる。
【００８５】また四つのチップからなるチップ積層体の
厚さでリード２２Ａの厚さを吸収できるので、前述の実
施形態１と比べて半導体装置の薄型化を図ることができ
る。
【００８６】なお、本実施形態ではチップ１１の裏面に
リード２２Ａのインナー部の先端部分を接着した例につ
いて説明したが、リード２２Ａのインナー部の先端部分
の接着はチップ１２、１３、１４の何れかの裏面に接着
固定してもよい。
【００８７】（実施形態４）図１１は、本発明の実施形
態４である半導体装置の模式的断面図である。図１１に
示すように、本実施形態の半導体装置１Ｄは、基本的に
前述の実施形態１と同様の構成となっており、以下の構
成が異なっている。
【００８８】即ち、四つのチップ（１１，１２，１３，
１４）の夫々の電極１５は、ボンディングワイヤ１７を
介してリード２２Ｂのインナー部と夫々電気的に接続さ
れている。また、チップ１２の他方の長辺１２Ａ２の外
側において、チップ１１の裏面に接着層（１６及び２
３）を介在して支持リード２４が接着固定されている。
【００８９】このような構成においても、前述の実施形
態１と同様の効果が得られる。
【００９０】また、樹脂封止体１８の辺１８Ａ側にリー
ドが配置されていないので、半導体装置の小型化を図る
ことができる。
【００９１】（実施形態５）図１２は本発明の実施形態
５である半導体装置の樹脂封止体の上部を除去した状態
を示す模式的平面図であり、図１３は前記半導体装置の
樹脂封止体の上部を除去した状態を示す模式的平面図で
あり、図１４は図１２のＢ−Ｂ線に沿う模式的断面図で
ある。
【００９２】図１２乃至図１４に示すように、本実施形
態の半導体装置２Ａは、前述の実施形態１と比較してチ
ップの積層形態が異なっている。
【００９３】チップ１１及びチップ１２は、チップ１１
及びチップ１２の一方の長辺（１１Ａ１，１２Ａ１）が
リード２２Ａ側に位置するようにチップ１２の裏面とチ
ップ１２の回路形成面１２Ａとを向かい合わせ、かつチ
ップ１２の電極１５がチップ１１の一方の長辺１１Ａ１
よりも外側に位置し、チップ１１の他方の長辺１１Ａ２
がチップ１２の他方の長辺よりも外側に位置するように
夫々の位置をずらした状態で接着固定されている。
【００９４】前記チップ１２及びチップ１３は、チップ
１３の一方の長辺１３Ａ１がリード２２Ｂ側に位置する
ようにチップ１２の裏面とチップ１３の裏面とを向かい
合わせ、かつチップ１３の一方の長辺１３Ａ１がチップ
１１の他方の長辺１１Ａ２よりも外側に位置し、チップ
１３の他方の長辺１３Ａ２がチップ１２の一方の長辺１
２Ａ１よりも内側に位置するように夫々の位置をずらし
た状態で接着固定されている。
【００９５】前記チップ１３及びチップ１４は、チップ
１４の一方の長辺１４Ａ１がリード２２Ｂ側に位置する
ようにチップ１３の回路形成面１３Ａとチップ１４の裏
面とを向かい合わせ、かつチップ１３の電極１５がチッ
プ１４の一方の長辺１４Ａ１よりも外側に位置し、チッ
プ１２の一方の長辺１２Ａ１がチップ１４の他方の長辺
１４Ａ２よりも外側に位置するように夫々の位置をずら
した状態で接着固定されている。
【００９６】チップ１１の回路形成面１１Ａには、チッ
プ１１を支持する二つの支持リード２４が接着層２３を
介在して接着固定されている。
【００９７】本実施形態の半導体装置２Ａは、図１５に
示すリードフレームＬＦ２を用いた製造プロセスで形成
される。リードフレームＬＦ２は、前述のリードフレー
ムＦＬ１と若干異なり、リード２２Ａとリード２２Ｂと
の間に二つの支持リード２４を有している。また、リー
ド２２Ａとリード２３Ｂとの長さが基本的に同一となっ
ている。
【００９８】次に、半導体装置２Ａの製造について、図
１６乃至図１８（模式的断面図）を用いて説明する。
【００９９】まず、リードフレームＬＦ２にチップ１１
を接着固定する。リードフレームＬＦ２と半導体チップ
１１との接着固定は、図１６（ａ）に示すように、チッ
プ１１の回路形成面１１Ａに接着層２３を介在して支持
リード２４を接着することによって行なう。この時、チ
ップ１１の一方の長辺１１Ａ１がリード２２Ａ側（互い
に対向する二つのリード群のうちの一方のリード群側）
に位置するようにチップ１１の向きを合わせた状態で行
なう。
【０１００】次に、チップ１１にチップ１２を接着固定
する。チップ１１とチップ１２との接着固定は、図１６
（ａ）に示すように、チップ１１の裏面に接着層１６を
介在してチップ１２の回路形成面１２Ａを接着すること
によって行なう。この時、チップ１２の一方の長辺１２
Ａ１がリード２２Ａ側に位置するようにチップ１２の向
きを合わせた状態で行なう。また、チップ１２の電極１
５がチップ１１の一方の長辺１１Ａ１よりも外側に位置
し、チップ１１の他方の長辺１１Ａ２がチップ１２の他
方の長辺１２Ａ２よりも外側に位置するように夫々の位
置をずらした状態で行なう。また、チップ１１の電極１
５間の領域とチップ１２の電極１５とが対向するように
夫々の位置をずらした状態で行なう。
【０１０１】次に、チップ１２の裏面が上向きとなるよ
うにリードフレームＬＦ２を反転させた後、チップ１２
にチップ１３を接着固定する。チップ１２とチップ１３
との接着固定は、図１６（ｂ）に示すように、チップ１
２の裏面に接着層１６を介在してチップ１３の裏面を接
着することによって行なう。この時、チップ１３の一方
の長辺１３Ａ１がリード２２Ｂ側に位置するようにチッ
プ１３の向きを合わせた状態で行なう。また、チップ１
３の一方の長辺１３Ａ１がチップ１１の他方の長辺１１
Ａ２よりも外側に位置し、チップ１２の一方の長辺１２
Ａ１がチップ１３の他方の短辺１３Ａ２よりも外側に位
置するように夫々の位置をずらした状態で行なう。チッ
プ１３とチップ１２との位置ずれ量は、チップ１３の電
極１５がチップ１１の他方の長辺１１Ａ１よりも外側に
位置し、チップ１２の電極１５がチップ１３の他方の長
辺１３Ａ２よりも外側に位置する程度が望ましい。
【０１０２】次に、チップ１３にチップ１４を接着固定
する。チップ１３とチップ１４との接着固定は、図１６
（ｂ）に示すように、チップ１３の回路形成面１３Ａに
接着層１６を介在してチップ１４の裏面を接着すること
によって行なう。この時、チップ１４の一方の長辺１４
Ａ１がリード２２Ｂ側に位置するようにチップ１４の向
きを合わせた状態で行なう。また、チップ１３の電極１
５がチップ１４の一方の長辺１４Ａ１よりも外側に位置
し、チップ１２の電極１５がチップ１４の他方の長辺１
４Ａ２よりも外側に位置するように夫々の位置をずらし
た状態で行なう。また、チップ１４の電極１５間の領域
とチップ１３の電極１５とが対向するように夫々の位置
をずらした状態で行なう。この工程により、四つのチッ
プ（１１，１２，１３，１４）は積層される。
【０１０３】次に、チップ１１及びチップ１２の電極１
５とリード２２Ａのインナー部とをボンディングワイヤ
１７で電気的に接続する。チップ１１及び１２とリード
２２Ａのインナー部との接続は、図１７に示すように、
チップ１１の回路形成面１１Ａを上向きにした状態でヒ
ートステージ３２にリードフレームＬＦ２を装着して行
なう。この工程において、チップ１２の一方の長辺１２
Ａ１は、チップ１３の他方の長辺１３Ａ２及びチップ１
４の他方の長辺１４Ａ２よりも外側に位置しているの
で、チップ１２の一方の長辺１２Ａ１側における裏面領
域に接するように突出部３２Ａをヒートステージ３２に
設けておくことにより、チップ１２の一方の長辺１２Ａ
１側における裏面領域にヒートステージ３２を直接的若
しくは間接的に接触させることができる。
【０１０４】次に、チップ１３及びチップ１４の電極１
５とリード２２Ｂのインナー部とをボンディングワイヤ
１７で電気的に接続する。チップ１３及び１４とリード
２２Ｂのインナー部との接続は、図１８に示すように、
チップ１４の回路形成面１４Ａを上向きにした状態でヒ
ートステージ３３にリードフレームＬＦ２を装着して行
なう。この工程において、チップ１３の一方の長辺１３
Ａ１は、チップ１２の他方の長辺１２Ａ２及びチップ１
１の他方の長辺１１Ａ２よりも外側に位置しているの
で、チップ１３の一方の長辺１３Ａ１側における裏面領
域に接するように突出部３３Ａをヒートステージ３３に
設けておくことにより、チップ１３の一方の長辺１３Ａ
１側における裏面領域にヒートステージ３３を直接的若
しくは間接的に接触させることができる。
【０１０５】この後、前述の実施形態１と同様の製造工
程を施すことにより、図１２乃至図１４に示す半導体装
置２Ａがほぼ完成する。
【０１０６】以上説明したように、本実施形態によれば
以下の効果が得られる。
【０１０７】四つのチップにおいて、チップ１１及びチ
ップ１２は、チップ１１の一方の長辺１１Ａ１及びチッ
プ１２の一方の長辺１２Ａ１がリード２２Ａ側に位置す
るようにチップ１１の回路形成面１１Ａとチップ１２の
裏面とを向かい合わせ、かつチップ１２の電極１５がチ
ップ１１の一方の長辺１１Ａ１よりも外側に位置し、チ
ップ１１の他方の長辺１１Ａ２がチップ１２の他方の長
辺１２Ａ２よりも外側に位置するように夫々の位置をず
らした状態で接着固定されている。
【０１０８】また、チップ１２及びチップ１３は、チッ
プ１３の一方の長辺１３Ａ１がリード２２Ｂ側に位置す
るようにチップ１２の裏面とチップ１３の裏面とを向か
い合わせ、かつチップ１３の一方の長辺１３Ａ１がチッ
プ１１の他方の長辺１１Ａ２よりも外側に位置し、チッ
プ１２の一方の長辺１２Ａ１がチップ１３の他方の長辺
１３Ａ２よりも外側に位置するように夫々の位置をずら
した状態で接着固定されている。
【０１０９】また、チップ１３及びチップ１４は、チッ
プ１４の一方の長辺１４Ａ１がリード２２Ｂ側に位置す
るようにチップ１３の回路形成面１３Ａとチップ１４の
裏面ととを向かい合わせ、かつチップ１３の電極１５が
チップ１４の一方の長辺１４Ａ１よりも外側に位置し、
チップ１２の一方の長辺１２Ａ１がチップ１４の他方の
長辺１４Ａ２よりも外側に位置するように夫々の位置を
ずらした状態で接着固定されている。
【０１１０】このような構成とすることにより、ワイヤ
ボンディング工程において、チップ１２の一方の長辺１
２Ａ１側における裏面領域にヒートステージ３２を直接
的若しくは間接的に接触させることができるので、ワイ
ヤボンディングに必要な温度までチップ１１及び１２を
容易に加熱することができ、チップの電極とボンディン
グワイヤとの接続不良を低減することができる。また、
チップ１３の一方の長辺１３Ａ１側における裏面領域に
ヒートステージ３３を直接的若しくは間接的に接触させ
ることができるので、ワイヤボンディングに必要な温度
までチップ１１及び１２を容易に加熱することができ、
チップの電極とボンディングワイヤとの接続不良を低減
することができる。この結果、半導体装置２Ａの製造プ
ロセス（組立プロセス）における歩留まりの向上を図る
ことができる。
【０１１１】（実施形態６）図１９は、本発明の実施形
態６である半導体装置の模式的断面図である。図１９に
示すように、本実施形態の半導体装置２Ｂは、基本的に
前述の実施形態５と同様の構成となっており、以下の構
成が異なっている。
【０１１２】即ち、四つのチップにおいて、チップ１１
及びチップ１２は、チップ１１の一方の長辺１１Ａ１及
びチップ１２の一方の長辺１２Ａ１がリード２２Ａ側に
位置するようにチップ１１の裏面とチップ１２の回路形
成面１２Ａとを向かい合わせ、かつチップ１２の電極１
５がチップ１１の一方の長辺１１Ａ１よりも外側に位置
し、チップ１１の他方の長辺１１Ａ２がチップ１２の他
方の長辺１２Ａ２よりも外側に位置するように夫々の位
置をずらした状態で接着固定されている。
【０１１３】また、チップ１２及びチップ１３は、チッ
プ１３の電極１５がリード２２Ｂ側に位置するようにチ
ップ１２の裏面とチップ１３の裏面とを向かい合わせ、
かつチップ１３の一方の長辺１３Ａ１がチップ１２の他
方の長辺１２Ａ２よりも外側に位置し、チップ１２の一
方の長辺１２Ａ１がチップ１３の他方の長辺１３Ａ２よ
りも外側に位置するように夫々の位置をずらした状態で
接着固定されている。
【０１１４】また、チップ１３及びチップ１４は、チッ
プ１４の一方の長辺１４Ａ１がリード２２Ｂ側に位置す
るようにチップ１３の回路形成面１３Ａとチップ１４の
裏面とを向かい合わせ、かつチップ１３の電極１５がチ
ップ１４の一方の長辺１４Ａ１よりも外側に位置するよ
うに夫々の位置をずらした状態で接着固定されている。
【０１１５】また、二つの支持リード２４のうち、一方
の支持リード２４は、チップ１３の他方の長辺１３Ａ２
の外側においてチップ１２の裏面に接着固定され、他方
の支持リード２４は、チップ１２の他方の長辺１２Ａ２
の外側においてチップ１３の裏面に接着固定されてい
る。
【０１１６】このような構成においても、前述の実施形
態１と同様の効果が得られる。
【０１１７】また、四つのチップからなるチップ積層体
の厚さで支持リード２４の厚さを吸収できるので、前述
の実施形態５と比べて半導体装置の薄型化を図ることが
できる。
【０１１８】（実施形態７）図２０は、本発明の実施形
態７である半導体装置の模式的断面図である。図２０に
示すように、本実施形態の半導体装置２Ｃは、基本的に
前述の実施形態５と同様の構成となっており、以下の構
成が異なっている。
【０１１９】即ち、四つのチップにおいて、チップ１１
及びチップ１２は、チップ１１の一方の長辺１１Ａ１及
びチップ１２の一方の長辺１２Ａ１がリード２２Ａ側に
位置するようにチップ１１の裏面とチップ１２の回路形
成面１２Ａとを向かい合わせ、かつチップ１２の電極１
５がチップ１１の一方の長辺１１Ａ１よりも外側に位置
し、チップ１１の他方の長辺１１Ａ２がチップ１２の他
方の長辺１２Ａ２よりも外側に位置するように夫々の位
置をずらした状態で接着固定されている。
【０１２０】また、チップ１２及びチップ１３は、チッ
プ１３の一方の長辺１３Ａ１がリード２２Ｂ側に位置す
るようにチップ１２の裏面とチップ１３の裏面とを向か
い合わせ、かつチップ１３の一方の長辺１３Ａ１がチッ
プ１２の他方の長辺１２Ａ２よりも外側に位置し、チッ
プ１２の一方の長辺１２Ａ１がチップ１３の他方の長辺
１３Ａ２よりも外側に位置するように夫々の位置をずら
した状態で接着固定されている。
【０１２１】また、チップ１３及びチップ１４は、チッ
プ１４の一方の長辺１４Ａ１がリード２２Ｂ側に位置す
るようにチップ１３の回路形成面１３Ａとチップ１４の
裏面とを向かい合わせ、かつチップ１３の電極１５がチ
ップ１４の一方の長辺１４Ａ１よりも外側に位置し、チ
ップ１４の他方の長辺１４Ａ２がチップ１３の他方の長
辺１３Ａ２よりも外側に位置するように夫々の位置をず
らした状態で接着固定されている。
【０１２２】また、リード２２Ａは、先端部分がチップ
１３の他方の長辺１３Ａ２の外側においてチップ１２の
裏面及びチップ１４の裏面に接着固定され、リード２２
Ｂは、先端部分がチップ１２の他方の長辺１２Ａ２の外
側においてチップ１１の裏面及びチップ１３の裏面に接
着固定されている。
【０１２３】このような構成においても、前述の実施形
態１と同様の効果が得られる。
【０１２４】また、リード２２Ａ及びリード２２Ｂの夫
々のインナー部におけるオフセット量を小さくできるの
で、半導体装置の生産性の向上を図ることができる。
【０１２５】（実施形態８）図２１は本発明の実施形態
８である半導体装置の樹脂封止体の上部を除去した状態
を示す模式的平面図である。
【０１２６】図２１に示すように、本実施形態の半導体
装置３は、前述の実施形態１と比較してチップの積層形
態が異なっている。
【０１２７】チップ１１及びチップ１２は、チップ１１
の一方の長辺１１Ａ１がリード２２Ａ側に位置し、チッ
プ１２の一方の長辺１２Ａ１がリード２２Ｂ側に位置す
るようにチップ１１の裏面とチップ１２の回路形成面１
２Ａとを向かい合わせ、かつチップ１１の一方の長辺１
１Ａ１がチップ１２の他方の長辺１２Ａ２よりも外側に
位置し、チップ１２の電極１５がチップ１１の他方の長
辺１１Ａ２よりも外側に位置するように夫々の位置をず
らした状態で積着固定されている。
【０１２８】チップ１２及び１３は、チップ１３の一方
の長辺１３Ａ１がリード２２Ａ側に位置するようにチッ
プ１２の裏面とチップ１２の裏面とを向かい合わせた状
態で接着固定されている。
【０１２９】チップ１３及びチップ１４は、チップ１４
の一方の長辺１４Ａ１がリード２２Ｂ側に位置するよう
にチップ１３の回路形成面１３Ａとチップ１４の裏面と
を向かい合わせ、かつチップ１３の電極１５がチップ１
４の他方の長辺１４Ａ２よりも外側に位置するように夫
々の位置をずらした状態で接着固定されている。
【０１３０】二つの支持リード２４は、チップ１１の回
路形成面１１Ａに接着固定されている。チップ１１及び
１３の電極１５はボンディングワイヤ１７を介してリー
ド２２Ａと電気的に接続され、チップ１２及び１４の電
極１５はボンディングワイヤ１７を介してリード２２Ｂ
と電気的に接続されている。
【０１３１】次に、半導体装置３の製造について、図２
２乃至図２５（模式的断面図）を用いて説明する。
【０１３２】まず、リードフレームＬＦ２にチップ１１
を接着固定する。リードフレームＬＦ２と半導体チップ
１１との接着固定は、図２２に示すように、チップ１１
の回路形成面１１Ａに接着層２３を介在して支持リード
２４を接着することによって行なう。この時、チップ１
１の一方の長辺１１Ａ１がリード２２Ａ側（互いに対向
する二つのリード群のうちの一方のリード群側）に位置
するようにチップ１１の向きを合わせた状態で行なう。
【０１３３】次に、チップ１１にチップ１２を接着固定
する。チップ１１とチップ１２との接着固定は、図２２
に示すように、チップ１１の裏面に接着層１６を介在し
てチップ１２の回路形成面１２Ａを接着することによっ
て行なう。この時、チップ１２の一方の長辺１２Ａ１が
リード２２Ｂ側に位置するようにチップ１２の向きを合
わせた状態で行なう。また、チップ１２の電極１５がチ
ップ１１の他方の長辺１１Ａ２よりも外側に位置し、チ
ップ１１の一方の長辺１１Ａ１がチップ１２の他方の長
辺１２Ａ２よりも外側に位置するように夫々の位置をず
らした状態で行なう。
【０１３４】次に、チップ１１の電極とリード２２Ａの
インナー部とをボンディングワイヤ１７で電気的に接続
し、チップ１２の電極とリード２２Ｂとをボンディング
ワイヤ１７で電気的に接続する。これらの接続は、図２
３に示すように、チップ１１の回路形面１１Ａを上向き
にした状態でヒートステージ３４にリードフレームＬＦ
２を装着して行う。この工程において、この工程におい
て、チップ１１の一方の長辺１１Ａ１は、チップ１２の
他方の長辺１２Ａ２よりも外側に位置しているので、チ
ップ１１の一方の長辺１１Ａ１側における裏面領域に接
するように突出部３４Ａをヒートステージ３４に設けて
おくことにより、チップ１１の一方の長辺１１Ａ１側に
おける裏面領域にヒートステージ３４を直接的若しくは
間接的に接触させることができる。
【０１３５】次に、チップ１２にチップ１３を接着固定
する。チップ１２とチップ１３との接着固定は、図２４
に示すように、チップ１２の裏面に接着層１６を介在し
てチップ１３の裏面を接着することによって行なう。こ
の時、チップ１３の一方の長辺１３Ａ１がリード２２Ａ
側に位置するようにチップ１３の向きを合わせた状態で
行なう。また、チップ１３の一方の長辺１３Ａ１がチッ
プ１２の他方の長辺よりも外側に位置するように夫々の
位置をずらした状態で行う。
【０１３６】次に、チップ１３にチップ１４を接着固定
する。チップ１３とチップ１４との接着固定は、図２４
に示すように、チップ１３の回路形成面１３Ａに接着層
１６を介在してチップ１４の裏面を接着することによっ
て行う。この時、チップ１４の一方の長辺１４Ａ１がリ
ード２２Ｂ側に位置するようにチップ１４の向きを合わ
せた状態で行う。また、チップ１３の電極１５がチップ
１４の他方の長辺１４Ａ２よりも外側に位置するように
夫々の位置をずらした状態で行なう。
【０１３７】次に、チップ１３の電極とリード２２Ａの
インナー部とをボンディングワイヤ１７で電気的に接続
し、チップ１４の電極とリード２２Ｂとをボンディング
ワイヤ１７で電気的に接続する。これらの接続は、図２
５に示すように、チップ１４の回路形面１４Ａを上向き
にした状態でヒートステージ３５にリードフレームＬＦ
２を装着して行う。
【０１３８】この後、前述の実施形態１と同様の製造工
程を施すことにより、図２１に示す半導体装置３がほぼ
完成する。
【０１３９】このように本実施形態においても前述の実
施形態１と同様の効果が得られる。
【０１４０】（実施形態９）図２６は本発明の実施形態
９である半導体装置の模式的断面図である。
【０１４１】図２６に示すように、本実施形態の半導体
装置４は、前述の実施形態１と比較してチップの積層形
態が異なっている。
【０１４２】チップ１１及びチップ１２は、チップ１１
の一方の長辺１１Ａ１及びチップ１２の一方の長辺１２
Ａ１がリード２２Ａ側に位置するようにチップ１１の裏
面とチップ１２の回路形成面１２Ａとを向かい合わせ、
かつチップ１２の電極１５がチップ１１の一方の長辺１
１Ａよりも外側に位置するように夫々の位置をずらした
状態で接着固定されている。
【０１４３】チップ１２及びチップ１３は、チップ１３
の一方の長辺１３Ａ１がリード２２Ｂ側に位置するよう
にチップ１２の裏面とチップ１３の回路形成面とを向か
い合わせ、かつチップ１３の電極がチップ１１の他方の
長辺１１Ａ２よりも外側に位置するように夫々の位置を
ずらした状態で接着固定されている。
【０１４４】チップ１３及びチップ１４は、チップ１４
がリード２２Ｂ側に位置するようにチップ１３の裏面と
チップ１４の回路形成面１４Ａとを向かい合わせ、かつ
チップ１４の電極１５がチップ１３の一方の長辺１３Ａ
１よりも外側に位置するように夫々の位置をずらした状
態で接着固定されている。
【０１４５】二つの支持リード２４は、チップ１１の回
路形成面１１Ａに接着固定されている。チップ１１及び
１２の電極１５はボンディングワイヤ１７を介してリー
ド２２Ａと電気的に接続され、チップ１３及び１４の電
極１５はボンディングワイヤ１７を介してリード２２Ｂ
と電気的に接続されている。
【０１４６】次に、半導体装置４の製造について、図２
７及び図２８（模式的断面図）を用いて説明する。
【０１４７】まず、リードフレームＬＦ２にチップ１１
を接着固定する。リードフレームＬＦ２と半導体チップ
１１との接着固定は、図２７に示すように、チップ１１
の回路形成面１１Ａに接着層２３を介在して支持リード
２４を接着することによって行なう。この時、チップ１
１の一方の長辺１１Ａ１がリード２２Ａ側（互いに対向
する二つのリード群のうちの一方のリード群側）に位置
するようにチップ１１の向きを合わせた状態で行なう。
【０１４８】次に、チップ１１にチップ１２を接着固定
する。チップ１１とチップ１２との接着固定は、図２７
に示すように、チップ１１の裏面に接着層１６を介在し
てチップ１２の回路形成面１２Ａを接着することによっ
て行なう。この時、チップ１２の一方の長辺１２Ａ１が
リード２２Ｂ側に位置するようにチップ１２の向きを合
わせた状態で行なう。また、チップ１２の電極１５がチ
ップ１１の一方の長辺１１Ａ１よりも外側に位置し、チ
ップ１１の他方の長辺１１Ａ２がチップ１２の他方の長
辺１２Ａ２よりも外側に位置するように夫々の位置をず
らした状態で行なう。
【０１４９】次に、チップ１２にチップ１３を接着固定
する。チップ１２とチップ１３との接着固定は、図２７
に示すように、チップ１２の裏面に接着層１６を介在し
てチップ１３の回路形成面１３Ａを接着することによっ
て行なう。この時、チップ１３の一方の長辺１３Ａ１が
リード２２Ｂ側に位置するようにチップ１３の向きを合
わせた状態で行なう。また、チップ１３の電極１５がチ
ップ１１の他方の長辺１１Ａ２よりも外側に位置し、チ
ップ１２の一方の長辺１２Ａ１がチップ１３の他方の長
辺１３Ａ２よりも外側に位置するように夫々の位置をず
らした状態で行なう。
【０１５０】次に、チップ１３にチップ１４を接着固定
する。チップ１３とチップ１４との接着固定は、図２７
に示すように、チップ１３の裏面に接着層１６を介在し
てチップ１４の回路形成面１４Ａを接着することによっ
て行なう。この時、チップ１４の一方の長辺１４Ａ１が
リード２２Ｂ側に位置するようにチップ１４の向きを合
わせた状態で行なう。また、チップ１４の電極１５がチ
ップ１３の一方の長辺１３Ａ１よりも外側に位置し、チ
ップ１３の他方の長辺１３Ａ２がチップ１４の他方の長
辺１４Ａ２よりも外側に位置するように夫々の位置をず
らした状態で行なう。
【０１５１】チップ１１及びチップ１２の電極１５とリ
ード２２Ａのインナー部とをボンディングワイヤ１７で
電気的に接続し、チップ１３及びチップ１４の電極１５
とリード２２Ｂのインナー部とをボンディングワイヤ１
７で電気的に接続する。これらの接続すも２８に示すよ
うに、チップ１１の回路形成面１１Ａを上向きにした状
態でヒートステージ３６にリードフレームｌｆ２を装着
して行なう。この工程において、チップ１２の一方の長
辺１２Ａ１はチップ１３の他方の長辺１３Ａ２及びチッ
プ１４の他方の長辺１４Ａ２よりも外側に位置している
ので、チップ１２の一方の長辺１２Ａ１側における裏面
領域に接するように突出部３６Ａをヒートステージ３６
に設けておくことにより、チップ１２の一方の長辺１１
Ａ１側における裏面領域にヒートステージ３４を直接的
若しくは間接的に接触させることができる。
【０１５２】この後、前述の実施形態１と同様の製造工
程を施すことにより、図２６に示す半導体装置４がほぼ
完成する。
【０１５３】このように本実施形態においても前述の実
施形態１と同様の効果が得られる。
【０１５４】また、チップ１１及び１２の厚さで、チッ
プ１３の電極１５と接続されるボンディングワイヤ１７
のループ高さ及びチップ１４の電極１５と接続されるボ
ンデ稲ングワイヤ１７のループ高さを吸収できるので、
半導体装置の薄型化を図ることができる。
【０１５５】（実施形態１０）図２９は本発明の実施形
態１０である半導体装置の模式的断面図である。
【０１５６】図２９に示すように、本実施形態の半導体
装置５は、前述の実施形態１と比較してチップの積層形
態が異なっている。
【０１５７】チップ１１及びチップ１２は、チップ１１
の一方の長辺１１Ａ１及びチップ１２の一方の長辺１２
Ａ１がリード２２Ａ側に位置するようにチップ１１の回
路形成面１１Ａとチップ１２の裏面とを向かい合わせ、
かつチップ１１の電極１５がチップ１２の一方の長辺１
２Ａ１よりも外側に位置し、チップ１２の他方の長辺１
２Ａ２がチップ１１の他方の長辺１１Ａ２よりも外側に
位置するように夫々の位置をずらした状態で接着固定さ
れている。
【０１５８】チップ１２及びチップ１３はチップ１３の
一方の長辺１３Ａ１がリード２２Ｂ側に位置するように
チップ１２の回路形成面１２Ａとチップ１３の回路形成
面１３Ａとを向かい合わせ、かつチップ１２の電極１５
がチップ１３の他方の長辺１３Ａ２よりも外側に位置
し、チップ１３の電極１５がチップ１２の他方の長辺１
２Ａ２よりも外側に位置するように夫々の位置をずらし
た状態で接着固定されている。
【０１５９】チップ１３及びチップ１４は、チップ１４
の一方の長辺１４Ａ１がリード２２Ｂ側に位置するよう
にチップ１３の裏面とチップ１４の回路形成面１４Ａと
を向かい合わせ、かつチップ１４の電極１５がチップ１
３の一方の長辺１４Ａ１よりも外側に位置するように夫
々の位置をずらした状態で接着固定されている。
【０１６０】支持リード２４は、チップ１１の他方の長
辺１１Ａ２の外側においてチップ１２の裏面に接着層
（１６，２３）を介在して接着固定されている。チップ
１１及びチップ１２の電極１５はボンディングワイヤ１
７を介してリード２２Ａと電気的に接続されている。チ
ップ１３及びチップ１４の電極１５はボンディングワイ
ヤ１７を介してリード２２Ｂと電気的に接続されてい
る。
【０１６１】このような構成とすることにより、ボンデ
ィングワイヤ１７のループ高さがチップ積層体の厚さに
よって吸収されるので、半導体装置２９の薄型型を図る
ことができる。
【０１６２】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【０１６３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１６４】複数の半導体チップを積層し、この複数の
半導体チップを一つの樹脂封止体で封止する半導体装置
の低コスト化を図ることができる。
【０１６５】前記半導体装置の生産性の向上を図ること
ができる。
【０１６６】前記半導体装置の歩留まりの向上を図るこ
とができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の樹脂封
止体の上部を除去した状態を示す模式的平面図である。
【図２】図１のＡ−Ａ線に沿う模式的断面図である。
【図３】図１の一部を拡大した模式的平面図である。
【図４】本発明の実施形態１である半導体装置の製造プ
ロセスで用いられるリードフレームの模式的平面図であ
る。
【図５】本発明の実施形態１である半導体装置の製造を
説明するための模式的断面図である。
【図６】本発明の実施形態１である半導体装置の製造を
説明するための模式的断面図である。
【図７】本発明の実施形態１である半導体装置の製造を
説明するための模式的断面図である。
【図８】本発明の実施形態１である半導体装置を実装基
板に実装した状態を示す模式的断面図である。
【図９】本発明の実施形態２である半導体装置の模式的
断面図である。
【図１０】本発明の実施形態３である半導体装置の模式
的断面図である。
【図１１】本発明の実施形態４である半導体装置の模式
的断面図である。
【図１２】本発明の実施形態５である半導体装置の樹脂
封止体の上部を除去した状態を示す模式的平面図であ
る。
【図１３】本発明の実施形態５である半導体装置の樹脂
封止体の下部を除去した状態を示す模式的平面図であ
る。
【図１４】図１のＢ−Ｂ線に沿う模式的断面図である。
【図１５】本発明の実施形態５である半導体装置の製造
プロセスで用いられるリードフレームの模式的平面図で
ある。
【図１６】本発明の実施形態５である半導体装置の製造
を説明するための模式的断面図である。
【図１７】本発明の実施形態５である半導体装置の製造
を説明するための模式的断面図である。
【図１８】本発明の実施形態５である半導体装置の製造
を説明するための模式的断面図である。
【図１９】本発明の実施形態６である半導体装置の模式
的断面図である。
【図２０】本発明の実施形態７である半導体装置の模式
的断面図である。
【図２１】本発明の実施形態８である半導体装置の模式
的断面図である。
【図２２】本発明の実施形態８である半導体装置の製造
を説明するための模式的断面図である。
【図２３】本発明の実施形態８である半導体装置の製造
を説明するための模式的断面図である。
【図２４】本発明の実施形態８である半導体装置の製造
を説明するための模式的断面図である。
【図２５】本発明の実施形態８である半導体装置の製造
を説明するための模式的断面図である。
【図２６】本発明の実施形態９である半導体装置の製造
を説明するための模式的断面図である。
【図２７】本発明の実施形態９である半導体装置の製造
を説明するための模式的断面図である。
【図２８】本発明の実施形態９である半導体装置の製造
を説明するための模式的断面図である。
【図２９】本発明の実施形態１０である半導体装置の模
式的断面図である。
【符号の説明】
１Ａ，１Ｂ，１Ｄ，２Ａ，２Ｂ，２Ｃ，３，４，５…半
導体装置、１１，１２，１３，１４…半導体チップ、１
５…電極、１６，２３…接着層、１７…ボンディングワ
イヤ、１８…樹脂封止体、ＬＦ１，ＬＦ２…リードフレ
ーム、２１…枠体、２２Ａ，２２Ｂ…リード、２４…吊
りリード、２５…ダムバー。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 和田 環 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 西沢 裕孝 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 加賀谷 浩一郎 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内 Ｆターム(参考） 5F067 BA00 CB00

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止体と、 前記樹脂封止体の内部に位置し、平面が方形状で形成さ
    れた複数の半導体チップであって、互いに対向する第１
    主面及び第２主面を有し、前記第１主面の互いに対向す
    る第１辺及び第２辺のうちの第１辺側に電極が配置され
    た複数の半導体チップと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の外部に位置するアウター部とを有し、前記イ
    ンナー部がボンディングワイヤを介して前記複数の半導
    体チップの電極と電気的に接続されるリードとを有し、 前記複数の半導体チップは、夫々の第１辺が同一側に位
    置するように夫々の第１主面を同一方向に向け、かつ互
    いに向かい合う一方の半導体チップの電極が他方の半導
    体チップの第１辺よりも外側に位置するように夫々の位
    置をずらした状態で積層されていることを特徴とする半
    導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記複数の半導体チップは、互いに向かい合う一方の半
    導体チップの第２辺が他方の半導体チップの第２辺より
    も内側に位置するように夫々の位置をずらした状態で積
    層されていることを特徴とする半導体装置。
  3. 【請求項３】 平面が方形状の樹脂封止体と、 前記樹脂封止体の内部に位置し、平面が方形状で形成さ
    れた第１及び第２半導体チップであって、互いに対向す
    る第１主面及び第２主面を有し、前記第１主面の互いに
    対向する第１辺及び第２辺のうちの第１辺側に電極が配
    置された第１及び第２半導体チップと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の互いに対向する第１辺及び第２辺のうちの第
    １辺側から突出して前記樹脂封止体の外部に位置するア
    ウター部とを有し、前記インナー部がボンディングワイ
    ヤを介して前記第１半導体チップの電極と電気的に接続
    される第１リードと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の第２辺側から突出して前記樹脂封止体の外部
    に位置するアウター部とを有し、前記インナー部がボン
    ディングワイヤを介して前記第２半導体チップの電極と
    電気的に接続される第２リードとを有し、 前記第１及び第２半導体チップは、夫々の第１辺が前記
    第２リード側に位置するように前記第１半導体チップの
    第２主面と前記第２半導体チップの第１主面とを向かい
    合わせ、かつ前記第２半導体チップの電極が前記第１半
    導体チップの第１辺よりも外側に位置し、前記第１半導
    体チップの第２辺が前記第２半導体チップの第２辺より
    も外側に位置するように夫々の位置をずらした状態で接
    着固定され、 前記第１リードのインナー部は、前記第１半導体チップ
    の第１主面に接着固定されていることを特徴とする半導
    体装置。
  4. 【請求項４】 平面が方形状の樹脂封止体と、 前記樹脂封止体の内部に位置し、平面が方形状で形成さ
    れた第１乃至第４半導体チップであって、互いに対向す
    る第１主面及び第２主面を有し、前記第１主面の互いに
    対向する第１辺及び第２辺のうちの第１辺側に電極が配
    置された第１乃至第４半導体チップと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の互いに対向する第１辺及び第２辺のうちの第
    １辺側から突出して前記樹脂封止体の外部に位置するア
    ウター部とを有し、前記インナー部がボンディングワイ
    ヤを介して前記第１及び第２半導体チップの電極と電気
    的に接続される第１リードと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の第２辺側から突出して前記樹脂封止体の外部
    に位置するアウター部とを有し、前記インナー部がボン
    ディングワイヤを介して前記第３及び第４半導体チップ
    の電極と電気的に接続される第２リードとを有し、 前記第１及び第２半導体チップは、前記第１及び第２半
    導体チップの第１辺が前記第２リード側に位置するよう
    に前記第１半導体チップの第２主面と前記第２半導体チ
    ップの第１主面とを向かい合わせ、かつ前記第２半導体
    チップの電極が前記第１半導体チップの第１辺よりも外
    側に位置し、前記第１半導体チップの第２辺が前記第２
    半導体チップの第２辺よりも外側に位置するように夫々
    の位置をずらした状態で接着固定され、 前記第２及び第３半導体チップは、前記第３半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ２半導体チップの第２主面と前記第３半導体チップの第
    １主面とを向かい合わせ、かつ前記第３半導体チップの
    電極が前記第２半導体チップの第１辺よりも外側に位置
    し、前記第２半導体チップの第２辺が前記第３半導体チ
    ップの第２辺よりも外側に位置するように夫々の位置を
    ずらした状態で接着固定され、 前記第３及び第４半導体チップは、前記第４半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ３半導体チップの第２主面と前記第４半導体チップの第
    １主面とを向かい合わせ、かつ前記第４半導体チップの
    電極が前記第３半導体チップの第１辺よりも外側に位置
    し、前記第３半導体チップの第２辺が前記第４半導体チ
    ップの第２辺よりも外側に位置するように夫々の位置を
    ずらした状態で接着固定され、 前記第１リードのインナー部は、前記第１半導体チップ
    の第１主面に接着固定されていることを特徴とする半導
    体装置。
  5. 【請求項５】 請求項３又は４に記載の半導体装置にお
    いて、前記第１リードのインナー部の先端部分は、前記
    第１半導体チップの電極の近傍に配置されていることを
    特徴とする半導体装置。
  6. 【請求項６】 平面が方形状で形成された第１及び第２
    半導体チップであって、互いに対向する第１主面及び第
    ２主面を有し、前記第１主面の互いに対向する第１辺及
    び第２辺のうちの第１辺側に電極が配置された第１及び
    第２半導体チップを準備し、更に、インナー部及びアウ
    ター部を有し、前記インナー部の先端部分が互いに対向
    する第１リード及び第２リードを有するリードフレーム
    を準備する工程と、 前記第１半導体チップの第１辺が前記第２リード側に位
    置するように前記第１半導体チップの第１主面と前記リ
    ードのインナー部とを向かい合わせた状態で前記第１半
    導体チップと前記第１リードのインナー部とを接着固定
    する工程と、 前記第２半導体チップの第１辺が前記第２リード側に位
    置するように前記第１半導体チップの第２主面と前記第
    ２半導体チップの第１主面とを向かい合わせ、かつ前記
    第２半導体チップの電極が前記第１半導体チップの第１
    辺よりも外側に位置するように夫々の位置をずらした状
    態で前記第１半導体チップと前記第２半導体チップとを
    接着固定する工程と、 前記第１半導体チップの電極と前記第１リードのインナ
    ー部とをボンディングワイヤで電気的に接続し、前記第
    ２半導体チップの電極と前記第２リードのインナー部と
    をボンディングワイヤで電気的に接続する工程とを備え
    たことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 平面が方形状で形成された第１乃至第４
    半導体チップであって、互いに対向する第１主面及び第
    ２主面を有し、前記第１主面の互いに対向する第１辺及
    び第２辺のうちの第１辺側に電極が配置された第１乃至
    第４半導体チップを準備し、更に、インナー部及びアウ
    ター部を有し、前記インナー部の先端部分が互いに対向
    する第１リード及び第２リードを有するリードフレーム
    を準備する工程と、 前記第１半導体チップの第１辺が前記第２リード側に位
    置するように前記第１半導体チップの第１主面と前記リ
    ードのインナー部とを向かい合わせた状態で前記第１半
    導体チップと前記第１リードのインナー部とを接着固定
    する工程と、 前記第２半導体チップの第１辺が前記第２リード側に位
    置するように前記第１半導体チップの第２主面と前記第
    ２半導体チップの第１主面とを向かい合わせ、かつ前記
    第２半導体チップの電極が前記第１半導体チップの第１
    辺よりも外側に位置するように夫々の位置をずらした状
    態で前記第１半導体チップと前記第２半導体チップとを
    接着固定する工程と、 前記第３半導体チップの第１辺が前記第２リード側に位
    置するように前記第２半導体チップの第２主面と前記第
    ３半導体チップの第１主面とを向かい合わせ、かつ前記
    第３半導体チップの電極が前記第２半導体チップの第１
    辺よりも外側に位置するように夫々の位置をずらした状
    態で前記第２半導体チップと前記第３半導体チップとを
    接着固定する工程と、 前記第４半導体チップの第１辺が前記第２リード側に位
    置するように前記第３半導体チップの第２主面と前記第
    ４半導体チップの第１主面とを向かい合わせ、かつ前記
    第４半導体チップの電極が前記第３半導体チップの第１
    辺よりも外側に位置するように夫々の位置をずらした状
    態で前記第３半導体チップと前記第３半導体チップとを
    接着固定する工程と、 前記第１及び第２半導体チップの電極と前記第１リード
    のインナー部とをボンディングワイヤで電気的に接続
    し、前記第２及び第３半導体チップの電極と前記第２リ
    ードのインナー部とをボンディングワイヤで電気的に接
    続する工程とを備えたことを特徴とする半導体装置の製
    造方法。
  8. 【請求項８】 平面が方形状の樹脂封止体と、 前記樹脂封止体の内部に位置し、平面が方形状で形成さ
    れた第１及び第２半導体チップであって、互いに対向す
    る第１主面及び第２主面を有し、前記第１主面の互いに
    対向する第１辺及び第２辺のうちの第１辺側に電極が配
    置された第１及び第２半導体チップと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の互いに対向する第１辺及び第２辺のうちの第
    １辺側から突出して前記樹脂封止体の外部に位置するア
    ウター部とを有し、前記インナー部の先端部分がボンデ
    ィングワイヤを介して前記第１半導体チップの電極と電
    気的に接続され、かつ前記インナー部の中間部分が前記
    第１半導体チップと前記第２半導体チップとの間に介在
    される第１リードと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の第２辺側から突出して前記樹脂封止体の外部
    に位置するアウター部とを有し、前記インナー部がボン
    ディングワイヤを介して前記第２半導体チップの電極と
    電気的に接続される第２リードとを有し、 前記第１及び第２半導体チップは、前記第１及び第２半
    導体チップの第１辺が前記第２リード側に位置するよう
    に前記第１半導体チップの第２主面と前記第２半導体チ
    ップの第１主面とを向かい合わせ、かつ前記第２半導体
    チップの電極が前記第１リードのインナー部の先端部分
    よりも外側に位置し、前記第１リードのインナー部の先
    端部分が前記第１半導体チップの第１辺よりも外側に位
    置するように夫々の位置をずらした状態で前記第１リー
    ドのインナー部の中間部分に接着固定されていることを
    特徴とする半導体装置。
  9. 【請求項９】 平面が方形状の樹脂封止体と、 前記樹脂封止体の内部に位置し、平面が方形状で形成さ
    れた第１乃至第４半導体チップであって、互いに対向す
    る第１主面及び第２主面を有し、前記第１主面の互いに
    対向する第１辺及び第２辺のうちの第１辺側に電極が配
    置された第１乃至第４半導体チップと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の互いに対向する第１辺及び第２辺のうちの第
    １辺側から突出して前記樹脂封止体の外部に位置するア
    ウター部とを有し、前記インナー部の先端部分がボンデ
    ィングワイヤを介して前記第１及び第２半導体チップの
    電極と電気的に接続され、かつ前記インナー部の中間部
    分が前記第２半導体チップと前記第３半導体チップとの
    間に介在される第１リードと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の第２辺側から突出して前記樹脂封止体の外部
    に位置するアウター部とを有し、前記インナー部がボン
    ディングワイヤを介して前記第３及び第４半導体チップ
    の電極と電気的に接続される第２リードとを有し、 前記第１及び第２半導体チップは、前記第１及び第２半
    導体チップの電極が前記第２リード側に位置するように
    前記第１半導体チップの第２主面と前記第１半導体チッ
    プの第１主面とを向かい合わせ、かつ前記第２半導体チ
    ップの電極が前記第１半導体チップの第１辺よりも外側
    に位置するように夫々の位置をずらした状態で接着固定
    され、 前記第２及び第３半導体チップは、前記第３半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ２半導体チップの第２主面と前記第３半導体チップの第
    １主面とを向かい合わせ、かつ前記第１リードのインナ
    ー部の先端部分が前記第２半導体チップの第１辺よりも
    外側に位置し、前記第３半導体チップの電極が前記第１
    リードのインナー部の先端部分よりも外側に位置するよ
    うに夫々の位置をずらした状態で前記第１リードのイン
    ナー部の中間部分に接着固定され、 前記第３及び第４半導体チップは、前記第４半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ３半導体チップの第２主面と前記第４半導体チップの第
    １主面とを向かい合わせ、かつ前記第４半導体チップの
    電極が前記第３半導体チップの第１辺よりも外側に位置
    するように夫々の位置をずらした状態で接着固定されて
    いることを特徴とする半導体装置。
  10. 【請求項１０】 平面が方形状の樹脂封止体と、 前記樹脂封止体の内部に位置し、平面が方形状で形成さ
    れた第１乃至第４半導体チップであって、互いに対向す
    る第１主面及び第２主面を有し、前記第１主面の互いに
    対向する第１辺及び第２辺のうちの第１辺側に電極が配
    置された第１乃至第４半導体チップと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の互いに対向する第１辺及び第２辺のうちの第
    １辺側から突出して前記樹脂封止体の外部に位置するア
    ウター部とを有する第１リードと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の第２辺側から突出して前記樹脂封止体の外部
    に位置するアウター部とを有し、前記インナー部がボン
    ディングワイヤを介して前記第１乃至第４半導体チップ
    の電極と電気的に接続される第２リードとを有し、 前記第１及び第２半導体チップは、前記第１及び第２半
    導体チップが前記第２リード側に位置するように前記第
    １半導体チップの第２主面と前記第２半導体チップの第
    １主面とを向かい合せ、かつ前記第２半導体チップの電
    極が前記第１半導体チップの第１辺よりも外側に位置
    し、前記第１半導体チップの第２辺が前記第半導体チッ
    プの第２辺よりも外側に位置するように夫々の位置をず
    らした状態で接着固定され、 前記第２及び第３半導体チップは、前記第３半導体チッ
    プの第１辺が前記第１リード側に位置するように前記第
    ２半導体チップの第２主面と前記第３半導体チップの第
    １主面とを向かい合わせ、かつ前記第３半導体チップの
    電極が前記第２半導体チップの第１辺よりも外側に位置
    し、前記第２半導体チップの第２辺が前記第３半導体チ
    ップの第２辺よりも外側に位置するように夫々の位置を
    ずらした状態で接着固定され、 前記第３及び第４半導体チップは、前記第４半導体チッ
    プの第１辺が前記第１リード側に位置するように前記第
    ３半導体チップの第２主面と前記第４半導体チップの第
    １主面とを向かい合わせ、かつ前記第４半導体チップの
    電極が前記第３半導体チップの第１辺よりも外側に位置
    し、前記第３半導体チップの第２辺が前記第４半導体チ
    ップの第２辺よりも外側に位置するように夫々の位置を
    ずらした状態で接着固定され、 前記第１リードのインナー部は、先端部分が前記第１乃
    至第４半導体チップの何れかの第２主面に接着固定され
    ていることを特徴とする半導体装置。
  11. 【請求項１１】 平面が方形状の樹脂封止体と、 前記樹脂封止体の内部に位置し、平面が方形状で形成さ
    れた第１乃至第４半導体チップであって、互いに対向す
    る第１主面及び第２主面を有し、前記第１主面の互いに
    対向する第１辺及び第２辺のうちの第１辺側に電極が配
    置された第１乃至第４半導体チップと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の互いに対向する第１辺及び第２辺のうちの第
    １辺側から突出して前記樹脂封止体の外部に位置するア
    ウター部とを有するリードと、 前記第１乃至第４半導体チップのうち何れかの半導体チ
    ップを支持する支持リードとを有し、 前記第１及び第２半導体チップは、前記第１及び第２半
    導体チップの第１辺が前記リード側に位置するように前
    記第１半導体チップの第２主面と前記第２半導体チップ
    の第１主面とを向かい合わせ、かつ前記第２半導体チッ
    プの電極が前記第１半導体チップの第１辺よりも外側に
    位置し、前記第１半導体チップの第２辺が前記第２半導
    体チップの第２辺よりも外側に位置するように夫々の位
    置をずらした状態で接着固定され、 前記第２及び第３半導体チップは、前記第３半導体チッ
    プの第１辺が前記リード側に位置するように前記第２半
    導体チップの第２主面と前記第３半導体チップの第１主
    面とを向かい合わせ、かつ前記第３半導体チップの電極
    が前記第２半導体チップの第１辺よりも外側に位置し、
    前記第２半導体チップの第２辺が前記第３半導体チップ
    の第２辺よりも外側に位置するように夫々の位置をずら
    した状態で接着固定され、 前記第３及び第４半導体チップは、前記第４半導体チッ
    プの第１辺が前記リード側に位置するように前記第３半
    導体チップの第２主面と前記第４半導体チップの第１主
    面とを向かい合わせ、かつ前記第４半導体チップの電極
    が前記第３半導体チップの第１辺よりも外側に位置し、
    前記第３半導体チップの第２辺が前記第４半導体チップ
    の第２辺よりも外側に位置するように夫々の位置をずら
    した状態で接着固定され、 前記支持リードは、前記第１乃至第４半導体チップのう
    ちの何れかの半導体チップの第２主面に接着固定されて
    いることを特徴とする半導体装置。
  12. 【請求項１２】 平面が方形状の樹脂封止体と、 前記樹脂封止体の内部に位置し、平面が方形状で形成さ
    れた第１乃至第４半導体チップであって、互いに対向す
    る第１主面及び第２主面を有し、前記第１主面の互いに
    対向する第１辺及び第２辺のうちの第１辺側に電極が配
    置された第１乃至第４半導体チップと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の互いに対向する第１辺及び第２辺のうちの第
    １辺側から突出して前記樹脂封止体の外部に位置するア
    ウター部とを有し、前記インナー部がボンディングワイ
    ヤを介して前記第１及び第２半導体チップの電極と電気
    的に接続される第１リードと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の第２辺側から突出して前記樹脂封止体の外部
    に位置するアウター部とを有し、前記インナー部がボン
    ディングワイヤを介して前記第３及び第４半導体チップ
    の電極と電気的に接続される第２リードと、 前記第１半導体チップを支持する支持リードとを有し、 前記第１及び第２半導体チップは、前記第１及び第２半
    導体チップの第１辺が前記第１リード側に位置するよう
    に前記第１半導体チップの第２主面と前記第２半導体チ
    ップの第２主面とを向かい合わせ、かつ前記第２半導体
    チップの電極が前記第１半導体チップの第１辺よりも外
    側に位置し、前記第１半導体チップの第２辺が前記第２
    半導体チップの第２辺よりも外側に位置するように夫々
    の位置をずらした状態で接着固定され、 前記第２及び第３半導体チップは、前記第３半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ２半導体チップの第２主面と前記第３半導体チップの第
    ２主面とを向かい合わせ、かつ前記第３半導体チップの
    第１辺が前記第１半導体チップの第２辺よりも外側に位
    置し、前記第２半導体チップの第１辺が前記第３半導体
    チップの第２辺よりも外側に位置するように夫々の位置
    をずらした状態で接着固定され、 前記第３及び第４半導体チップは、前記第４半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ３半導体チップの第１主面と前記第４半導体チップの第
    ２主面とを向かい合わせ、かつ前記第３半導体チップの
    電極が前記第４半導体チップの第１辺よりも外側に位置
    し、前記第２半導体チップの第１辺が前記第４半導体チ
    ップの第２辺よりも外側に位置するように夫々の位置を
    ずらした状態で接着固定され、 前記支持リードは、前記第１半導体チップの第１主面に
    接着固定されていることを特徴とする半導体装置。
  13. 【請求項１３】 平面が方形状で形成された第１乃至第
    ４半導体チップであって、互いに対向する第１主面及び
    第２主面を有し、前記第１主面の互いに対向する第１辺
    及び第２辺のうちの第１辺側に電極が配置された第１乃
    至第４半導体チップを準備し、更に、インナー部の先端
    部分が互いに対向する第１リード及び第２リードと、前
    記第１リードと第２リードとの間に配置された支持リー
    ドとを有するリードフレームを準備する工程と、 前記第１半導体チップの第１辺が前記第１リード側に位
    置するように前記第１半導体チップの第１主面と前記支
    持リードとを向かい合わせた状態で前記第１半導体チッ
    プと前記支持リードとを接着固定する工程と、 前記第２半導体チップの第１辺が前記第１リード側に位
    置するように前記第２半導体チップの第２主面と前記第
    ２半導体チップの第１主面とを向かい合わせ、かつ前記
    第２半導体チップの電極が前記第１半導体チップの第１
    辺よりも外側に位置し、前記第１半導体チップの第１辺
    が前記第２半導体チップの第２辺よりも外側に位置する
    ように夫々の位置をずらした状態で前記第１半導体チッ
    プと第２半導体チップとを接着固定する工程と、 前記第３半導体チップの第１辺が前記第２リード側に位
    置するように前記第２半導体チップの第２主面と前記第
    ３半導体チップの第２主面とを向かい合わせ、かつ前記
    第３半導体チップの第１辺が前記第１半導体チップの第
    ２辺よりも外側に位置し、前記第２半導体チップの第１
    辺が前記第３半導体チップの第２辺よりも外側に位置す
    るように夫々の位置をずらした状態で前記第２半導体チ
    ップと前記第３半導体チップとを接着固定する工程と、 前記第４半導体チップの第１辺が前記第２リード側に位
    置するように前記第３半導体チップの第１主面と前記第
    ４半導体チップの第２主面とを向かい合わせ、かつ前記
    第３半導体チップの電極が前記第４半導体チップの第１
    辺よりも外側に位置し、前記第４半導体チップの第２辺
    が前記第２半導体チップの第１辺よりも外側に位置する
    ように夫々の位置をずらした状態で前記第３半導体チッ
    プと前記第４半導体チップとを接着固定する工程と、 前記第１及び第２半導体チップの電極と前記第１リード
    のインナー部とをボンディングワイヤで電気的に接続
    し、前記第３及び第４半導体チップの電極と前記第２リ
    ードのインナー部とをボンディングワイヤで電気的に接
    続する工程とを備えたことを特徴とする半導体装置の製
    造方法。
  14. 【請求項１４】 平面が方形状の樹脂封止体と、 前記樹脂封止体の内部に位置し、平面が方形状で形成さ
    れた第１乃至第４半導体チップであって、互いに対向す
    る第１主面及び第２主面を有し、前記第１主面の互いに
    対向する第１辺及び第２辺のうちの第１辺側に電極が配
    置された第１乃至第４半導体チップと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の互いに対向する第１辺及び第２辺のうちの第
    １辺側から突出して前記樹脂封止体の外部に位置するア
    ウター部とを有し、前記インナー部がボンディングワイ
    ヤを介して前記第１及び第２半導体チップの電極と電気
    的に接続される第１リードと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の第２辺側から突出して前記樹脂封止体の外部
    に位置するアウター部とを有し、前記インナー部がボン
    ディングワイヤを介して前記第３及び第４半導体チップ
    の電極と電気的に接続される第２リードと、 前記第２半導体チップを支持する第１支持リードと、 前記第３半導体チップを支持する第２支持リードとを有
    し、 前記第１及び第２半導体チップは、前記第１及び第２半
    導体チップの第１辺が前記第１リード側に位置するよう
    に前記第１半導体チップの第２主面と前記第２半導体チ
    ップの第１主面とを向かい合わせ、かつ前記第２半導体
    チップの電極が前記第１半導体チップの第１辺よりも外
    側に位置するように夫々の位置をずらした状態で接着固
    定され、 前記第２及び第３半導体チップは、前記第３半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ２半導体チップの第２主面と前記第３半導体チップの第
    ２主面とを向かい合わせ、かつ前記第３半導体チップの
    第１辺が前記第２半導体チップの第２辺よりも外側に位
    置し、前記第２半導体チップの第１辺が前記第３半導体
    チップの第２辺よりも外側に位置するように夫々の位置
    をずらした状態で接着固定され、 前記第３及び第４半導体チップは、前記第４半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ３半導体チップの第１主面と前記第４半導体チップの第
    ２主面とを向かい合わせ、かつ前記第３半導体チップの
    電極が前記第４半導体チップの第１辺よりも外側に位置
    するように夫々の位置をずらした状態で接着固定され、 前記第１支持リードは、前記第３半導体チップの第２辺
    の外側において前記第２半導体チップの第２主面に接着
    固定され、 前記第２支持リードは、前記第２半導体チップの第２辺
    の外側において前記第３半導体チップの第２主面に接着
    固定されていることを特徴とする半導体装置。
  15. 【請求項１５】 平面が方形状の樹脂封止体と、 前記樹脂封止体の内部に位置し、平面が方形状で形成さ
    れた第１乃至第４半導体チップであって、互いに対向す
    る第１主面及び第２主面を有し、前記第１主面の互いに
    対向する第１辺及び第２辺のうちの第１辺側に電極が配
    置された第１乃至第４半導体チップと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の互いに対向する第１辺及び第２辺のうちの第
    １辺側から突出して前記樹脂封止体の外部に位置するア
    ウター部とを有し、前記インナー部がボンディングワイ
    ヤを介して前記第１及び第２半導体チップの電極と電気
    的に接続される第１リードと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の第２辺側から突出して前記樹脂封止体の外部
    に位置するアウター部とを有し、前記インナー部がボン
    ディングワイヤを介して前記第３及び第４半導体チップ
    の電極と電気的に接続される第２リードとを有し、 前記第１及び第２半導体チップは、前記第１及び第２半
    導体チップの第１辺が前記第１リード側に位置するよう
    に前記第１半導体チップの第２主面と前記第２半導体チ
    ップの第１主面とを向かい合わせ、かつ前記第２半導体
    チップの電極が前記第１半導体チップの第１辺よりも外
    側に位置し、前記第１半導体チップの第１辺が前記第２
    半導体チップの第２辺よりも外側に位置するように夫々
    の位置をずらした状態で接着固定され、 前記第２及び第３半導体チップは、前記第３半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ２半導体チップの第２主面と前記第３半導体チップの第
    ２主面とを向かい合わせ、かつ前記第３半導体チップの
    第１辺が前記第２半導体チップの第２辺よりも外側に位
    置し、前記第２半導体チップの第１辺が前記第３半導体
    チップの第２辺よりも外側に位置するように夫々の位置
    をずらした状態で接着固定され、 前記第３及び第４半導体チップは、前記第４半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ３半導体チップの第１主面と前記第４半導体チップの第
    ２主面とを向かい合わせ、かつ前記第３半導体チップの
    電極が前記第４半導体チップの第１辺よりも外側に位置
    し、前記第４半導体チップの第２辺が前記第３半導体チ
    ップの第２辺よりも外側に位置するように夫々の位置を
    ずらした状態で接着固定され、 前記第１リードは、先端部分が前記第３半導体チップの
    第２辺の外側において前記第２及び第４半導体チップの
    第２主面に接着固定され、 前記第２リードは、先端部分が前記第２半導体チップの
    第２辺の外側において前記第１及び第３半導体チップの
    第２主面に接着固定されていることを特徴とする半導体
    装置。
  16. 【請求項１６】 平面が方形状の樹脂封止体と、 前記樹脂封止体の内部に位置し、平面が方形状で形成さ
    れた第１乃至第４半導体チップであって、互いに対向す
    る第１主面及び第２主面と、前記第１主面の互いに対向
    する第１辺及び第２辺のうちの第１辺側に配置された電
    極とを有する第１乃至第４半導体チップと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の互いに対向する第１辺及び第２辺のうちの第
    １辺側から突出して前記樹脂封止体の外部に位置するア
    ウター部とを有し、前記インナー部がボンディングワイ
    ヤを介して前記第１及び第２半導体チップの電極と電気
    的に接続される第１リードと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の第２辺側から突出して前記樹脂封止体の外部
    に位置するアウター部とを有し、前記インナー部がボン
    ディングワイヤを介して前記第３及び第４半導体チップ
    の電極と電気的に接続される第２リードと、 前記第１半導体チップを支持する支持リードとを有し、 前記第１及び第２半導体チップは、前記第１半導体チッ
    プの第１辺が前記第１リード側に位置し、前記第２半導
    体チップの第２辺が前記第２リード側に位置するように
    前記第１半導体チップの第２主面と前記第２半導体チッ
    プの第１主面とを向かい合わせ、かつ前記第２半導体チ
    ップの電極が前記第１半導体チップの第２辺よりも外側
    に位置するように夫々の位置をずらした状態で接着固定
    され、 前記第２及び第３半導体チップは、前記第３半導体チッ
    プの第１辺が前記第１リード側に位置するように前記第
    ２半導体チップの第２主面と前記第３半導体チップの第
    ２主面とを向かい合わせた状態で接着固定され、 前記第３及び第４半導体チップは、前記第４半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ３半導体チップの第１主面と前記第４半導体チップの第
    ２主面とを向かい合わせ、かつ前記第３半導体チップの
    電極が前記第４半導体チップの第２辺よりも外側に位置
    するように夫々の位置をずらした状態で接着固定され、 前記支持リードは、前記第１半導体チップの第１主面に
    接着固定されていることを特徴とする半導体装置。
  17. 【請求項１７】 平面が方形状の樹脂封止体と、 前記樹脂封止体の内部に位置し、平面が方形状で形成さ
    れた第１乃至第４半導体チップであって、互いに対向す
    る第１主面及び第２主面と、前記第１主面の互いに対向
    する第１辺及び第２辺のうちの第１辺側に配置された電
    極とを有する第１乃至第４半導体チップと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の互いに対向する第１辺及び第２辺のうちの第
    １辺側から突出して前記樹脂封止体の外部に位置するア
    ウター部とを有し、前記インナー部がボンディングワイ
    ヤを介して前記第１及び第２半導体チップの電極と電気
    的に接続される第１リードと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の第２辺側から突出して前記樹脂封止体の外部
    に位置するアウター部とを有し、前記インナー部がボン
    ディングワイヤを介して前記第３及び第４半導体チップ
    の電極と電気的に接続される第２リードと、 前記第１半導体チップを支持する支持リードとを有し、 前記第１及び第２半導体チップは、前記第１及び第２半
    導体チップの第１辺が前記第１リード側に位置するよう
    に前記第１半導体チップの第２主面と前記第２半導体チ
    ップの第１主面とを向かい合わせ、かつ前記第２半導体
    チップの電極が前記第１半導体チップの第１辺よりも外
    側に位置し、前記第１半導体チップの第１辺が前記第２
    半導体チップの第２辺よりも外側に位置するように夫々
    の位置をずらした状態で接着固定され、 前記第２及び第３半導体チップは、前記第３半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ２半導体チップの第２主面と前記第３半導体チップの第
    １主面とを向かい合わせ、かつ前記第３半導体チップの
    電極が前記第１半導体チップの第２辺よりも外側に位置
    し、前記第２半導体チップの第１辺が前記第３半導体チ
    ップの第２辺よりも外側に位置するように夫々の位置を
    ずらした状態で接着固定され、 前記第３及び第４半導体チップは、前記第４半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ３半導体チップの第２主面と前４半導体チップの第１主
    面とを向かい合わせ、かつ前記第４半導体チップの電極
    が前記第３半導体チップの第１辺よりも外側に位置し、
    前記第３半導体チップの第２辺が前記第４半導体チップ
    の第２辺よりも外側に位置するように夫々の位置をずら
    した状態で接着固定され、 前記支持リードは、前記第１半導体チップの第１主面に
    接着固定されていることを特徴とする半導体装置。
  18. 【請求項１８】 平面が方形状の樹脂封止体と、 前記樹脂封止体の内部に位置し、平面が方形状で形成さ
    れた第１乃至第４半導体チップであって、互いに対向す
    る第１主面及び第２主面と、前記第１主面の互いに対向
    する第１辺及び第２辺のうちの第１辺側に配置された電
    極とを有する第１乃至第４半導体チップと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の互いに対向する第１辺及び第２辺のうちの第
    １辺側から突出して前記樹脂封止体の外部に位置するア
    ウター部とを有し、前記インナー部がボンディングワイ
    ヤを介して前記第１及び第２半導体チップの電極と電気
    的に接続される第１リードと、 前記樹脂封止体の内部に位置するインナー部と、前記樹
    脂封止体の第２辺側から突出して前記樹脂封止体の外部
    に位置するアウター部とを有し、前記インナー部がボン
    ディングワイヤを介して前記第３及び第４半導体チップ
    の電極と電気的に接続される第２リードと、 前記第２半導体チップを支持する支持リードとを有し、 前記第１及び第２半導体チップは、前記第１及び第２半
    導体チップの第１辺が前記第１リード側に位置するよう
    に前記第１導体チップの第１主面と前記第２半導体チッ
    プの第２主面とを向かい合わせ、かつ前記第１半導体チ
    ップの電極が前記第２半導体チップの第１辺よりも外側
    に位置し、前記第２半導体チップの第２辺が前記第１半
    導体チップの第２辺よりも外側に位置するように夫々の
    位置をずらした状態で接着固定され、 前記第２及び第３半導体チップは、前記第３半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ２半導体チップの第２主面と前記第３半導体チップの第
    ２主面とを向かい合わせ、かつ前記第３半導体チップの
    電極が前記第２半導体チップの第２辺よりも外側に位置
    し、前記第２半導体チップの電極が前記第３半導体チッ
    プの第２辺よりも外側に位置するように夫々の位置をず
    らした状態で接着固定され、 前記第３及び第４半導体チップは、前記第４半導体チッ
    プの第１辺が前記第２リード側に位置するように前記第
    ３半導体チップの第２主面と前記第４半導体チップの第
    １主面とを向かい合わせ、かつ前記第４半導体チップの
    電極が前記第３半導体チップの第１辺よりも外側に位置
    し、前記第３半導体チップの第２辺が前記第４半導体チ
    ップの第２辺よりも外側に位置するように夫々の位置を
    ずらした状態で接着固定され、 前記支持リードは、前記第１半導体チップの第２辺の外
    側において前記第２半導体チップの第２主面に接着固定
    されていることを特徴とする半導体装置。
JP2000114352A 2000-04-14 2000-04-14 半導体装置及びその製造方法 Expired - Fee Related JP3813788B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000114352A JP3813788B2 (ja) 2000-04-14 2000-04-14 半導体装置及びその製造方法
US09/826,965 US6433421B2 (en) 2000-04-14 2001-04-06 Semiconductor device
TW090108444A TW527673B (en) 2000-04-14 2001-04-09 Semiconductor device and its manufacturing method
KR1020010019854A KR100776451B1 (ko) 2000-04-14 2001-04-13 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000114352A JP3813788B2 (ja) 2000-04-14 2000-04-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001298150A true JP2001298150A (ja) 2001-10-26
JP3813788B2 JP3813788B2 (ja) 2006-08-23

Family

ID=18626170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000114352A Expired - Fee Related JP3813788B2 (ja) 2000-04-14 2000-04-14 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US6433421B2 (ja)
JP (1) JP3813788B2 (ja)
KR (1) KR100776451B1 (ja)
TW (1) TW527673B (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10322719A1 (de) * 2003-05-20 2005-01-05 Infineon Technologies Ag Schaltungsanordnung mit mehreren Chips in einem Gehäuse
JP2006055458A (ja) * 2004-08-23 2006-03-02 Pentax Corp 電子内視鏡の先端部
US7071543B2 (en) 2003-11-17 2006-07-04 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006294795A (ja) * 2005-04-08 2006-10-26 Toshiba Corp 半導体装置およびその製造方法
US7132752B2 (en) 2003-10-31 2006-11-07 Oki Electric Industry Co., Ltd. Semiconductor chip and semiconductor device including lamination of semiconductor chips
JP2006313798A (ja) * 2005-05-06 2006-11-16 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008160119A (ja) * 2006-12-20 2008-07-10 Stats Chippac Ltd 集積回路パッケージシステム
JP2008205143A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 半導体装置とそれを用いた半導体モジュール
JP2008300663A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd リードフレーム、このリードフレームを用いる半導体装置及びその製造方法
JP2009099922A (ja) * 2007-10-16 2009-05-07 Hynix Semiconductor Inc 積層半導体パッケージ及びこれの製造方法
JP2009158739A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置と半導体記憶装置
JP2009158738A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置と半導体記憶装置
US7576431B2 (en) 2003-12-25 2009-08-18 Oki Semiconductor Co., Ltd. Semiconductor chip package and multichip package
JP2010501118A (ja) * 2006-08-16 2010-01-14 テッセラ，インコーポレイテッド マイクロエレクトロニクスパッケージ
KR101003568B1 (ko) 2007-11-14 2010-12-22 산요 세미컨덕터 컴퍼니 리미티드 반도체 모듈 및 촬상 장치
US7875499B2 (en) 2007-09-27 2011-01-25 Shinko Electric Industries Co., Ltd. Method of manufacturing a stacked semiconductor apparatus
US7888796B2 (en) * 2007-12-14 2011-02-15 Renesas Electronics Corporation Controller chip mounted on a memory chip with re-wiring lines
US8299626B2 (en) 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1214464C (zh) * 1998-10-14 2005-08-10 株式会社日立制作所 半导体器件及其制造方法
JP2002124626A (ja) * 2000-10-16 2002-04-26 Hitachi Ltd 半導体装置
TW544901B (en) * 2001-06-13 2003-08-01 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
JP2003007971A (ja) * 2001-06-25 2003-01-10 Toshiba Corp 半導体装置
JP2004063579A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp 積層型半導体装置
JP2004071947A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
KR100475740B1 (ko) * 2003-02-25 2005-03-10 삼성전자주식회사 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
JP2005150456A (ja) * 2003-11-17 2005-06-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007066922A (ja) * 2003-11-28 2007-03-15 Renesas Technology Corp 半導体集積回路装置
JP4372022B2 (ja) * 2004-04-27 2009-11-25 株式会社東芝 半導体装置
JP2005327830A (ja) * 2004-05-13 2005-11-24 Mitsubishi Electric Corp 半導体マイクロデバイス
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance
JP2007129182A (ja) * 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
US7348660B2 (en) * 2005-07-29 2008-03-25 Infineon Technologies Flash Gmbh & Co. Kg Semiconductor package based on lead-on-chip architecture, the fabrication thereof and a leadframe for implementing in a semiconductor package
JP2007134486A (ja) * 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
US7420269B2 (en) * 2006-04-18 2008-09-02 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
TWI306658B (en) * 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package
TWI352416B (en) * 2006-09-12 2011-11-11 Chipmos Technologies Inc Stacked chip package structure with unbalanced lea
US8304874B2 (en) * 2006-12-09 2012-11-06 Stats Chippac Ltd. Stackable integrated circuit package system
US7635913B2 (en) * 2006-12-09 2009-12-22 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
TWI327365B (en) * 2007-01-19 2010-07-11 Chipmos Technologies Inc Zigzag-stacked chip package structure
KR101557273B1 (ko) 2009-03-17 2015-10-05 삼성전자주식회사 반도체 패키지
KR100881198B1 (ko) * 2007-06-20 2009-02-05 삼성전자주식회사 반도체 패키지 및 이를 실장한 반도체 패키지 모듈
US20090096073A1 (en) 2007-10-16 2009-04-16 Kabushiki Kaisha Toshiba Semiconductor device and lead frame used for the same
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
JP5275019B2 (ja) * 2008-12-26 2013-08-28 株式会社東芝 半導体装置
JP2010165984A (ja) * 2009-01-19 2010-07-29 Toshiba Corp 半導体デバイス
KR20100109243A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 반도체 패키지
KR20100117977A (ko) 2009-04-27 2010-11-04 삼성전자주식회사 반도체 패키지
KR101713228B1 (ko) 2010-06-24 2017-03-07 삼성전자주식회사 비대칭 워드라인 패드를 갖는 반도체 메모리 소자
JP2015176893A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置及び半導体装置の製造方法
US11887908B2 (en) 2021-12-21 2024-01-30 International Business Machines Corporation Electronic package structure with offset stacked chips and top and bottom side cooling lid

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302165A (ja) 1991-03-29 1992-10-26 Matsushita Electron Corp 半導体記憶装置
JPH04302164A (ja) * 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置
US5479051A (en) * 1992-10-09 1995-12-26 Fujitsu Limited Semiconductor device having a plurality of semiconductor chips
JPH0758281A (ja) 1993-08-12 1995-03-03 Hitachi Ltd 半導体装置の形成方法
JPH1084074A (ja) * 1996-09-09 1998-03-31 Mitsubishi Electric Corp 半導体パッケージ
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10322719A1 (de) * 2003-05-20 2005-01-05 Infineon Technologies Ag Schaltungsanordnung mit mehreren Chips in einem Gehäuse
US7514796B2 (en) 2003-10-31 2009-04-07 Oki Semiconductor Co., Ltd. Semiconductor chip capable of being laminated and a semiconductor device including the lamination of a plurality of semiconductor chips
US7132752B2 (en) 2003-10-31 2006-11-07 Oki Electric Industry Co., Ltd. Semiconductor chip and semiconductor device including lamination of semiconductor chips
US7179686B2 (en) 2003-11-17 2007-02-20 Oki Electric Industry Co., Ltd. Manufacturing method of semiconductor device
US7071543B2 (en) 2003-11-17 2006-07-04 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
US7868470B2 (en) 2003-12-25 2011-01-11 Oki Semiconductor Co., Ltd. Semiconductor chip package and multichip package
US7576431B2 (en) 2003-12-25 2009-08-18 Oki Semiconductor Co., Ltd. Semiconductor chip package and multichip package
JP2006055458A (ja) * 2004-08-23 2006-03-02 Pentax Corp 電子内視鏡の先端部
JP4575726B2 (ja) * 2004-08-23 2010-11-04 Ｈｏｙａ株式会社 電子内視鏡の先端部
JP4643341B2 (ja) * 2005-04-08 2011-03-02 株式会社東芝 半導体装置
JP2006294795A (ja) * 2005-04-08 2006-10-26 Toshiba Corp 半導体装置およびその製造方法
JP4674113B2 (ja) * 2005-05-06 2011-04-20 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2006313798A (ja) * 2005-05-06 2006-11-16 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010501118A (ja) * 2006-08-16 2010-01-14 テッセラ，インコーポレイテッド マイクロエレクトロニクスパッケージ
JP2008160119A (ja) * 2006-12-20 2008-07-10 Stats Chippac Ltd 集積回路パッケージシステム
US8242607B2 (en) 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
JP2008205143A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 半導体装置とそれを用いた半導体モジュール
JP2008300663A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd リードフレーム、このリードフレームを用いる半導体装置及びその製造方法
US8299626B2 (en) 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package
US9349672B2 (en) 2007-08-16 2016-05-24 Tessera, Inc. Microelectronic package
US7875499B2 (en) 2007-09-27 2011-01-25 Shinko Electric Industries Co., Ltd. Method of manufacturing a stacked semiconductor apparatus
JP2009099922A (ja) * 2007-10-16 2009-05-07 Hynix Semiconductor Inc 積層半導体パッケージ及びこれの製造方法
KR101003568B1 (ko) 2007-11-14 2010-12-22 산요 세미컨덕터 컴퍼니 리미티드 반도체 모듈 및 촬상 장치
US7888796B2 (en) * 2007-12-14 2011-02-15 Renesas Electronics Corporation Controller chip mounted on a memory chip with re-wiring lines
US8237267B2 (en) 2007-12-14 2012-08-07 Renesas Electronics Corporation Semiconductor device having a microcomputer chip mounted over a memory chip
JP2009158738A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置と半導体記憶装置
JP2009158739A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置と半導体記憶装置

Also Published As

Publication number Publication date
US20010031513A1 (en) 2001-10-18
JP3813788B2 (ja) 2006-08-23
KR20010098590A (ko) 2001-11-08
US6433421B2 (en) 2002-08-13
KR100776451B1 (ko) 2007-11-16
TW527673B (en) 2003-04-11

Similar Documents

Publication Publication Date Title
JP3813788B2 (ja) 半導体装置及びその製造方法
JP3937265B2 (ja) 半導体装置
JP4097403B2 (ja) 半導体装置
US7078824B2 (en) Semiconductor device having a switch circuit
JP3958522B2 (ja) 半導体装置
US6420783B2 (en) Semiconductor device and a method of manufacturing the same
KR100674548B1 (ko) 반도체 장치
KR20050049346A (ko) 반도체장치 및 그 제조방법
JP2004014823A (ja) 半導体装置及びその製造方法
JP2000156464A (ja) 半導体装置の製造方法
JP2981194B2 (ja) 半導体チップパッケージ
JP3954586B2 (ja) 半導体装置
JP3954585B2 (ja) 半導体装置
JP4750076B2 (ja) 半導体装置の製造方法
JP3908412B2 (ja) 半導体装置の製造方法
JP2000031367A (ja) 半導体装置及びその製造方法
JP3957722B2 (ja) 半導体装置の製造方法
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール
JPH08195467A (ja) リードフレームおよびそれを用いた半導体集積回路装置の製造方法
JP2007180586A (ja) 半導体装置
JPH10284658A (ja) 半導体装置及びその製造方法
JPH11135683A (ja) 半導体装置及びその製造方法並びにリードフレーム
JPH06163801A (ja) 樹脂封止型半導体装置
JPS63222454A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040610

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140609

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees