JP3954585B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3954585B2 JP3954585B2 JP2004060689A JP2004060689A JP3954585B2 JP 3954585 B2 JP3954585 B2 JP 3954585B2 JP 2004060689 A JP2004060689 A JP 2004060689A JP 2004060689 A JP2004060689 A JP 2004060689A JP 3954585 B2 JP3954585 B2 JP 3954585B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- semiconductor
- back surface
- sealing body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
(1)本発明の参考例の半導体装置は、
樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面においてその第1辺側にこの第1辺に沿って複数の電極が形成された第1半導体チップ及び第2半導体チップと、前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺の外側に配置され、かつ前記第1半導体チップの各電極に導電性のワイヤを介して電気的に接続される複数の第1リードと、前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺と対向する第2辺の外側に配置され、かつ前記第2半導体チップの各電極に導電性のワイヤを介して電気的に接続される複数の第2リードと、前記第1半導体チップ及び前記第2半導体チップを支持する支持リードとを有する半導体装置であって、
前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第2辺及び前記第2半導体チップの第1辺が前記第2リード側に向くように夫々の裏面同志を向い合わせた状態で互いに接着固定され、
前記支持リードは、前記第1半導体チップの表面又は前記第2半導体チップの表面に接着固定されている。
(4)本発明の半導体装置は、
樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面の第1辺側にこの第1辺に沿って複数の電極が形成された第1半導体チップ及び第2半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺側に配置され、かつ前記第1半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第1リードと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺と対向する第2辺側に配置され、かつ前記第2半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第2リードとを有し、
前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第1辺及び前記第2半導体チップの第1辺と対向する第2辺が前記第1リード側に向くように夫々の裏面同志を向い合わせ、かつ前記第1半導体チップの第2辺が前記第2半導体チップの第1辺よりも外側に位置し、前記第2半導体チップの第2辺が前記第1半導体チップの第1辺よりも外側に位置するように夫々の位置をずらした状態で積層され、
前記複数の第1リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第1半導体チップの第1辺の外側において前記第2半導体チップの裏面に接着固定され、
前記複数の第2リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第2半導体チップの第1辺の外側において前記第1半導体チップの裏面に接着固定されている。
(5)本発明の半導体装置は、
樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面の第1辺側にこの第1辺に沿って複数の電極が形成された第1半導体チップ及び第2半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺側に配置され、かつ前記第1半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第1リードと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺と対向する第2辺側に配置され、かつ前記第2半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第2リードとを有し、
前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第1辺及び前記第2半導体チップの第1辺と対向する第2辺が前記第1リード側に向くように夫々の裏面同志を向い合わせ、かつ前記第1半導体チップの第1辺が前記第2半導体チップの第2辺よりも外側に位置し、前記第2半導体チップの第1辺が前記第1半導体チップの第2辺よりも外側に位置するように夫々の位置をずらした状態で積層され、
前記複数の第1リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第2半導体チップの第2辺の外側において前記第1半導体チップの裏面に接着固定され、
前記複数の第2リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第1半導体チップの第2辺の外側において前記第2半導体チップの裏面に接着固定されている。
(6)本発明の半導体装置は、
樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面の第1辺側にこの第1辺に沿って複数の電極が形成された第1半導体チップ及び第2半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺側に配置され、かつ前記第1半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第1リードと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺と対向する第2辺側に配置され、かつ前記第2半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第2リードとを有し、
前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第1辺及び前記第2半導体チップの第1辺と対向する第2辺が前記第1リード側に向くように夫々の裏面同志を向い合わせ、かつ前記第1半導体チップの第2辺が前記第2半導体チップの第1辺よりも外側に位置し、前記第2半導体チップの第2辺が前記第1半導体チップの第1辺よりも外側に位置するように夫々の位置をずらした状態で積層され、
前記複数の第1リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第1半導体チップの第1辺の外側において前記第2半導体チップの裏面に接着固定され、
前記複数の第2リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第1半導体チップの表面においてその第2辺側に接着固定されている。
(7)本発明の半導体装置は、
樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面の第1辺側にこの第1辺に沿って複数の電極が形成された第1半導体チップ及び第2半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺側に配置され、かつ前記第1半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第1リードと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺と対向する第2辺側に配置され、かつ前記第2半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第2リードとを有し、
前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第1辺及び前記第2半導体チップの第1辺と対向する第2辺が前記第1リード側に向くように前記第1半導体チップの裏面と前記第2半導体チップの表面とを向い合わせ、かつ前記第1半導体チップの第1辺が前記第2半導体チップの第2辺よりも外側に位置し、前記第2半導体チップの第1辺が前記第1半導体チップの第2辺よりも外側に位置するように夫々の位置をずらした状態で積層され、
前記複数の第1リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第2半導体チップの第2辺の外側において前記第1半導体チップの裏面に接着固定され、
前記複数の第2リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第2半導体チップの第1辺側においてその裏面に接着固定されている。
本参考例では、二方向リード配列構造であるTSOP型の半導体装置に本発明を適用した例について説明する。
(1)半導体チップ4、半導体チップ5の夫々は、半導体チップ4の他方の長辺4A2及び半導体チップ5の一方の長辺5A1がリード10B側に向くように夫々の裏面同志を向い合わせた状態で互いに接着固定され、支持リード8は半導体チップ4の回路形成面4Aに接着固定されている。
第11図は本発明の参考例2である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第12図は第11図のC−C線に沿う断面図であり、第13図は第11図のD−D線に沿う断面図である。
第15図は本発明の参考例3である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第16図は第15図のE−E線に沿う断面図である。
第18図は本発明の参考例4である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第19図は前記半導体装置の断面図である。
(1)一方の支持リード8のチップ固定部は、半導体チップ4の一方の長辺4A1側において接着固定され、他方の支持リード8のチップ固定部は、半導体チップ4の他方の長辺4A2側において接着固定されている。
第30図は本発明の実施形態1である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第31図は前記半導体装置の断面図である。
(1)半導体チップ4、半導体チップ5の夫々は、半導体チップ4の一方の長辺4A1及び半導体チップ5の他方の長辺5A2がリード10A側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ4の他方の長辺4A2が半導体チップ5の一方の長辺5A1よりも外側に位置し、半導体チップ5の他方の長辺5A2が半導体チップ4の一方の長辺4A1よりも外側に位置するように夫々の位置をずらした状態で積層され、複数のリード10Aの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分(第1部分10A1)が半導体チップ4の一方の長辺4A1の外側において半導体チップ5の裏面に接着固定され、複数のリード10Bの夫々は、樹脂封止体12の内部に位置するインナー部の先端部分(第1部分10B1)が半導体チップ5の一方の長辺5A1の外側において半導体チップ4の裏面に接着固定されている。
第33図は本発明の実施形態2である半導体装置の断面図である。
第35図は本発明の実施形態3である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第36図は前記半導体装置の断面図である。
第38図は本発明の実施形態4である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第39図は前記半導体装置の断面図である。
第41図は本発明の参考例5である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第42図は前記半導体装置の断面図である。
第43図は本発明の参考例6である半導体装置の断面図である。
第44図は本発明の参考例7である半導体装置の断面図である。
第45図は本発明の参考例8である半導体装置の断面図である。
第46図は本発明の参考例9である半導体装置の断面図である。
本参考例では、DRAM(Dynamic Random Access Memory)が内蔵された二つの半導体チップを一つの樹脂封止体で封止する半導体装置に本発明を適用した例について説明する。
20,22,24,31,33,34,35…ヒートステージ、21,32…ボンディングツール、23,25…フレーム押さえ部材、23A,24A,34A,35A…窪み、24B,34B,35B…突出部、
30…実装基板、31…配線、
36…モールド金型、36A…上型、36B…下型、37…キャビティ、38…流入ゲート、
39A,39B,39C,39D,39E…カセット治具、
54…タブ、55…接着層、
LF1,LF2,LF3,LF4…リードフレーム。
Claims (13)
- 樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面の第1辺側にこの第1辺に沿って複数の電極が形成された第1半導体チップ及び第2半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺側に配置され、かつ前記第1半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第1リードと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺と対向する第2辺側に配置され、かつ前記第2半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第2リードとを有し、
前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第1辺及び前記第2半導体チップの第1辺と対向する第2辺が前記第1リード側に向くように夫々の裏面同志を向い合わせ、かつ前記第1半導体チップの第2辺が前記第2半導体チップの第1辺よりも外側に位置し、前記第2半導体チップの第2辺が前記第1半導体チップの第1辺よりも外側に位置するように夫々の位置をずらした状態で積層され、
前記複数の第1リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第1半導体チップの第1辺の外側において前記第2半導体チップの裏面に接着固定され、
前記複数の第2リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第2半導体チップの第1辺の外側において前記第1半導体チップの裏面に接着固定されていることを特徴とする半導体装置。 - 樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面の第1辺側にこの第1辺に沿って複数の電極が形成された第1半導体チップ及び第2半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺側に配置され、かつ前記第1半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第1リードと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺と対向する第2辺側に配置され、かつ前記第2半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第2リードとを有し、
前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第1辺及び前記第2半導体チップの第1辺と対向する第2辺が前記第1リード側に向くように夫々の裏面同志を向い合わせ、かつ前記第1半導体チップの第1辺が前記第2半導体チップの第2辺よりも外側に位置し、前記第2半導体チップの第1辺が前記第1半導体チップの第2辺よりも外側に位置するように夫々の位置をずらした状態で積層され、
前記複数の第1リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第2半導体チップの第2辺の外側において前記第1半導体チップの裏面に接着固定され、
前記複数の第2リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第1半導体チップの第2辺の外側において前記第2半導体チップの裏面に接着固定されていることを特徴とする半導体装置。 - 樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面の第1辺側にこの第1辺に沿って複数の電極が形成された第1半導体チップ及び第2半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺側に配置され、かつ前記第1半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第1リードと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺と対向する第2辺側に配置され、かつ前記第2半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第2リードとを有し、
前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第1辺及び前記第2半導体チップの第1辺と対向する第2辺が前記第1リード側に向くように夫々の裏面同志を向い合わせ、かつ前記第1半導体チップの第2辺が前記第2半導体チップの第1辺よりも外側に位置し、前記第2半導体チップの第2辺が前記第1半導体チップの第1辺よりも外側に位置するように夫々の位置をずらした状態で積層され、
前記複数の第1リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第1半導体チップの第1辺の外側において前記第2半導体チップの裏面に接着固定され、
前記複数の第2リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第1半導体チップの表面においてその第2辺側に接着固定されていることを特徴とする半導体装置。 - 請求項1乃至請求項3のうち何れか一項に記載の半導体装置において、
前記第1半導体チップ、第2半導体チップの夫々の裏面は、互いに接していることを特徴とする半導体装置。 - 請求項1乃至請求項3のうち何れか一項に記載の半導体装置において、
前記第1半導体チップ、第2半導体チップの夫々の裏面は、接着層を介在して互いに接着固定されていることを特徴とする半導体装置。 - 請求項1乃至請求項3のうち何れか一項に記載の半導体装置において、
前記ワイヤが接続される第1リードのワイヤ接続面は、前記第1半導体チップの表面よりも前記第2半導体チップ側に位置し、
前記ワイヤが接続される第2リードのワイヤ接続面は、前記第2半導体チップの表面よりも前記第1半導体チップ側に位置していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1リードのインナー部は、前記第2半導体チップの裏面の辺を横切ってその裏面に接着固定される第1部分と、この第1部分から前記第1半導体チップの表面側に折れ曲がる第2部分と、この第2部分から前記第1部分と同一方向に延びる第3部分とを有する構成になっており、
前記第2リードのインナー部は、前記第1半導体チップの裏面の辺を横切ってその裏面に固定される第1部分と、この第1部分から前記第1半導体チップの表面側に折れ曲がる第2部分と、この第2部分から前記第1部分と同一方向に延びる第3部分とを有する構成になっていることを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記第1リードのインナー部は、前記第1半導体チップの裏面の辺を横切ってその裏面に接着固定される第1部分と、この第1部分から前記第1半導体チップの表面側に折れ曲がる第2部分と、この第2部分から前記第1部分と同一方向に延びる第3部分とを有する構成になっており、
前記第2リードのインナー部は、前記第2半導体チップの裏面の辺を横切ってその裏面に固定される第1部分と、この第1部分から前記第1半導体チップの表面側に折れ曲がる第2部分と、この第2部分から前記第1部分と同一方向に延びる第3部分とを有する構成になっていることを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
前記第1リードのインナー部は、前記第2半導体チップの裏面の辺を横切ってその裏面に接着固定される第1部分と、この第1部分から前記第1半導体チップの表面側に折れ曲がる第2部分と、この第2部分から前記第1部分と同一方向に延びる第3部分とを有する構成になっており、
前記第2リードのインナー部は、前記第1半導体チップの第2辺を横切ってその表面に接着固定される第1部分と、この第1部分から前記第1半導体チップの裏面側に折れ曲がる第2部分と、この第2部分から前記第1部分と同一方向に延びる第3部分とを有する構成になっていることを特徴とする半導体装置。 - 樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面の第1辺側にこの第1辺に沿って複数の電極が形成された第1半導体チップ及び第2半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺側に配置され、かつ前記第1半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第1リードと、
前記樹脂封止体の内外に亘って延在し、前記第1半導体チップの第1辺と対向する第2辺側に配置され、かつ前記第2半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第2リードとを有し、
前記第1半導体チップ、第2半導体チップの夫々は、前記第1半導体チップの第1辺及び前記第2半導体チップの第1辺と対向する第2辺が前記第1リード側に向くように前記第1半導体チップの裏面と前記第2半導体チップの表面とを向い合わせ、かつ前記第1半導体チップの第1辺が前記第2半導体チップの第2辺よりも外側に位置し、前記第2半導体チップの第1辺が前記第1半導体チップの第2辺よりも外側に位置するように夫々の位置をずらした状態で積層され、
前記複数の第1リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第2半導体チップの第2辺の外側において前記第1半導体チップの裏面に接着固定され、
前記複数の第2リードの夫々は、前記樹脂封止体の内部に位置するインナー部の先端部分が前記第2半導体チップの第1辺側においてその裏面に接着固定されていることを特徴とする半導体装置。 - 請求項10に記載の半導体装置において、
前記第1半導体チップの裏面と前記第2半導体チップの表面は、互いに接していることを特徴とする半導体装置。 - 請求項10に記載の半導体装置において、
前記第1半導体チップの裏面と前記第2半導体チップの表面は、接着層を介在して互いに接着固定されていることを特徴とする半導体装置。 - 請求項10に記載の半導体装置において、
前記第1リードのインナー部は、前記第1半導体チップの裏面の辺を横切ってその裏面に接着固定される第1部分と、この第1部分から前記第1半導体チップの表面側に折れ曲がる第2部分と、この第2部分から前記第1部分と同一方向に延びる第3部分とを有する構成になっており、
前記第2リードのインナー部は、前記第2半導体チップの裏面の辺を横切ってその裏面に固定される第1部分と、この第1部分から前記第1半導体チップの表面側に折れ曲がる第2部分と、この第2部分から前記第1部分と同一方向に延びる第3部分とを有する構成になっていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004060689A JP3954585B2 (ja) | 1998-10-14 | 2004-03-04 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29169598 | 1998-10-14 | ||
JP9681299 | 1999-04-02 | ||
JP2004060689A JP3954585B2 (ja) | 1998-10-14 | 2004-03-04 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000576494A Division JP3958522B2 (ja) | 1998-10-14 | 1999-09-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004158896A JP2004158896A (ja) | 2004-06-03 |
JP3954585B2 true JP3954585B2 (ja) | 2007-08-08 |
Family
ID=32830391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004060689A Expired - Fee Related JP3954585B2 (ja) | 1998-10-14 | 2004-03-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3954585B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294884A (ja) * | 2006-03-29 | 2007-11-08 | Sanyo Electric Co Ltd | 半導体装置 |
JP5217291B2 (ja) * | 2006-08-04 | 2013-06-19 | 大日本印刷株式会社 | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 |
JP7285412B2 (ja) * | 2019-03-07 | 2023-06-02 | パナソニックIpマネジメント株式会社 | 磁気センサ |
-
2004
- 2004-03-04 JP JP2004060689A patent/JP3954585B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004158896A (ja) | 2004-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3958522B2 (ja) | 半導体装置 | |
JP3813788B2 (ja) | 半導体装置及びその製造方法 | |
JP4195804B2 (ja) | デュアルダイパッケージ | |
US6420783B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP4097403B2 (ja) | 半導体装置 | |
US20050110127A1 (en) | Semiconductor device | |
JP3954585B2 (ja) | 半導体装置 | |
JP3954586B2 (ja) | 半導体装置 | |
JP2000156464A (ja) | 半導体装置の製造方法 | |
JP4750076B2 (ja) | 半導体装置の製造方法 | |
JP3468206B2 (ja) | 半導体装置 | |
JP2007180586A (ja) | 半導体装置 | |
JP3756338B2 (ja) | 半導体装置の製造方法 | |
JP4162758B2 (ja) | 半導体装置の製造方法 | |
JP2001358287A (ja) | 半導体装置 | |
JP4335203B2 (ja) | 半導体装置の製造方法 | |
JP2011210936A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007081127A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH08279575A (ja) | 半導体パッケージ | |
JP2000277559A (ja) | 半導体パッケージ及びその製造方法 | |
JP2001007271A (ja) | 半導体装置及びその製造方法 | |
JPH04184949A (ja) | 半導体装置とその製造方法 | |
JP2001156232A (ja) | 半導体装置の製造方法 | |
JPH08195467A (ja) | リードフレームおよびそれを用いた半導体集積回路装置の製造方法 | |
JP2000357698A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040304 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |