DE10322719A1 - Schaltungsanordnung mit mehreren Chips in einem Gehäuse - Google Patents

Schaltungsanordnung mit mehreren Chips in einem Gehäuse Download PDF

Info

Publication number
DE10322719A1
DE10322719A1 DE10322719A DE10322719A DE10322719A1 DE 10322719 A1 DE10322719 A1 DE 10322719A1 DE 10322719 A DE10322719 A DE 10322719A DE 10322719 A DE10322719 A DE 10322719A DE 10322719 A1 DE10322719 A1 DE 10322719A1
Authority
DE
Germany
Prior art keywords
chip
chips
base
circuit arrangement
base chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10322719A
Other languages
English (en)
Inventor
Ludwig Rossmeier
Josef Höglauer
Jürgen SCHREDL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10322719A priority Critical patent/DE10322719A1/de
Publication of DE10322719A1 publication Critical patent/DE10322719A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft eine Schaltungsanordnung, bei der mehrere ungehäuste integrierte Schaltungschips übereinander in einem gemeinsamen Gehäuse angeordnet sind, wobei wenigstens ein unteres Basischip (1, 1a, 1b) als Träger für wenigstens ein darüber montiertes Topchip (2, 2a, 2b, 3) dient und das wenigstens eine Topchip (2, 2a, 2b, 3) auf das oder die Basischips (1, 1a, 1b) so montiert ist, dass das oder die Basischips (1, 1a, 1b) das wenigstens eine Topchip (2, 2a, 2b, 3) nicht vollständig unterstützt bzw. unterstützen.

Description

  • Die Erfindung betrifft eine Schaltungsanordnung, bei der mehrere ungehäuste integrierte Schaltungschips übereinander in einem gemeinsamen Gehäuse angeordnet sind, wobei wenigstens ein unteres Basischip als Träger für wenigstens ein darüber montiertes Topchip dient sowie ein Verfahren zur Herstellung einer derartigen Schaltungsanordnung.
  • Neben der Möglichkeit, die Chips nebeneinander zu montieren entweder auf einem Träger (Leadframe) oder auf mehreren Trägern in einem Gehäuse gibt es die so genannte "Chip-on-Chip"-Montage.
  • Die beiliegende 5 veranschaulicht anhand einer schematischen Aufsicht eine bis heute übliche "Chip-on-Chip"-Schaltungsanordnung, bei der ein gestrichelt gezeichnetes Topchip auf einem in ausgezogener Linie gezeichneten als Trägerchip dienenden Basischip montiert ist. Der Nachteil bei dieser bis heute üblichen "Chip-on-Chip"-Montage ist, dass das Topchip immer deutlich kleiner sein muss als das Basischip, da letzteres die mechanische Stabilität des darüber liegenden Topchips und der zu diesem führenden Verbindungsdrähte sicherstellen muss.
    •
  • Aufgabe der Erfindung ist es, eine verbesserte und kostengünstigere Schaltungsanordnung der gattungsgemäßen Art sowie ein dafür geeignetes Herstellungsverfahren zu ermöglichen, bei der die Größe des oder der Topchips nicht mehr durch die Größe des oder der Basischips und der Bondungen auf diesem eingeschränkt ist.
  • Diese Aufgabe wird anspruchsgemäß gelöst.
  • Gemäß einem wesentlichen Aspekt der Erfindung ist eine die obige Aufgabe lösende gattungsgemäße Schaltungsanordnung dadurch gekennzeichnet, dass wenigstens ein Topchip auf das oder die Basischips so montiert ist, dass das oder die Basischips das wenigstens eine Topchip nicht vollständig unterstützt bzw. unterstützen.
  • Die erfindungsgemäße Lösung zeichnet sich demnach dadurch aus, dass von dem obigen im Stand der Technik herrschenden Paradigma abgewichen wird, dass das Topchip immer deutlich kleiner sein muss als das Basischip.
  • Das Topchip kann so auf das oder die Basischip (s) montiert werden, dass das Basischip das Topchip nicht vollständig unterstützt. Nach dem Spritzguss der Pressmasse ("molden") ist das Topchip in die Pressmasse eingegossen und erhält so auch ohne Basischip eine ausreichende Stabilität.
  • Bei manchen Schaltungsanordnungen muss darauf geachtet werden, dass das Bonden der Drähte vor dem Spritzguss der Pressmasse auf den Stellen des Topchips erfolgt, die eine Unterstützung durch das Basischip haben.
  • Bei einer erfindungsgemäßen Schaltungsanordnung kann, wenn zum Beispiel zwei Basischips als Trägerchips vorgesehen sind, das darüber montierte Topchip größer sein als jedes Basischip.
  • Das der erfindungsgemäßen Schaltungsanordnung zugrunde liegende Prinzip kann über mehrere Lagen von Topchips angewendet werden und auch in Kombination mit der üblichen Montage innerhalb des Basis-/Topchips. Dabei ist die Art der elektrischen und mechanischen Verbindung der Chips untereinander (Löten, leitend/isoliert, Kleben, ball grids, usw.) sowie die Position der Chipoberfläche zum Substrat ("normal" oder "Flipchip"-Anordnung) unerheblich. Die Art der Unterfüllung des/der Topchips kann weggelassen oder geeignet gewählt werden, wird aber in der Regel mit der Pressmasse ausgeführt.
  • Die obigen und weitere vorteilhafte Merkmale werden in der nachstehenden Beschreibung mehrerer Ausführungsbeispiele einer erfindungsgemäßen Schaltungsanordnung und eines Herstellungsverfahrens Bezug nehmend auf die Zeichnung näher beschrieben.
    •
  • Die Zeichnungsfiguren zeigen im Einzelnen:
  • 1A–1E schematische Aufsichten auf unterschiedliche Ausführungsbeispiele einer erfindungsgemäßen Schaltungsanordnung aus Basis- und Topchips;
  • 2 eine schematische Schnittansicht eines Ausführungsbeispiels etwa gemäß 1A, wobei die Leitungsverbindungen des Topchips innerhalb der Pressmasse ersichtlich sind;
  • 3 eine schematische Aufsicht auf ein Ausführungsbeispiel ähnlich 1B, wobei detailliert Verbindungsleitungen zwischen Topchip, den Basischips und einem äußeren Leadframe ersichtlich sind;
  • 4 eine schematische Aufsicht auf ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung ähnlich 1A, bei dem ebenfalls die Lei tungsverbindungen zwischen dem Topchip, dem Basischip und einem äußeren Leadframe gezeigt sind und
  • 5 die bereits besprochene dem Stand der Technik zugehörende Chip-on-Chip-Schaltungsanordnung.
  • Bei allen in den 1A–1E, 2, 3 und 4 gezeigten Ausführungsbeispielen ist bzw. sind ein oder mehrere Topchip s) so auf ein oder mehrere Basischip (s) montiert, dass der Basischip den Topchip nicht vollständig unterstützt. So zeigt 1A eine erfindungsgemäße Chip-on-Chip-Schaltungsanordnung mit einem Basischip 1 (in ausgezogener Linie gezeichnet) und einem in gestrichelter Linie gezeichneten Topchip 2, von dem zwei Seitenkanten über den Rand des darunter liegenden Basischips 1 überstehen. 1B zeigt eine erfindungsgemäße Chip-on-Chip-Schaltungsanordnung mit zwei in ausgezogener Linie gezeichneten Basischips 1a und 1b, die ein darüber liegendes, in gestrichelter Linie gezeichnetes Topchip 2 nicht vollständig unterstützen.
  • 1C zeigt eine Variante der Chip-on-Chip-Schaltungsanordnung gemäß 1A, bei der zwei einander gegenüberliegende Seiten eines Topchips 2 über die Seitenränder eines Basischips 1 überstehen.
  • 1D zeigt eine Chip-on-Chip-Schaltungsanordnung gemäß der Erfindung mit einem Basischip 1, einem darüber in der in 1A gezeigten Anordnung montierten Topchip 2 und einem über dem Topchip 2 montierten Top-Top-Chip 3, welches sowohl über den Rand des darunter liegenden Topchips 2 als auch über den Rand des Basischips 1 übersteht. 1E schließlich zeigt ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Chip-on-Chip-Schaltungsanordnung, bei der zwei Topchips 2a und 2b so über einem Basischip 1 montiert sind, dass sie jeweils mit einer Seite den Rand des Basischips 1 überragen, und über den beiden Topchips 2a und 2b ist ein Top-Top-Chip 3 so montiert, dass es nicht vollständig von den darunter liegenden Topchips 2a und 2b unterstützt wird.
  • In 2, die eine schematische Schnittansicht durch eine Chip-on-Chip-Schaltungsanordnung ähnlich 1A zeigt, ist deutlich zu erkennen, dass eine mit 13 bezeichnete isolieren de Pressmasse nicht nur das Basischip 1 und das Topchip 2 sondern auch die Bonddrähte 11 von einem Leadframe 10 zum Basischip 1 und zum Topchip 2 sowie deren Bondierungspunkte 12 einhüllt und nach dem Aushärten die mechanische Stabilität des über dem Basischip 1 montierten Topchips 2 sicherstellt. Dabei muss darauf geachtet werden, dass das Bonden der Bonddrähte 11 vor dem Spritzguss der Pressmasse 13 auf den entsprechenden Stellen 12 des Topchips 2 erfolgt, die eine Unterstützung durch das Basischip 1 haben.
  • 3 zeigt in schematischer Aufsicht eine erfindungsgemäße Chip-on-Chip-Schaltungsanordnung ähnlich 1B, bei der ein Topchip 2 über zwei Basischips 1a und 1b montiert ist. Besonders zu erkennen sind die durch Bondverbindungen verbundenen Leitungsdrähte 11 von den Basischips 1a, 1b zu dem Topchip 2 sowie von den Basischips 1a, 1b und dem Topchip 2 zu Kontaktstellen 20–24 eines Leadframes 10. Die Kontaktstellen 20 und 21 sind zum Beispiel Masse und Versorgungsspannungskontakte.
  • In derselben Darstellungsform wie 3 ist in 4 eine der Anordnung der 1A ähnliche Chip-on-Chip-Schaltungsanordnung gemäß der Erfindung dargestellt und zwar auch hier mit jeweiligen Verbindungsleitungen 11 jeweils zwischen dem Basischip 1 und dem Topchip 2 sowie zwischen dem Basischip 1, dem Topchip 2 und Kontaktstellen 20–24 eines äußeren Leadframes 10.
  • Die 1A–1E und 2–4 zeigen einige Ausführungsbeispiele einer Chip-on-Chip-Schaltungsanordnung gemäß der Erfindung. Es sind Ausführungsformen mit einer beliebigen Kombination der Anzahl der Basischips und der Anzahl der Topchips möglich. Wie bereits erläutert, kann das Prinzip über mehrere Lagen von Topchips angewendet werden und auch in Kombination mit der bisher üblichen Montage vollständig innerhalb des Basis-/Top-Chips. Die oben anhand der 2, 3 und 4 erläu terte Art der elektrischen und mechanischen Verbindung der Chips untereinander sowie die Position der Chipoberfläche zum Substrat ist lediglich beispielhaft und soll die Erfindung nicht einschränken.
  • In der obigen Beschreibung wurde zur Unterfüllung des/der Topchips eine durch Spritzguss eingebrachte isolierende Pressmasse (vgl. 13 in 2) beschrieben. Statt einer Pressmasse kann eine andere Art der Unterfüllung des oder der Topchips geeignet gewählt werden.
  • Im Rahmen der beiliegenden Patentansprüche werden dem Fachmann verschiedene Modifikationen und Ausführungsformen deutlich. Somit sollen die obige Beschreibung und die in der Zeichnung dargestellten Ausführungsbeispiele lediglich der Erläuterung und nicht der Einschränkung der Erfindung dienen, die lediglich durch die in den beiliegenden Patentansprüchen spezifizierten Merkmale beschränkt ist.
    • 1, 1a, 1b
    Basischips
    2, 2a, 2b, 3
    Topchips
    10
    Leadframe
    11
    Verbindungsleitungen
    12
    Bondierpunkte
    13
    Pressmasse
    20–24
    Kontaktstellen des Leadframes 10

Claims (10)

  1. Schaltungsanordnung, bei der mehrere ungehäuste integrierte Schaltungschips übereinander in einem gemeinsamen Gehäuse angeordnet sind, wobei wenigstens ein unteres Basischip (1, 1a, 1b) als Träger für wenigstens ein darüber montiertes Topchip (2, 2a, 2b, 3) dient, dadurch gekennzeichnet, dass das wenigstens eine Topchip (2, 2a, 2b, 3) auf das oder die Basischips (1, 1a, 1b) so montiert ist, dass das oder die Basischips (1, 1a, 1b) das wenigstens eine Topchip (2, 2a, 2b, 3) nicht vollständig unterstützt bzw. unterstützen.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Position jedes Topchips (2, 2a, 2b, 3) über dem jeweils darunter liegenden Basischip (1, 1a, 1b) so gewählt ist, dass Verbindungsdrähte (11) vom/zum Topchip (2, 2a, 2b, 3) dort innerhalb der vom Basischip (1, 1a, 1b) unterstützten Fläche gebondet sind.
  3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Chips durch eine isolierende Pressmasse (13) vergossen sind, welche die Verbindungsdrähte (11) vom/zum Topchip (2, 2a, 2b, 3) einschließt.
  4. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Größen von Basischips (1, 1a, 1b) und Topchips (2, 2a, 2b, 3) jeweils unterschiedlich sein können.
  5. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass bei einer Anordnung mit zwei Basischips (1a, 1b) das darüber montierte Topchip (2) größer sein kann als jedes Basischip (1a, 1b).
  6. Verfahren zur Herstellung einer Schaltungsanordnung, wobei mehrere ungehäuste integrierte Schaltungschips übereinander in einem gemeinsamen Gehäuse angeordnet werden und wenigstens ein unteres Basischip (1, 1a, 1b) als Trägerchip für wenigstens ein darüber montiertes Topchip (2, 2a, 2b, 3) verwendet wird, dadurch gekennzeichnet, dass das wenigstens eine Topchip (2, 2a, 2b, 3) auf das oder die Basischips (1, 1a, 1b) so montiert wird, dass das oder die Basischips (1, 1a, 1b) das wenigstens eine Topchip (2, 2a, 2b, 3) nicht vollständig unterstützt bzw. unterstützen.
  7. Herstellungsverfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Position jedes Topchips (2, 2a, 2b, 3) über dem jeweils darunter liegenden Basischip (1, 1a, 1b) so gewählt wird, dass Verbindungsdrähte (11) vom/zum Topchip (2, 2a, 2b, 3) dort innerhalb der vom Basischip (1, 1a, 1b) unterstützten Fläche gebondet werden.
  8. Herstellungsverfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Chips durch eine isolierende Pressmasse (13) vergossen werden, die die Verbindungsdrähte (11) vom/zum Topchip (2, 2a, 2b, 3) einschließt.
  9. Herstellungsverfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die Größen von Basischips (1, 1a, 1b) und Topchips (2, 2a, 2b, 3) jeweils unterschiedlich gewählt sein können.
  10. Herstellungsverfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass bei einer Anordnung mit zwei Basischips (1a, 1b) das darüber montierte Topchip (2) größer sein kann als jedes Basischip (1a, 1b).
DE10322719A 2003-05-20 2003-05-20 Schaltungsanordnung mit mehreren Chips in einem Gehäuse Ceased DE10322719A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10322719A DE10322719A1 (de) 2003-05-20 2003-05-20 Schaltungsanordnung mit mehreren Chips in einem Gehäuse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10322719A DE10322719A1 (de) 2003-05-20 2003-05-20 Schaltungsanordnung mit mehreren Chips in einem Gehäuse

Publications (1)

Publication Number Publication Date
DE10322719A1 true DE10322719A1 (de) 2005-01-05

Family

ID=33494740

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10322719A Ceased DE10322719A1 (de) 2003-05-20 2003-05-20 Schaltungsanordnung mit mehreren Chips in einem Gehäuse

Country Status (1)

Country Link
DE (1) DE10322719A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154693A (ja) * 1997-07-29 1999-02-26 Sanyo Electric Co Ltd 半導体装置
JP2000260936A (ja) * 1999-03-11 2000-09-22 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001196526A (ja) * 2000-01-06 2001-07-19 Seiko Epson Corp マルチベアチップ実装体、マルチチップパッケージ、半導体装置、ならびに電子機器
JP2001298150A (ja) * 2000-04-14 2001-10-26 Hitachi Ltd 半導体装置及びその製造方法
JP2001358287A (ja) * 2000-06-14 2001-12-26 Matsushita Electric Ind Co Ltd 半導体装置
JP2002217356A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154693A (ja) * 1997-07-29 1999-02-26 Sanyo Electric Co Ltd 半導体装置
JP2000260936A (ja) * 1999-03-11 2000-09-22 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001196526A (ja) * 2000-01-06 2001-07-19 Seiko Epson Corp マルチベアチップ実装体、マルチチップパッケージ、半導体装置、ならびに電子機器
JP2001298150A (ja) * 2000-04-14 2001-10-26 Hitachi Ltd 半導体装置及びその製造方法
JP2001358287A (ja) * 2000-06-14 2001-12-26 Matsushita Electric Ind Co Ltd 半導体装置
JP2002217356A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE10157280A1 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
DE10257707A1 (de) Verfahren zum Herstellen eines gestapelten Chip-Paketes
DE3913221A1 (de) Halbleiteranordnung
DE10251530B4 (de) Stapelanordnung eines Speichermoduls
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
WO2001006562A1 (de) Tsop-speicherchipgehäuseanordnung
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
EP1649412A1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10255289A1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips in paralleler Anordnung und Verfahren zu dessen Herstellung
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10158563C1 (de) Verfahren zur Herstellung eines Bauelementmoduls
DE102007050433A1 (de) Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE10322719A1 (de) Schaltungsanordnung mit mehreren Chips in einem Gehäuse
DE3614087A1 (de) Vorrichtung und verfahren zur verbesserten verkapselung von halbleitervorrichtungen
WO2007014800A1 (de) Chipmodul zum einbau in sensorchipkarten für fluidische anwendungen sowie verfahren zur herstellung eines derartigen chipmoduls
DE10047135B4 (de) Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection