CN117976638A - 一种芯片封装结构 - Google Patents
一种芯片封装结构 Download PDFInfo
- Publication number
- CN117976638A CN117976638A CN202410129466.5A CN202410129466A CN117976638A CN 117976638 A CN117976638 A CN 117976638A CN 202410129466 A CN202410129466 A CN 202410129466A CN 117976638 A CN117976638 A CN 117976638A
- Authority
- CN
- China
- Prior art keywords
- sub
- connection portion
- connecting part
- chip
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 16
- 238000003466 welding Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005476 soldering Methods 0.000 claims description 25
- 238000005452 bending Methods 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 238000009434 installation Methods 0.000 abstract description 3
- 238000005538 encapsulation Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明公开了一种芯片封装结构,封装芯片包括相对设置的第一表面和第二表面以及相对设置的第一侧面和第二侧面,第一侧面和第二侧面连接第一表面和第二表面;第一管脚包括第一焊接部,第二管脚包括第二焊接部,第一焊接部和第二焊接部在第二方向的间距小于封装芯片的宽度,基板的表面设置有多个第一管脚焊盘和多个第二管脚焊盘,第一焊接部一一对应焊接于第一管脚焊盘,第二焊接部一一对应焊接于第二管脚焊盘。本发明实施例提供的技术方案,减小了基板上的管脚焊盘所占的安装空间。
Description
技术领域
本发明实施例涉及半导体封装技术领域,尤其涉及一种芯片封装结构。
背景技术
传统封装芯片的外形大部分在封装芯片的两侧、四侧,或者底部引出脚位,然而传统封装产品与基板结合的时候,尤其对于封装芯片的外形在封装芯片的两侧或者四侧引出脚位,用于支撑封装芯片的基板的管脚焊盘需要和封装芯片的管脚对应,位于两个相对侧面的管脚之间的间距大于封装芯片两个相对侧面的宽度,因此,基板上的管脚焊盘所占的安装空间比较大。
发明内容
本发明实施例提供了一种芯片封装结构,以减小基板上的管脚焊盘所占的安装空间。
第一方面,本发明实施例提供了一种芯片封装结构,包括:封装芯片,封装芯片包括相对设置的第一表面和第二表面以及相对设置的第一侧面和第二侧面,第一侧面连接第一表面和第二表面,第二侧面连接第一表面和第二表面;
封装芯片包括多个在第一方向间隔排列的第一管脚和多个在第一方向间隔排列的第二管脚,第一管脚和第二管脚在第二方向一一对应间隔排列,第一方向和第二方向垂直设置,第一侧面垂直指向第二侧面的方向为第二方向;
第一管脚包括第一焊接部,第二管脚包括第二焊接部,第一焊接部和第二焊接部在第二方向的间距小于封装芯片的宽度,封装芯片的宽度为第一侧面和第二侧面在第二方向的间距,第一焊接部和第二焊接部位于封装芯片的同一表面侧;
基板,基板的表面设置有多个第一管脚焊盘和多个第二管脚焊盘,第一焊接部一一对应焊接于第一管脚焊盘,第二焊接部一一对应焊接于第二管脚焊盘。
可选的,第一管脚还包括第一连接部,第一连接部从第一侧面经过弯折与第一焊接部连接。
可选的,第二管脚还包括第二连接部,第二连接部从第二侧面经过弯折与第二焊接部连接。
可选的,第一连接部包括第一子连接部、第二子连接部和第三子连接部;
第一子连接部的第一端与第一侧面连接;
第二子连接部的第一端与第一子连接部的第二端连接,且第二子连接部和第一子连接部垂直设置;
第三子连接部的第一端与第二子连接部的第二端连接,且第三子连接部与第二子连接部垂直设置;
第三子连接部的第二端与第一焊接部连接。
可选的,第一焊接部和第三子连接部垂直设置。
可选的,第二连接部包括第四子连接部、第五子连接部和第六子连接部;
第四子连接部的第一端与第二侧面连接;
第五子连接部的第一端与第四子连接部的第二端连接,且第五子连接部和第四子连接部垂直设置;
第六子连接部的第一端与第五子连接部的第二端连接,且第六子连接部与第五子连接部垂直设置;
第六子连接部的第二端与第二焊接部连接。
可选的,第二焊接部和第六子连接部垂直设置。
可选的,封装芯片包括塑封体和多个芯片,多个芯片位于塑封体内。
可选的,多个芯片位于封装芯片的第一表面侧;第一焊接部和第二焊接部位于封装芯片的第二表面侧;
或者,多个芯片位于封装芯片的第二表面侧;第一焊接部和第二焊接部位于封装芯片的第一表面侧。
可选的,基板为印制电路板。
本发明实施例第一焊接部和第二焊接部在第二方向的间距小于封装芯片的宽度,使得对应设置的第一管脚焊盘和第二管脚焊盘在第二方向的宽度小于封装芯片的宽度,减小了基板上的管脚焊盘所占的安装空间。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种芯片封装结构的剖面图;
图2是本发明实施例提供的一种芯片封装结构的俯视图;
图3是本发明实施例提供的一种基板结构的俯视图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1是本发明实施例提供的一种芯片封装结构的剖面图。图2是本发明实施例提供的一种芯片封装结构的俯视图。图3是本发明实施例提供的一种基板结构的俯视图。参见图1,该芯片封装结构包括:封装芯片1,封装芯片1包括相对设置的第一表面和第二表面以及相对设置的第一侧面和第二侧面,第一侧面连接第一表面和第二表面,第二侧面连接第一表面和第二表面;封装芯片1包括多个在第一方向间隔排列的第一管脚2和多个在第一方向间隔排列的第二管脚3,第一管脚2和第二管脚3在第二方向一一对应间隔排列,第一方向和第二方向垂直设置,第一侧面垂直指向第二侧面的方向为第二方向;第一管脚2包括第一焊接部21,第二管脚3包括第二焊接部31,第一焊接部21和第二焊接部31在第二方向的间距小于封装芯片的宽度L,封装芯片1的宽度为第一侧面和第二侧面在第二方向的间距,第一焊接部21和第二焊接部31位于封装芯片1的同一表面侧;基板5,基板5的表面设置有多个第一管脚焊盘50和多个第二管脚焊盘51,第一焊接部21一一对应焊接于第一管脚焊盘50,第二焊接部31一一对应焊接于第二管脚焊盘51。
其中,封装芯片1通过第一管脚2中的第一焊接部21和第二管脚3中的第二焊接部31与基板5进行连接。参见图2,Y方向为第一方向,X方向为第二方向。参见图1,L代表封装芯片1的宽度。参见图3,在基板5的表面的第一方向上设置有多个第一管脚焊盘50和多个第二管脚焊盘51,第一管脚焊盘50和第二管脚焊盘51在第二方向一一对应间隔排列。
在本发明实施例提供的技术方案中,封装芯片1包括多个在第一方向间隔排列的第一管脚2和多个在第一方向间隔排列的第二管脚3,第一管脚2和第二管脚3在第二方向一一对应间隔排列,第一管脚2包括第一焊接部21,第二管脚3包括第二焊接部31,第一焊接部21和第二焊接部31在第二方向的间距小于封装芯片1的宽度,并且基板5的表面设置有多个第一管脚2焊盘和多个第二管脚3焊盘,第一焊接部21一一对应焊接于第一管脚2焊盘,第二焊接部31一一对应焊接于第二管脚3焊盘。本发明实施例第一焊接部21和第二焊接部31在第二方向的间距小于封装芯片的宽度L,使得对应设置的第一管脚焊盘50和第二管脚焊盘51在第二方向的宽度小于封装芯片的宽度L,减小了基板上的管脚焊盘所占的安装空间。
可选的,基板5为印制电路板。具体的,印制电路板上设置有连接电路,可以用于传输封装芯片1的电信号。
继续参见图1,可选的,在上述实施例的基础上,第一管脚2还包括第一连接部20,第一连接部20从第一侧面经过弯折与第一焊接部21连接。
其中,第一连接部将封装芯片1与第一焊接部21进行连接。第一连接部20从第一侧面经过弯折与第一焊接部21连接,这样的结构设计以使第一焊接部21与第二焊接部31的在第二方向上间距小于封装新芯片1的宽度L,可以减小基板5上的管脚焊盘所占的安装空间。
继续参见图1,可选的,在上述实施例的基础上,第二管脚3还包括第二连接部30,第二连接部30从第二侧面经过弯折与第二焊接部31连接。
其中,第二连接部30将封装芯片1与第二焊接部31进行连接。第二连接部30从第二侧面经过弯折与第二焊接部31连接,这样的结构设计以使第二焊接部31与第一焊接部21的在第二方向上间距小于封装新芯片1的宽度L,可以减少基板5上的管脚焊盘所占的安装空间。
继续参见图1,可选的,在上述各实施例的基础上,第一连接部20包括第一子连接部201、第二子连接部202和第三子连接部203;第一子连接部201的第一端与第一侧面连接;第二子连接部202的第一端与第一子连接部201的第二端连接,且第二子连接部202和第一子连接部201垂直设置;第三子连接部203的第一端与第二子连接部202的第二端连接,且第三子连接部203与第二子连接部202垂直设置;第三子连接部203的第二端与第一焊接部21连接。
具体的,第一子连接部201与封装芯片1的第一侧面连接,第三子连接部203与第一焊接部21连接,第二子连接部202将第一子连接部201与第三子连接部203进行连接,以实现第一连接部20从第一侧面经过弯折与第一焊接部21连接。
继续参见图1,可选的,在上述实施例的基础上,第一焊接部21和第三子连接部203垂直设置。
继续参见图1,可选的,在上述实施例的基础上,第二连接部30包括第四子连接部301、第五子连接部302和第六子连接部303;第四子连接部301的第一端与第二侧面连接;第五子连接部3021的第一端与第四子连接部301的第二端连接,且第五子连接部302和第四子连接部301垂直设置;第六子连接部303的第一端与第五子连接部302的第二端连接,且第六子连接部303与第五子连接部302垂直设置;第六子连接部303的第二端与第二焊接部31连接。
具体的,第四子连接部301与封装芯片1的第二侧面进行连接,第六子连接部303与第二焊接部31进行连接,第五子连接部302将第四子连接部301与第六子连接部303进行连接,以实现第二连接部30从第二侧面经过弯折与第二焊接部31连接。
继续参见图1,可选的,在上述实施例的基础上,第二焊接部31和第六子连接部303垂直设置。
另外,在传统封装产品中采用单管并联的方案与基板焊接,增加传统封装产品的封装体积和基板的安装空间。
继续参见图1,可选的,在上述各实施例的基础上,封装芯片1包括塑封体4和多个芯片6,多个芯片6位于塑封体4内。
在本发明实施例中,通过将多个芯片6设置在塑封体4内,增加了封装芯片1的集成度,减少了基板5的安装空间,从而减少了芯片封装结构的封装体积。
继续参见图1,可选的,在上述实施例的基础上,多个芯片6位于封装芯片1的第一表面侧;第一焊接部21和第二焊接部31位于封装芯片1的第二表面侧;或者,多个芯片6位于封装芯片1的第二表面侧;第一焊接部21和第二焊接部31位于封装芯片1的第一表面侧。
具体的,将芯片6和用于与基板5进行安装的第一焊接部21和第二焊接部31位于封装芯片1的不同表面,可以避免封装芯片1和基板5安装过程中,对于芯片6性能的影响。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。
Claims (10)
1.一种芯片封装结构,其特征在于,包括:
封装芯片,所述封装芯片包括相对设置的第一表面和第二表面以及相对设置的第一侧面和第二侧面,所述第一侧面连接所述第一表面和所述第二表面,所述第二侧面连接所述第一表面和所述第二表面;
所述封装芯片包括多个在第一方向间隔排列的第一管脚和多个在第一方向间隔排列的第二管脚,所述第一管脚和所述第二管脚在第二方向一一对应间隔排列,所述第一方向和所述第二方向垂直设置,所述第一侧面垂直指向所述第二侧面的方向为所述第二方向;
所述第一管脚包括第一焊接部,所述第二管脚包括第二焊接部,所述第一焊接部和所述第二焊接部在第二方向的间距小于所述封装芯片的宽度,所述封装芯片的宽度为所述第一侧面和所述第二侧面在所述第二方向的间距,所述第一焊接部和所述第二焊接部位于所述封装芯片的同一表面侧;
基板,所述基板的表面设置有多个第一管脚焊盘和多个第二管脚焊盘,所述第一焊接部一一对应焊接于所述第一管脚焊盘,所述第二焊接部一一对应焊接于所述第二管脚焊盘。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述第一管脚还包括第一连接部,所述第一连接部从所述第一侧面经过弯折与所述第一焊接部连接。
3.根据权利要求1所述的芯片封装结构,其特征在于,所述第二管脚还包括第二连接部,所述第二连接部从所述第二侧面经过弯折与所述第二焊接部连接。
4.根据权利要求2所述的芯片封装结构,其特征在于,所述第一连接部包括第一子连接部、第二子连接部和第三子连接部;
所述第一子连接部的第一端与所述第一侧面连接;
所述第二子连接部的第一端与所述第一子连接部的第二端连接,且所述第二子连接部和所述第一子连接部垂直设置;
所述第三子连接部的第一端与所述第二子连接部的第二端连接,且所述第三子连接部与所述第二子连接部垂直设置;
所述第三子连接部的第二端与所述第一焊接部连接。
5.根据权利要求4所述的芯片封装结构,其特征在于,所述第一焊接部和所述第三子连接部垂直设置。
6.根据权利要求3所述的芯片封装结构,其特征在于,所述第二连接部包括第四子连接部、第五子连接部和第六子连接部;
所述第四子连接部的第一端与所述第二侧面连接;
所述第五子连接部的第一端与所述第四子连接部的第二端连接,且所述第五子连接部和所述第四子连接部垂直设置;
所述第六子连接部的第一端与所述第五子连接部的第二端连接,且所述第六子连接部与所述第五子连接部垂直设置;
所述第六子连接部的第二端与所述第二焊接部连接。
7.根据权利要求6所述的芯片封装结构,其特征在于,所述第二焊接部和所述第六子连接部垂直设置。
8.根据权利要求1所述的芯片封装结构,其特征在于,所述封装芯片包括塑封体和多个芯片,多个所述芯片位于所述塑封体内。
9.根据权利要求8所述的芯片封装结构,其特征在于,多个芯片位于所述封装芯片的第一表面侧;所述第一焊接部和所述第二焊接部位于所述封装芯片的第二表面侧;
或者,多个芯片位于所述封装芯片的第二表面侧;所述第一焊接部和所述第二焊接部位于所述封装芯片的第一表面侧。
10.根据权利要求1所述的芯片封装结构,其特征在于,所述基板为印制电路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410129466.5A CN117976638A (zh) | 2024-01-30 | 2024-01-30 | 一种芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410129466.5A CN117976638A (zh) | 2024-01-30 | 2024-01-30 | 一种芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117976638A true CN117976638A (zh) | 2024-05-03 |
Family
ID=90854935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410129466.5A Pending CN117976638A (zh) | 2024-01-30 | 2024-01-30 | 一种芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117976638A (zh) |
-
2024
- 2024-01-30 CN CN202410129466.5A patent/CN117976638A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7400032B2 (en) | Module assembly for stacked BGA packages | |
EP0862217A2 (en) | Semiconductor device and semiconductor multi-chip module | |
US8410618B2 (en) | Microelectronic assembly with joined bond elements having lowered inductance | |
US20050127494A1 (en) | Semiconductor package | |
JPH07335783A (ja) | 半導体装置及び半導体装置ユニット | |
EP0408779B1 (en) | High density semiconductor memory module | |
US10373894B2 (en) | Package structure and the method to fabricate thereof | |
JP2002510148A (ja) | 複数の基板層と少なくとも1つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
US5233131A (en) | Integrated circuit die-to-leadframe interconnect assembly system | |
CN117976638A (zh) | 一种芯片封装结构 | |
US6565008B2 (en) | Module card and a method for manufacturing the same | |
JP2007535821A (ja) | 集積回路チップの単列ボンディングパッド構成 | |
US20110147928A1 (en) | Microelectronic assembly with bond elements having lowered inductance | |
JP2006196597A (ja) | 電子装置およびその製造方法 | |
US20030234434A1 (en) | Semiconductor device | |
US20230260879A1 (en) | Three-dimensional functional integration | |
KR100195511B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
KR100525452B1 (ko) | 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판 | |
KR100235495B1 (ko) | 반도체 장치 | |
KR20000040734A (ko) | 적층형 마이크로 비지에이 패키지 | |
JPH038366A (ja) | 半導体装置用パッケージ | |
KR100623015B1 (ko) | 스택 패키지 및 그 제조방법 | |
KR0123425B1 (ko) | 절단된 외부 리드를 갖는 반도체 패키지 및 그 실장방법 | |
JP2925376B2 (ja) | 回路基板 | |
JPS63147354A (ja) | 半導体集積回路用パツケ−ジ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |