JP2003163227A - 基板，ハイブリッド集積回路，通信装置並びに基板の製造方法及び基板の実装方法 - Google Patents
基板，ハイブリッド集積回路，通信装置並びに基板の製造方法及び基板の実装方法Info
- Publication number
- JP2003163227A JP2003163227A JP2001361020A JP2001361020A JP2003163227A JP 2003163227 A JP2003163227 A JP 2003163227A JP 2001361020 A JP2001361020 A JP 2001361020A JP 2001361020 A JP2001361020 A JP 2001361020A JP 2003163227 A JP2003163227 A JP 2003163227A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- back surface
- wafer
- brazing material
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】基板の製造過程で、基板裏面導体部の金バリ除
去に要する組立工数削減に加え、金バリの発生を抑制す
る。 【解決手段】ウエハーの切断工程前に基板１の裏面の導
体５にロウ材６として金すず合金をめっき付着させる。
加熱した金属ヘッダー３上に基板１を搭載することによ
り、切断バリ７を溶解させる。
去に要する組立工数削減に加え、金バリの発生を抑制す
る。 【解決手段】ウエハーの切断工程前に基板１の裏面の導
体５にロウ材６として金すず合金をめっき付着させる。
加熱した金属ヘッダー３上に基板１を搭載することによ
り、切断バリ７を溶解させる。
Description
【０００１】
【発明の属する技術分野】本発明は、基板とこれを用い
たハイブリッド集積回路と通信装置並びに基板の製造方
法及び基板の実装方法に関する。
たハイブリッド集積回路と通信装置並びに基板の製造方
法及び基板の実装方法に関する。
【０００２】
【従来の技術】従来、ハイブリットＩＣの実装工程は、
金すず合金に代表されるロウ材を加熱した金属ヘッダー
上に溶解させた後、その上に基板を実装していた。この
種の基板裏面の導体部には、ウエハーから切り出す切断
時の金バリが発生し、平面性に欠ける。つまり切断時そ
の端部がひらひらとして残り、組立時には固着面に対す
る傾きが発生していた。これにより、基板上に電子部品
を搭載するフリップチップボンディングにおいて、電子
部品の割れを誘発していた。この割れを防止するため、
基板裏面の金バリをデザインナイフにて除去している。
金すず合金に代表されるロウ材を加熱した金属ヘッダー
上に溶解させた後、その上に基板を実装していた。この
種の基板裏面の導体部には、ウエハーから切り出す切断
時の金バリが発生し、平面性に欠ける。つまり切断時そ
の端部がひらひらとして残り、組立時には固着面に対す
る傾きが発生していた。これにより、基板上に電子部品
を搭載するフリップチップボンディングにおいて、電子
部品の割れを誘発していた。この割れを防止するため、
基板裏面の金バリをデザインナイフにて除去している。
【０００３】
【発明が解決しようとする課題】上述した従来の基板で
は、切断時に基板裏面の導体部に発生する金バリを除去
しなければならないので、組立時の工数増大の要因とな
っていた。また、金バリ除去に掛かる組立工数に加え、
基板裏面の金バリ発生そのものを抑制することが必要で
ある。
は、切断時に基板裏面の導体部に発生する金バリを除去
しなければならないので、組立時の工数増大の要因とな
っていた。また、金バリ除去に掛かる組立工数に加え、
基板裏面の金バリ発生そのものを抑制することが必要で
ある。
【０００４】本発明の目的は、基板の製造過程で、金バ
リ除去に要する組立工数削減に加え、金バリ発生を抑制
することが可能な基板とこれを用いたハイブリッド集積
回路と通信装置並びに基板の製造方法及び基板の実装方
法を提供することにある。
リ除去に要する組立工数削減に加え、金バリ発生を抑制
することが可能な基板とこれを用いたハイブリッド集積
回路と通信装置並びに基板の製造方法及び基板の実装方
法を提供することにある。
【０００５】
【課題を解決するための手段】本発明の基板は、面付け
編集したウエハーを切断して得られる基板であって、前
記基板裏面にロウ材がメッキされている導体部を有し、
前記ロウ材は金すず合金である。
編集したウエハーを切断して得られる基板であって、前
記基板裏面にロウ材がメッキされている導体部を有し、
前記ロウ材は金すず合金である。
【０００６】本発明のハイブリッド集積回路は、面付け
編集したウエハーを切断して得られる基板であって、前
記基板裏面にロウ材がメッキされている導体部を有し、
前記ロウ材は金すず合金を用いた基板を備える。
編集したウエハーを切断して得られる基板であって、前
記基板裏面にロウ材がメッキされている導体部を有し、
前記ロウ材は金すず合金を用いた基板を備える。
【０００７】本発明の通信装置は、面付け編集したウエ
ハーを切断して得られる基板であって、前記基板裏面に
ロウ材がメッキされている導体部を有し、前記ロウ材は
金すず合金を用いた基板を備えたハイブリッド集積回路
を有する。
ハーを切断して得られる基板であって、前記基板裏面に
ロウ材がメッキされている導体部を有し、前記ロウ材は
金すず合金を用いた基板を備えたハイブリッド集積回路
を有する。
【０００８】本発明の基板の製造方法は、基板の製造工
程で、回路形成されたウエハーを切断手段により各個片
の基板に切断する前に、前記ウエハーの裏面に形成され
た導体部にロウ材をメッキ付着させる構成であり、ウエ
ハー上に所定のピッチ間隔で基板を面付け編集する工程
と、前記ウエハーの裏面の導体部にロウ材をメッキ付着
する工程と、前記メッキ付着後に切断手段により基板各
個片に切断する工程とを有する。
程で、回路形成されたウエハーを切断手段により各個片
の基板に切断する前に、前記ウエハーの裏面に形成され
た導体部にロウ材をメッキ付着させる構成であり、ウエ
ハー上に所定のピッチ間隔で基板を面付け編集する工程
と、前記ウエハーの裏面の導体部にロウ材をメッキ付着
する工程と、前記メッキ付着後に切断手段により基板各
個片に切断する工程とを有する。
【０００９】本発明の基板の実装方法は、裏面導体部に
ロウ材がメッキ付着された基板を、加熱した金属ヘッダ
ー上に搭載する。
ロウ材がメッキ付着された基板を、加熱した金属ヘッダ
ー上に搭載する。
【００１０】本発明によれば、通信装置に用いられるハ
イブリットＩＣを構成する基板の製造段階において、基
板を面付け編集したウエハーの裏面導体部に金すず合金
をめっき付着することにより、導体膜の切断バリの発生
を抑制するものである。これにより、ハイブリットＩＣ
への基板の実装工程において発生していた固着面への傾
きが抑制され、これに関わる切断バリの除去作業工数を
削減することが可能となる。
イブリットＩＣを構成する基板の製造段階において、基
板を面付け編集したウエハーの裏面導体部に金すず合金
をめっき付着することにより、導体膜の切断バリの発生
を抑制するものである。これにより、ハイブリットＩＣ
への基板の実装工程において発生していた固着面への傾
きが抑制され、これに関わる切断バリの除去作業工数を
削減することが可能となる。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１２】図１を参照すると、通信装置用のハイブリ
ット集積回路（ＩＣ）の構成が例示されており、ハイブ
リットＩＣはアルミナセラミックスを材料とする基板１
と、ダイオードといったような電子部品２と、これらを
実装する金属ヘッダー３とを備える。基板１はその製造
工程では、所定のピッチ間隔でウエハー上に面付け編集
されている。導体膜（以下、導体と呼称）は、薄膜技術
あるいは厚膜技術の何れの技術によって形成されても差
し支えない。回路形成されたウエハーは、ダイシング装
置を用いて、基板の各個片に切断される。
ット集積回路（ＩＣ）の構成が例示されており、ハイブ
リットＩＣはアルミナセラミックスを材料とする基板１
と、ダイオードといったような電子部品２と、これらを
実装する金属ヘッダー３とを備える。基板１はその製造
工程では、所定のピッチ間隔でウエハー上に面付け編集
されている。導体膜（以下、導体と呼称）は、薄膜技術
あるいは厚膜技術の何れの技術によって形成されても差
し支えない。回路形成されたウエハーは、ダイシング装
置を用いて、基板の各個片に切断される。
【００１３】ここで、本発明の実施の形態を示す図２及
び図３を参照すると、上述したウエハー４の切断工程前
に基板１の裏面の導体５にロウ材６として金すず合金を
めっき付着させることにより、従来では基板裏面の導体
に発生していた端部の切断バリ７の発生を抑制可能とす
ることができる。
び図３を参照すると、上述したウエハー４の切断工程前
に基板１の裏面の導体５にロウ材６として金すず合金を
めっき付着させることにより、従来では基板裏面の導体
に発生していた端部の切断バリ７の発生を抑制可能とす
ることができる。
【００１４】次に、図１及び図３を参照して基板の実装
方法を説明する。本発明では、基板１の裏面の導体５に
ロウ材６である金すず合金がめっき付着されているた
め、加熱した金属ヘッダー３上に基板１を搭載すること
により実装が完了する。このため、金すず合金の切断バ
リ７は、基板１の搭載時に溶解してしまうため、従来発
生していた基板裏面の導体５の切断バリ７によリ起こ
る、実装時の金属ヘッダー３の固着面への基板１の傾き
を排除することが可能である。
方法を説明する。本発明では、基板１の裏面の導体５に
ロウ材６である金すず合金がめっき付着されているた
め、加熱した金属ヘッダー３上に基板１を搭載すること
により実装が完了する。このため、金すず合金の切断バ
リ７は、基板１の搭載時に溶解してしまうため、従来発
生していた基板裏面の導体５の切断バリ７によリ起こ
る、実装時の金属ヘッダー３の固着面への基板１の傾き
を排除することが可能である。
【００１５】本発明の構成は、金属ヘッダーに対し基板
をロウ材を用いて実装されるものであるならば、構成部
品の材料については特に制限しない。
をロウ材を用いて実装されるものであるならば、構成部
品の材料については特に制限しない。
【００１６】
【発明の効果】以上説明したように本発明によれば、基
板裏面導体の端部における導体膜の切断バリの発生が抑
制可能となったことにより、従来ハイブリットＩＣに実
装する前段階にて実施していた切断バリの除去工数を削
減することが可能である。また、基板の裏面の導体部に
ロウ材がめっきされていることにより、金属ヘッダーへ
の基板の実装工数を削減することが可能である。
板裏面導体の端部における導体膜の切断バリの発生が抑
制可能となったことにより、従来ハイブリットＩＣに実
装する前段階にて実施していた切断バリの除去工数を削
減することが可能である。また、基板の裏面の導体部に
ロウ材がめっきされていることにより、金属ヘッダーへ
の基板の実装工数を削減することが可能である。
【図１】通信装置用のハイブリット集積回路の構成を説
明するための図である。
明するための図である。
【図２】本発明の実施の形態を説明するための図であ
る。
る。
【図３】本発明の実施の形態を説明するための図であ
る。
る。
１ 基板
２ 電子部品
３ 金属ヘッダー
４ ウエハー
５ 導体
６ ロウ材
７ 切断バリ
Claims (7)
- 【請求項１】 面付け編集したウエハーを切断して得ら
れる基板であって、前記基板裏面にロウ材がメッキされ
ている導体部を有することを特徴とする基板。 - 【請求項２】 前記ロウ材は金すず合金であることを特
徴とする請求項１記載の基板。 - 【請求項３】 請求項１又は請求項２に記載の基板を有
することを特徴とするハイブリッド集積回路。 - 【請求項４】 請求項３記載のハイブリッド集積回路を
有することを特徴とする通信装置。 - 【請求項５】 基板の製造工程で、回路形成されたウエ
ハーを切断手段により各個片の基板に切断する前に、前
記ウエハーの裏面に形成された導体部にロウ材をメッキ
付着させることを特徴とする基板の製造方法。 - 【請求項６】 基板の製造方法において、ウエハー上に
所定のピッチ間隔で基板を面付け編集する工程と、前記
ウエハーの裏面の導体部にロウ材をメッキ付着する工程
と、前記メッキ付着後に切断手段により基板各個片に切
断する工程とを有することを特徴とする基板の製造方
法。 - 【請求項７】 基板の実装方法において、裏面の導体部
にロウ材がメッキ付着された基板を、加熱した金属ヘッ
ダー上に搭載することを特徴とする基板の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001361020A JP2003163227A (ja) | 2001-11-27 | 2001-11-27 | 基板，ハイブリッド集積回路，通信装置並びに基板の製造方法及び基板の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001361020A JP2003163227A (ja) | 2001-11-27 | 2001-11-27 | 基板，ハイブリッド集積回路，通信装置並びに基板の製造方法及び基板の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003163227A true JP2003163227A (ja) | 2003-06-06 |
Family
ID=19171745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001361020A Pending JP2003163227A (ja) | 2001-11-27 | 2001-11-27 | 基板，ハイブリッド集積回路，通信装置並びに基板の製造方法及び基板の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003163227A (ja) |
-
2001
- 2001-11-27 JP JP2001361020A patent/JP2003163227A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284796A (en) | Process for flip chip connecting a semiconductor chip | |
| JPH10178028A (ja) | 再加工可能な直接チップ取付けアセンブリ | |
| EP2980048B1 (en) | Apparatus and method for producing (metallic plate)-(ceramic board) laminated assembly, and apparatus and method for producing substrate for power modules | |
| JP3699575B2 (ja) | Ｉｃパッケージ実装方法 | |
| JPH05190598A (ja) | 半導体チップ整合用の光形成可能な型板 | |
| JPH02271558A (ja) | 半導体装置及びその製造方法 | |
| JP2010050164A (ja) | パワーモジュール用基板の製造方法 | |
| JPH06151701A (ja) | 半導体装置の製造方法 | |
| JP2001223293A (ja) | 半導体装置及びその製造方法 | |
| EP2023387A1 (en) | Semiconductor device, electronic parts module, and method for manufacturing the semiconductor device | |
| JPH11186331A (ja) | 半導体装置およびその製造方法 | |
| KR20050042200A (ko) | 경제적인 고주파 패키지 | |
| JP2003163227A (ja) | 基板，ハイブリッド集積回路，通信装置並びに基板の製造方法及び基板の実装方法 | |
| US20050051905A1 (en) | Semiconductor component having a plastic housing and methods for its production | |
| JP2004207267A (ja) | 半導体装置及びその製造方法 | |
| JP3908869B2 (ja) | セラミック基板の製造方法 | |
| JP2004303915A (ja) | 半導体装置の製造方法 | |
| JP2001053097A (ja) | スタッドバンプ形成方法 | |
| JP2002231659A (ja) | 半導体装置の製造方法 | |
| JP2000183263A (ja) | 半導体パッケージの製造方法 | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 | |
| JP2005203504A (ja) | 電子部品の製造方法 | |
| JP2005183640A (ja) | 半導体装置および半導体装置の製造方法 | |
| Hilleringmann | Packaging of Integrated Circuits | |
| JP2001267342A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040114 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040120 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| A02 | Decision of refusal |
Effective date: 20040615 Free format text: JAPANESE INTERMEDIATE CODE: A02 |