JP3908869B2 - セラミック基板の製造方法 - Google Patents
セラミック基板の製造方法 Download PDFInfo
- Publication number
- JP3908869B2 JP3908869B2 JP00710199A JP710199A JP3908869B2 JP 3908869 B2 JP3908869 B2 JP 3908869B2 JP 00710199 A JP00710199 A JP 00710199A JP 710199 A JP710199 A JP 710199A JP 3908869 B2 JP3908869 B2 JP 3908869B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- cutting
- metal
- ceramic substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はセラミック基板及びこれを用いた半導体装置並びにこれらの製造方法に関し、特に小型パッケージに適したものに関する。
【０００２】
【従来の技術】
セラミック基板の製造方法の１つに、グリーンシートの状態でメタルを印刷し、同時焼成させる方法がある。この方法は、基板単価を安くする方法として広く用いられている。
【０００３】
また、従来から、量産性を考慮し、一枚のグリーンシートからセラミック基板を多数個取りするバッチ処理が行われている。この際、グリーンシートを焼成後複数のセラミック基板に分割する方法として、ダイシングやレーザースクライブがある。前者はダイシングソーで、後者はレーザーで切断する方法であるが、いずれもダイシングラインまたはスクライブライン（総称してカッテイングラインと呼ぶ）にメタル配線等の金属パターンが延在しているとバリを生じてしまう。従って、リードレスチップキャリア等、基板側面にスルーホール等を利用して形成した電極（以下、サイドスルー電極と呼ぶ）を有するものに採用すると、デバリング工程が必要となり、製品単価を押し上げてしまうので、チョコレートブレーク法が採用されることが多い。これはグリーンシートの状態の時に金属パターン形成面とは反対の面にＶ溝を刻んでおき、焼成後そのＶ溝に応力集中させてＶ溝に沿って基板を割る方法である。
【０００４】
しかしながら、この方法によると、セラミックの脆性が災いして歩留まりを落とすことがある。即ち、十分な応力集中がなされず、その結果Ｖ溝に沿らずに割れてしまったり、分割面に欠けが生じてしまうのである。
【０００５】
また、このような分割方法を採用する場合、カッティング前にセラミック基板に半導体素子を搭載することは、ブレーク治具の挿入スペースがなかったり半導体素子へ衝撃が加わってしまう等の問題があり、困難である。特に、半導体素子とセラミック基板の大きさをほぼ同一とするようなチップサイズパッケージの場合にはなおさらである。
【０００６】
そこで、最近ではサイドスルー電極を有する基板でもダイシング等の分割方法を採用できるものが提案されている。図６は、その工程の一例を示している。まず、グリーンシート１上のサイドスルー電極形成予定の部分に対応して金型（以下、バイアホール形成用金型と呼ぶ）で貫通孔を空け（図６（ａ））、その貫通孔をタングステン等のベースメタルで埋め込み、バイアホール２ａを形成する（図６（ｂ））。次にカッティングライン（後述）を挟んで隣接したバイアホール２ａ間を別の金型（以下、溝部形成用金型と呼ぶ）で打ち抜いて抜き穴３をつくる（図６（ｃ））。次にタングステンやモリブデン等の配線メタル４をスクリーン印刷にて印刷し、同時にカッティングする際のカッティング開始位置やカッティング軸の基準となる画像認識用のメタルパターン９も印刷する。その後全体を焼成し、これら配線メタル４やバイアホール２ａ表面にＮｉメッキやＡｕメッキ等を施す（図６（ｄ））。最後にカッティングライン６に沿ってダイシングソーを走らせ、ダイシングする。
【０００７】
従来、図示のようにバイアホール径と配線メタル幅及び抜き穴の幅（ダイシング後の基板側面の溝部の幅）はほぼ同一としており、その大きさは使用用途によって異なるが、例えば０.２〜０.４ｍｍ幅程度と極めて小さいものもあった。
【０００８】
図６（ｃ）の工程は、ダイシング方法などによって複数の小片（セラミック基板）にカットする際、メタルバリの発生を防ぐためにカッティングライン６にメタルがかからないように工夫された工程である。ダイシング前に予めダイシングソーの通り道にメタルが無くなるように、グリーンシート１がバイアホール２ａの一部と共に打ち抜かれる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記のような構成では、バイアホール形成用金型と溝部形成用金型が別金型となっている為、それら金型の相対的な位置に約±０.０５〜±０.１ｍｍ程度の機械的な位置ずれが生じてしまう。大型のパッケージであればそれほど問題はないが、前述のようなサイドスルー電極の幅が０．２ｍｍ〜０．４ｍｍとなるような極小のパッケージではその影響が顕著になってしまい、外観不良や信頼性上の問題が出てくる。即ち、図７に示すように、非対称的な配線メタルが形成され、その結果本来打ち抜かれるはずの箇所にベースメタルが残ることによって、カッティングライン６にメタルが掛かってしまい、重大なメタルバリを発生させる。例えばバイアホール２ａがφ０.２の場合、０.１ｍｍ幅程度のメタルバリ１０を発生させる。
【００１０】
また、溝部形成用金型と配線メタル間の相対的な位置ずれである約±０．０５〜±０．１ｍｍ程度の影響で、図８のような非対称的な配線メタルが形成される。本来、存在しない箇所に配線メタル４が形成されることによって、カッティングライン６に配線メタル４が掛かってしまい、重大なメタルバリを発生させる。配線メタル４はバイアホール２ａと離れる方向にずれて印刷されても十分に導通がとれるよう長めに印刷されるので、例えば０．１ｍｍ長ければ、バイアホールがφ０．２ｍｍの場合は同図ａの箇所まで、即ち正規の位置より０．１ｍｍ程度カッティングライン６に向かって配線メタル４が延び、０．１ｍｍ幅程度のメタルバリ１０を発生させる。
【００１１】
また、カッティングする際の位置合わせ用として、グリーンシート１のセラミック基板が形成されない外辺に画像認識用パターン９が形成されているが、これは配線メタル形成時に同時印刷する場合が多く、バイアホール形成用金型と溝部形成用金型間の相対的なずれとは全く無関係となるので、図９に示すように、バイアホール形成用金型に対し、溝部形成用金型が図の左側にずれ、画像認識用パターン９が図の右側にずれる場合もあり、深刻なメタルバリ１０を発生させる虞がある。
【００１２】
本発明は上記問題点を解消し、メタルバリの発生のないセラミック基板と該基板を用いた半導体装置を安定して供給することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明のセラミック基板の製造方法は、グリーンシート上にカッティングラインと離間させてサイドスルー電極に対応した貫通孔をバイアホール形成用金型で打ち抜く工程と、前記貫通孔にベースメタルを埋込みバイアホールを形成する工程と、カッティングラインを挟んで隣接する２つの前記バイアホールのいずれの一部も切り落とすように溝部形成用金型で抜き穴を形成する工程と、前記バイアホールに接続する配線メタルを形成する工程と、前記グリーンシートを焼成する工程と、該焼成したグリーンシートを前記カッティングラインに沿って切断する工程とを具備するセラミック基板の製造方法であって、
前記抜き穴の前記カッティングラインに沿った幅を前記バイアホールまたは前記配線メタルが前記バイアホール形成用金型及び前記配線メタル印刷用のマスクの機械的位置ずれによって前記カッティングラインに平行な方向にとりうる全ての範囲以上に大きくするとともに、
前記抜き穴を形成する工程において、前記グリーンシートの外辺のセラミック基板が形成されない領域に、画像認識用の透孔を前記カッティングラインに対応して形成し、前記配線メタルを形成する工程において、前記画像認識用の透孔周縁にメタルパターンを形成することを特徴とする。
【００１５】
また、前記焼成したグリーンシートを切断する工程において、切断前に前記透孔近傍の画像をカメラで認識し、該画像を基にカッティング開始位置及びカッティング軸を補正して切断することを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面に沿って説明する。なお、複数の図面にわたり、同一または相当するものには同一の符号を付している。図１は本発明の実施の形態を示す図で、３は抜き穴、５は画像認識用の透孔を示す。
【００２０】
図１ではこれまでバイアホール２ａの径や配線メタル４と同じ幅であった抜き穴３の幅をそれらより十分広くとっている。これにより図２に示すようにバイアホール形成用金型と溝部形成用金型が相対的な位置ずれを起こしたとしても、カッティングライン６にメタルが掛かることはない。例えばバイアホール２ａがφ０．２ｍｍの場合、バイアホール形成用金型と溝部形成用金型の相対的な位置ずれは約±０．０５〜±０．１ｍｍ程度である為、抜き穴３の幅は０．３〜０．４ｍｍ程度とする。これによって溝部形成用金型と配線メタルのずれ約±０．０５〜±０．１ｍｍがあったとしても、同じくカッティングライン６にメタルが掛かってくることはない。
【００２１】
このように、バイアホール形成用金型と溝部形成用金型の位置ずれによってバイアホール２ａまたは配線メタル４がカッティングライン６に平行な方向にとりうる範囲を見越して、これ以上に抜き穴３の幅を大きく形成しておくため、バイアホール２ａと配線メタル４が必ず抜き穴３で寸断されるようになり、カッティングライン６にメタルが掛からなくなる。従って、カッティングライン６に沿ってダイシングやレーザースクライブを行ってもバリが発生しない。
【００２２】
また、図１に示したとおり、これまで配線メタル４形成時に同時印刷していた画像認識用パターンを透孔５で代用している。これは溝部形成用金型で同時に打ち抜いて形成したもので、この透孔５とその周囲をカメラで画像認識し、その画像を画像処理装置で光のコントラストを基に２値化し、透孔の外周縁を検出してパターンマッチングするようにしており、これを各カッティングライン毎もしくは数ラインおきに行い、カッティング開始位置やカッティング軸を補正する。これによって図３に示すように、バイアホール形成用金型に対し、溝部形成用金型が図の左側にずれた結果抜き穴３がずれたとしても、透孔５も同時に図の左側にずれてくれるので、カッティングライン６にメタルが掛かってくることはなく、メタルバリの発生を防止できる。
【００２３】
このように、透孔を認識させる方法によると、配線メタルのずれがカッティングラインの位置に影響を与えないので、非常に高精度なカッティングが可能となる。なお、この透孔は、カメラで認識し易いように透孔周囲を配線メタル形成時に同時印刷したメタライズ５ａで囲んでいる。
【００２４】
図４はこのようにしてできあがったセラミック基板１ａを示す図である。図示の基板側面の溝部２ｂは図１の焼成済グリーンシート１をカッティングライン６に沿ってダイシングした結果抜き穴３が切断されてできたものであり、その開口幅は抜き穴３の幅に等しく、露出したバイアホール２ａのベースメタルとともにサイドスルー電極２を構成している。サイドスルー電極２にはバリ等の障害物もなく、十分な広さでベースメタルを露出する。従って実装基板との接触が良好で、はんだ這いあがりを確実にできるため電気的接続の信頼性を向上できる。
【００２５】
また、図５は図４のセラミック基板１ａを用いた半導体装置の例を示す。これは焼成後カッティング前のグリーンシート上にフリップチップ７を搭載し配線メタルとバンプを電気的に接続し、接続部を樹脂８で保護し、カッティングしたもので、図示のようにセラミック基板１ａを十分に小さくすることを可能としている。フリップチップ７の搭載方法としては、例えば超音波ボンディング、はんだリフロー、異方性導電性樹脂等による一般的な手法を採用できる。カッティングの際、ダイシングやレーザースクライブが採用できるので、治具挿入のための余計なスペースを空けずに済み、半導体素子搭載ピッチを狭くできる。
【００２６】
このように、セラミック基板のカッティング歩留まりを高めることが可能なために、これ用いた半導体装置の製造コストも下げることができる。セラミック基板のカッティング歩留まりが低いとカッティングして良品を選別し、その上で半導体素子を搭載しなければならないが、通常の半導体プロセスのチップマウントとセパレートのように、２工程をオンライン化することができる。
【００２８】
【発明の効果】
以上説明したように、サイドスルー電極溝部のセラミック基板側面の開口幅を電極となるバイアホールや配線メタルの幅よりも適度に広くでき、カッティングラインにそれらが掛からないようにしてメタルバリの発生を防ぐことができる。
【００２９】
また、サイドスルー電極が溝部内のみに形成されるので、セラミック基板を実装した場合、セラミック基板側面にはんだがはみ出て外観不良が発生するようなことはない。このようなセラミック基板及びこれを使用した半導体装置を安定して提供することができる。
【００３０】
また、画像認識用の透孔を溝部形成用金型で同時に打ち抜いた穴とすることによって、カッティングラインの抜き穴に対する位置ずれを無くしメタルバリの発生を防止できる。
【図面の簡単な説明】
【図１】本発明に係るセラミック基板製造方法の実施の形態を示す図である。
【図２】本発明の効果を説明する図である。
【図３】本発明の効果を説明する図である。
【図４】本発明に係るセラミック基板の実施の形態を示す図である。
【図５】本発明に係る半導体装置の実施の形態を示す図である。
【図６】従来のセラミック基板の製造工程を示す図である。
【図７】従来のメタルバリ発生メカニズムを説明する図である。
【図８】従来のメタルバリ発生メカニズムを説明する図である。
【図９】従来のメタルバリ発生メカニズムを説明する図である。
【符号の説明】
１：グリーンシート、２：サイドスルー電極、２ａ：バイアホール、２ｂ：溝部、３：抜き穴、４：配線メタル、５：画像認識用透孔、６：カッティングライン、７：フリップチップ、８：樹脂、９：画像認識用メタルパターン、１０：バリ
【発明の属する技術分野】
本発明はセラミック基板及びこれを用いた半導体装置並びにこれらの製造方法に関し、特に小型パッケージに適したものに関する。
【０００２】
【従来の技術】
セラミック基板の製造方法の１つに、グリーンシートの状態でメタルを印刷し、同時焼成させる方法がある。この方法は、基板単価を安くする方法として広く用いられている。
【０００３】
また、従来から、量産性を考慮し、一枚のグリーンシートからセラミック基板を多数個取りするバッチ処理が行われている。この際、グリーンシートを焼成後複数のセラミック基板に分割する方法として、ダイシングやレーザースクライブがある。前者はダイシングソーで、後者はレーザーで切断する方法であるが、いずれもダイシングラインまたはスクライブライン（総称してカッテイングラインと呼ぶ）にメタル配線等の金属パターンが延在しているとバリを生じてしまう。従って、リードレスチップキャリア等、基板側面にスルーホール等を利用して形成した電極（以下、サイドスルー電極と呼ぶ）を有するものに採用すると、デバリング工程が必要となり、製品単価を押し上げてしまうので、チョコレートブレーク法が採用されることが多い。これはグリーンシートの状態の時に金属パターン形成面とは反対の面にＶ溝を刻んでおき、焼成後そのＶ溝に応力集中させてＶ溝に沿って基板を割る方法である。
【０００４】
しかしながら、この方法によると、セラミックの脆性が災いして歩留まりを落とすことがある。即ち、十分な応力集中がなされず、その結果Ｖ溝に沿らずに割れてしまったり、分割面に欠けが生じてしまうのである。
【０００５】
また、このような分割方法を採用する場合、カッティング前にセラミック基板に半導体素子を搭載することは、ブレーク治具の挿入スペースがなかったり半導体素子へ衝撃が加わってしまう等の問題があり、困難である。特に、半導体素子とセラミック基板の大きさをほぼ同一とするようなチップサイズパッケージの場合にはなおさらである。
【０００６】
そこで、最近ではサイドスルー電極を有する基板でもダイシング等の分割方法を採用できるものが提案されている。図６は、その工程の一例を示している。まず、グリーンシート１上のサイドスルー電極形成予定の部分に対応して金型（以下、バイアホール形成用金型と呼ぶ）で貫通孔を空け（図６（ａ））、その貫通孔をタングステン等のベースメタルで埋め込み、バイアホール２ａを形成する（図６（ｂ））。次にカッティングライン（後述）を挟んで隣接したバイアホール２ａ間を別の金型（以下、溝部形成用金型と呼ぶ）で打ち抜いて抜き穴３をつくる（図６（ｃ））。次にタングステンやモリブデン等の配線メタル４をスクリーン印刷にて印刷し、同時にカッティングする際のカッティング開始位置やカッティング軸の基準となる画像認識用のメタルパターン９も印刷する。その後全体を焼成し、これら配線メタル４やバイアホール２ａ表面にＮｉメッキやＡｕメッキ等を施す（図６（ｄ））。最後にカッティングライン６に沿ってダイシングソーを走らせ、ダイシングする。
【０００７】
従来、図示のようにバイアホール径と配線メタル幅及び抜き穴の幅（ダイシング後の基板側面の溝部の幅）はほぼ同一としており、その大きさは使用用途によって異なるが、例えば０.２〜０.４ｍｍ幅程度と極めて小さいものもあった。
【０００８】
図６（ｃ）の工程は、ダイシング方法などによって複数の小片（セラミック基板）にカットする際、メタルバリの発生を防ぐためにカッティングライン６にメタルがかからないように工夫された工程である。ダイシング前に予めダイシングソーの通り道にメタルが無くなるように、グリーンシート１がバイアホール２ａの一部と共に打ち抜かれる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記のような構成では、バイアホール形成用金型と溝部形成用金型が別金型となっている為、それら金型の相対的な位置に約±０.０５〜±０.１ｍｍ程度の機械的な位置ずれが生じてしまう。大型のパッケージであればそれほど問題はないが、前述のようなサイドスルー電極の幅が０．２ｍｍ〜０．４ｍｍとなるような極小のパッケージではその影響が顕著になってしまい、外観不良や信頼性上の問題が出てくる。即ち、図７に示すように、非対称的な配線メタルが形成され、その結果本来打ち抜かれるはずの箇所にベースメタルが残ることによって、カッティングライン６にメタルが掛かってしまい、重大なメタルバリを発生させる。例えばバイアホール２ａがφ０.２の場合、０.１ｍｍ幅程度のメタルバリ１０を発生させる。
【００１０】
また、溝部形成用金型と配線メタル間の相対的な位置ずれである約±０．０５〜±０．１ｍｍ程度の影響で、図８のような非対称的な配線メタルが形成される。本来、存在しない箇所に配線メタル４が形成されることによって、カッティングライン６に配線メタル４が掛かってしまい、重大なメタルバリを発生させる。配線メタル４はバイアホール２ａと離れる方向にずれて印刷されても十分に導通がとれるよう長めに印刷されるので、例えば０．１ｍｍ長ければ、バイアホールがφ０．２ｍｍの場合は同図ａの箇所まで、即ち正規の位置より０．１ｍｍ程度カッティングライン６に向かって配線メタル４が延び、０．１ｍｍ幅程度のメタルバリ１０を発生させる。
【００１１】
また、カッティングする際の位置合わせ用として、グリーンシート１のセラミック基板が形成されない外辺に画像認識用パターン９が形成されているが、これは配線メタル形成時に同時印刷する場合が多く、バイアホール形成用金型と溝部形成用金型間の相対的なずれとは全く無関係となるので、図９に示すように、バイアホール形成用金型に対し、溝部形成用金型が図の左側にずれ、画像認識用パターン９が図の右側にずれる場合もあり、深刻なメタルバリ１０を発生させる虞がある。
【００１２】
本発明は上記問題点を解消し、メタルバリの発生のないセラミック基板と該基板を用いた半導体装置を安定して供給することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明のセラミック基板の製造方法は、グリーンシート上にカッティングラインと離間させてサイドスルー電極に対応した貫通孔をバイアホール形成用金型で打ち抜く工程と、前記貫通孔にベースメタルを埋込みバイアホールを形成する工程と、カッティングラインを挟んで隣接する２つの前記バイアホールのいずれの一部も切り落とすように溝部形成用金型で抜き穴を形成する工程と、前記バイアホールに接続する配線メタルを形成する工程と、前記グリーンシートを焼成する工程と、該焼成したグリーンシートを前記カッティングラインに沿って切断する工程とを具備するセラミック基板の製造方法であって、
前記抜き穴の前記カッティングラインに沿った幅を前記バイアホールまたは前記配線メタルが前記バイアホール形成用金型及び前記配線メタル印刷用のマスクの機械的位置ずれによって前記カッティングラインに平行な方向にとりうる全ての範囲以上に大きくするとともに、
前記抜き穴を形成する工程において、前記グリーンシートの外辺のセラミック基板が形成されない領域に、画像認識用の透孔を前記カッティングラインに対応して形成し、前記配線メタルを形成する工程において、前記画像認識用の透孔周縁にメタルパターンを形成することを特徴とする。
【００１５】
また、前記焼成したグリーンシートを切断する工程において、切断前に前記透孔近傍の画像をカメラで認識し、該画像を基にカッティング開始位置及びカッティング軸を補正して切断することを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面に沿って説明する。なお、複数の図面にわたり、同一または相当するものには同一の符号を付している。図１は本発明の実施の形態を示す図で、３は抜き穴、５は画像認識用の透孔を示す。
【００２０】
図１ではこれまでバイアホール２ａの径や配線メタル４と同じ幅であった抜き穴３の幅をそれらより十分広くとっている。これにより図２に示すようにバイアホール形成用金型と溝部形成用金型が相対的な位置ずれを起こしたとしても、カッティングライン６にメタルが掛かることはない。例えばバイアホール２ａがφ０．２ｍｍの場合、バイアホール形成用金型と溝部形成用金型の相対的な位置ずれは約±０．０５〜±０．１ｍｍ程度である為、抜き穴３の幅は０．３〜０．４ｍｍ程度とする。これによって溝部形成用金型と配線メタルのずれ約±０．０５〜±０．１ｍｍがあったとしても、同じくカッティングライン６にメタルが掛かってくることはない。
【００２１】
このように、バイアホール形成用金型と溝部形成用金型の位置ずれによってバイアホール２ａまたは配線メタル４がカッティングライン６に平行な方向にとりうる範囲を見越して、これ以上に抜き穴３の幅を大きく形成しておくため、バイアホール２ａと配線メタル４が必ず抜き穴３で寸断されるようになり、カッティングライン６にメタルが掛からなくなる。従って、カッティングライン６に沿ってダイシングやレーザースクライブを行ってもバリが発生しない。
【００２２】
また、図１に示したとおり、これまで配線メタル４形成時に同時印刷していた画像認識用パターンを透孔５で代用している。これは溝部形成用金型で同時に打ち抜いて形成したもので、この透孔５とその周囲をカメラで画像認識し、その画像を画像処理装置で光のコントラストを基に２値化し、透孔の外周縁を検出してパターンマッチングするようにしており、これを各カッティングライン毎もしくは数ラインおきに行い、カッティング開始位置やカッティング軸を補正する。これによって図３に示すように、バイアホール形成用金型に対し、溝部形成用金型が図の左側にずれた結果抜き穴３がずれたとしても、透孔５も同時に図の左側にずれてくれるので、カッティングライン６にメタルが掛かってくることはなく、メタルバリの発生を防止できる。
【００２３】
このように、透孔を認識させる方法によると、配線メタルのずれがカッティングラインの位置に影響を与えないので、非常に高精度なカッティングが可能となる。なお、この透孔は、カメラで認識し易いように透孔周囲を配線メタル形成時に同時印刷したメタライズ５ａで囲んでいる。
【００２４】
図４はこのようにしてできあがったセラミック基板１ａを示す図である。図示の基板側面の溝部２ｂは図１の焼成済グリーンシート１をカッティングライン６に沿ってダイシングした結果抜き穴３が切断されてできたものであり、その開口幅は抜き穴３の幅に等しく、露出したバイアホール２ａのベースメタルとともにサイドスルー電極２を構成している。サイドスルー電極２にはバリ等の障害物もなく、十分な広さでベースメタルを露出する。従って実装基板との接触が良好で、はんだ這いあがりを確実にできるため電気的接続の信頼性を向上できる。
【００２５】
また、図５は図４のセラミック基板１ａを用いた半導体装置の例を示す。これは焼成後カッティング前のグリーンシート上にフリップチップ７を搭載し配線メタルとバンプを電気的に接続し、接続部を樹脂８で保護し、カッティングしたもので、図示のようにセラミック基板１ａを十分に小さくすることを可能としている。フリップチップ７の搭載方法としては、例えば超音波ボンディング、はんだリフロー、異方性導電性樹脂等による一般的な手法を採用できる。カッティングの際、ダイシングやレーザースクライブが採用できるので、治具挿入のための余計なスペースを空けずに済み、半導体素子搭載ピッチを狭くできる。
【００２６】
このように、セラミック基板のカッティング歩留まりを高めることが可能なために、これ用いた半導体装置の製造コストも下げることができる。セラミック基板のカッティング歩留まりが低いとカッティングして良品を選別し、その上で半導体素子を搭載しなければならないが、通常の半導体プロセスのチップマウントとセパレートのように、２工程をオンライン化することができる。
【００２８】
【発明の効果】
以上説明したように、サイドスルー電極溝部のセラミック基板側面の開口幅を電極となるバイアホールや配線メタルの幅よりも適度に広くでき、カッティングラインにそれらが掛からないようにしてメタルバリの発生を防ぐことができる。
【００２９】
また、サイドスルー電極が溝部内のみに形成されるので、セラミック基板を実装した場合、セラミック基板側面にはんだがはみ出て外観不良が発生するようなことはない。このようなセラミック基板及びこれを使用した半導体装置を安定して提供することができる。
【００３０】
また、画像認識用の透孔を溝部形成用金型で同時に打ち抜いた穴とすることによって、カッティングラインの抜き穴に対する位置ずれを無くしメタルバリの発生を防止できる。
【図面の簡単な説明】
【図１】本発明に係るセラミック基板製造方法の実施の形態を示す図である。
【図２】本発明の効果を説明する図である。
【図３】本発明の効果を説明する図である。
【図４】本発明に係るセラミック基板の実施の形態を示す図である。
【図５】本発明に係る半導体装置の実施の形態を示す図である。
【図６】従来のセラミック基板の製造工程を示す図である。
【図７】従来のメタルバリ発生メカニズムを説明する図である。
【図８】従来のメタルバリ発生メカニズムを説明する図である。
【図９】従来のメタルバリ発生メカニズムを説明する図である。
【符号の説明】
１：グリーンシート、２：サイドスルー電極、２ａ：バイアホール、２ｂ：溝部、３：抜き穴、４：配線メタル、５：画像認識用透孔、６：カッティングライン、７：フリップチップ、８：樹脂、９：画像認識用メタルパターン、１０：バリ
Claims (2)
- グリーンシート上にカッティングラインと離間させてサイドスルー電極に対応した貫通孔をバイアホール形成用金型で打ち抜く工程と、前記貫通孔にベースメタルを埋込みバイアホールを形成する工程と、カッティングラインを挟んで隣接する２つの前記バイアホールのいずれの一部も切り落とすように溝部形成用金型で抜き穴を形成する工程と、前記バイアホールに接続する配線メタルを形成する工程と、前記グリーンシートを焼成する工程と、該焼成したグリーンシートを前記カッティングラインに沿って切断する工程とを具備するセラミック基板の製造方法であって、
前記抜き穴の前記カッティングラインに沿った幅を前記バイアホールまたは前記配線メタルが前記バイアホール形成用金型及び前記配線メタル印刷用のマスクの機械的位置ずれによって前記カッティングラインに平行な方向にとりうる全ての範囲以上に大きくするとともに、
前記抜き穴を形成する工程において、前記グリーンシートの外辺のセラミック基板が形成されない領域に、画像認識用の透孔を前記カッティングラインに対応して形成し、前記配線メタルを形成する工程において、前記画像認識用の透孔周縁にメタルパターンを形成することを特徴とするセラミック基板の製造方法。 - 前記焼成したグリーンシートを切断する工程において、切断前に前記透孔近傍の画像をカメラで認識し、該画像を基にカッティング開始位置及びカッティング軸を補正して切断することを特徴とする請求項１に記載のセラミック基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00710199A JP3908869B2 (ja) | 1999-01-14 | 1999-01-14 | セラミック基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00710199A JP3908869B2 (ja) | 1999-01-14 | 1999-01-14 | セラミック基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208671A JP2000208671A (ja) | 2000-07-28 |
| JP3908869B2 true JP3908869B2 (ja) | 2007-04-25 |
Family
ID=11656703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00710199A Expired - Lifetime JP3908869B2 (ja) | 1999-01-14 | 1999-01-14 | セラミック基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3908869B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4060989B2 (ja) * | 1999-06-01 | 2008-03-12 | 新日本無線株式会社 | リードレスチップキャリア用基板 |
| JP3911473B2 (ja) * | 2002-11-26 | 2007-05-09 | 京セラ株式会社 | 半導体装置搭載基板 |
| JP4605367B2 (ja) * | 2004-12-29 | 2011-01-05 | 有限会社アイシーズ | 廃棄トナーの固形化及び再利用カーボン入り樹脂成形材料製造装置 |
| WO2016098628A1 (ja) * | 2014-12-17 | 2016-06-23 | 株式会社 村田製作所 | 積層セラミック電子部品およびその製造方法 |
-
1999
- 1999-01-14 JP JP00710199A patent/JP3908869B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000208671A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6358778B1 (en) | Semiconductor package comprising lead frame with punched parts for terminals | |
| JP3908869B2 (ja) | セラミック基板の製造方法 | |
| JP2001127399A (ja) | 多数個取り配線基板 | |
| JP4120324B2 (ja) | ボール電極形成方法 | |
| US20070134845A1 (en) | Method of forming molded resin semiconductor device | |
| US6675471B1 (en) | Method of producing high-frequency modules | |
| JP2007081213A (ja) | 電子部品の製造方法 | |
| JP2011108941A (ja) | リードフレームおよびその製造方法、ならびにそのリードフレームを用いた半導体装置の製造方法 | |
| JP3744327B2 (ja) | 成形部品の製造方法 | |
| JP3115706B2 (ja) | 目白配置配線基板の製造方法 | |
| JP6579667B2 (ja) | 半導体装置用基板の製造方法、及び半導体装置の製造方法 | |
| JP6579666B2 (ja) | 半導体装置用基板、当該基板の製造方法、及び半導体装置 | |
| JP2002237560A (ja) | 電子部品のリード電極切断装置 | |
| JP2005302957A (ja) | 多数個取り配線基板 | |
| JP4740404B2 (ja) | セラミック連結基板の製造方法 | |
| JPH0656871B2 (ja) | 外部リード段差部の形成方法 | |
| JP3806656B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2923012B2 (ja) | プリント配線板 | |
| KR101091243B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP3348596B2 (ja) | 集積回路装置の製造方法 | |
| KR100424362B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS63234551A (ja) | 半導体装置の製造方法 | |
| KR100478678B1 (ko) | 웨이퍼쏘잉방법 | |
| CN114765086A (zh) | 电阻器的制造方法 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150126 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |