JP4120324B2 - ボール電極形成方法 - Google Patents

ボール電極形成方法 Download PDF

Info

Publication number
JP4120324B2
JP4120324B2 JP2002266867A JP2002266867A JP4120324B2 JP 4120324 B2 JP4120324 B2 JP 4120324B2 JP 2002266867 A JP2002266867 A JP 2002266867A JP 2002266867 A JP2002266867 A JP 2002266867A JP 4120324 B2 JP4120324 B2 JP 4120324B2
Authority
JP
Japan
Prior art keywords
mask
ball
semiconductor device
electrode
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002266867A
Other languages
English (en)
Other versions
JP2004104002A (ja
Inventor
靖仁 安西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002266867A priority Critical patent/JP4120324B2/ja
Priority to US10/630,843 priority patent/US6872650B2/en
Publication of JP2004104002A publication Critical patent/JP2004104002A/ja
Application granted granted Critical
Publication of JP4120324B2 publication Critical patent/JP4120324B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0485—Tacky flux, e.g. for adhering components during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Description

【０００１】
【発明の属する技術分野】
本発明は、ボール電極形成方法に関し、特に、ボール電極を介して配線基板等に搭載される半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
近年の電子機器の高性能化、小型化に伴い、これらの電子機器に使用される半導体装置には、多ピン化、軽薄短小化が要求されている。
【０００３】
これらの流れに呼応して、下記の特許文献１に記載されるような、半導体素子の各電極パッドに対応する外部端子が行列状に配列された、いわゆるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造の半導体装置が提案されている。
【０００４】
【特許文献１】
特開平７−２１２０２１号公報
【０００５】
このＢＧＡ構造を採用した半導体装置では、例えば０．５〜０．７ｍｍ程度の直径を有する微細な半田ボールが、所定の間隔互いに離間してアレイ状に配列され、外部電極として機能する。そのため、半導体装置の一表面に多数の外部電極が高密度に設けられることとなり、結果として、外部と半導体素子との間でより多くの信号をやり取りすることが可能なパッケージが提供される。
【０００６】
従来のＢＧＡ構造の半導体装置におけるボール電極の形成方法の一例を、以下に説明する。まず、半導体基板表面に形成された半導体素子と電気的に接続される複数の電極パッドを有する半導体装置を準備する。
【０００７】
その後、電極パッドが設けられた半導体装置の表面上に、電極パッドおよび半田ボール表面に形成されている酸化膜を除去するフラックスを塗布する。
【０００８】
次に、フラックスが塗布された半導体装置の表面上に、複数の開口部が設けられたマスクを配置する。このとき、マスクに形成された複数の開口部のそれぞれから、フラックスが塗布された対応する電極パッドが露出している。
【０００９】
マスクを半導体装置表面上の所定の位置に配置した後、マスクに形成された開口部内に半田ボールが配置される。開口部内に配置された半田ボールは、マスクの開口部より露出された電極パッドのフラックス上に固定され、電極パッドと電気的に接続されることでボール電極が形成される。
【００１０】
【発明が解決しようとする課題】
従来のボール電極形成方法では、半導体装置表面上に塗布するフラックスによって、電極パッドおよび半田ボール表面に形成された酸化膜の除去を行っている。この酸化膜の除去は、電極パッドと半田ボールとの接合強度、接合界面における電気的接続に深く関わり、半導体装置における信頼性の低下に大きく影響する。そのため、従来技術においては、電極パッドおよび半田ボール表面に形成された酸化膜を確実に除去するため、半導体装置表面上に塗布されるフラックス材料に粘性のある物質を用いていた。
【００１１】
しかしながら、粘性を有するフラックスを用いる従来技術の場合、特に、粘性の高いフラックスを用いると、フラックスが塗布された半導体装置の表面上で大きい表面張力が発生し、この表面張力の影響によって、ボール電極形成時、ボール電極を形成する際に用いられるマスクの開口部の側面に余剰なフラックスが付着するといった問題が生じていた。
【００１２】
このような開口部の側面に付着したフラックスは、開口部内に配置された半田ボールをマスクの開口部側面に固定してしまう。その結果、ボール電極形成後、所望のＢＧＡ構造の半導体装置を得るために行われる、半導体装置表面上からのマスクの除去工程の際、マスクとともに、半田ボールが半導体装置表面上から剥離されてしまう恐れがあった。
【００１３】
つまり、マスク除去時にボール電極を構成する半田ボールが半導体装置表面上から取り外され、ボール電極が欠落した端子を含む半導体装置が発生してしまうといった課題が生じる恐れがあった。
【００１４】
そこで本発明は、ＢＧＡ構造を有する半導体装置のボール電極形成方法において、効率の良いボール電極形成方法を採用しつつ、ボール電極の欠落を防止したボール電極形成方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るボール電極形成方法の代表的なものによれば、半導体素子と、半導体素子と電気的に接続される複数の電極パッドとを有する半導体装置を準備する工程と、上面および下面、下面における面積が上面における面積よりも大きく、かつ、上面から下面へと至る複数の開口部とを有するマスクを電極パッドが形成された半導体装置の表面上に、表面と下面とが向き合うよう配置する工程と、開口部内に配置された電極パッド上にマスクの上面側から半田ボールを配置する工程と、半田ボールと電極パッドとを電気的に接続し、ボール電極を形成する工程とから構成されるものである。
【００１６】
また、本発明に係るボール電極形成方法のその他の例によれば、半導体素子と、半導体素子と電気的に接続される複数の電極パッドとを有し、複数の電極パッド上に形成された複数の第１のボール電極にて配線基板に搭載される半導体装置を配線基板から剥離する工程と、剥離工程の後、上面および下面、下面における面積が上面における面積よりも大きく、かつ、上面から下面へと至る複数の開口部とを有するマスクを電極パッドが形成された半導体装置の表面上に、表面と下面とが向き合うよう配置する工程と、開口部内に配置された電極パッド上にマスクの上面側から半田ボールを配置する工程と、半田ボールと電極パッドとを電気的に接続し、第１のボール電極が形成されていた電極パッド上に第２のボール電極を形成する工程とから構成されるものである。
【００１７】
これらの構成により本発明によれば、効率の良いボール電極形成方法を採用しつつ、ボール電極の欠落を防止したボール電極形成方法が提供される。
【００１８】
【発明の実施の形態】
以下、本発明の第１の実施形態について、図１の図面を参照して説明する。
【００１９】
図１（ａ）〜（ｅ）は、本発明の第１の実施形態におけるボール電極形成方法を用いた半導体装置の製造方法を示す工程断面図である。
【００２０】
図１（ａ）に示すように、まず、例えば、半導体基板の表面上に形成されたメモリ素子や機能素子等の半導体素子と、それらの半導体素子と電気的に接続された複数の電極パッド１０２とを有する半導体装置１０１を準備する。
【００２１】
次に、図１（ｂ）に示すように、電極パッド１０２が形成された半導体装置１０１の１つの表面上にフラックス１０３をハケ、ローラー等を用いて塗布する。これにより、半導体装置１０１表面上に形成された電極パッド１０２上にフラックス１０３が塗布される。これらのフラックス１０３により、電極パッド表面、および半田ボール表面に形成されている酸化膜が除去される。すなわち、半導体装置表面に塗布されるフラックス１０３は、少なくとも半導体装置１０１表面に形成された電極パッド１０２を覆うように塗布されることが望ましい。
【００２２】
フラックス１０３が半導体装置１０１の表面上に塗布された後、図１（ｃ）に示すように、上面１０４ａおよび下面１０４ｂ、および上面１０４ａから下面１０４ｂへと貫通する複数個の開口部１０６を有するマスク１０４が、マスク１０４の下面が電極パッド１０２の形成された半導体装置の表面と向き合うように配置される。このとき、マスク１０４に設けられた開口部１０６のそれぞれからは、半導体装置１０１表面上に形成された電極パッド１０２および、電極パッド１０２上に塗布されたフラックス１０３が露出している。
【００２３】
マスク１０４に形成された複数の開口部１０６のそれぞれは、開口部１０６の下面における面積１０６ｂが開口部１０６の上面における面積１０６ａよりも大きい開口部１０６である。
【００２４】
本第１の実施形態におけるボール電極形成方法において、マスク１０４に形成された開口部１０６の断面形状は、上面から下面へと広がる台形形状を有している。つまり、開口部１０６は、上面１０４ａから下面１０４ｂへと延在する第１の側面１０５を有し、第１の側面１０５と上面１０４ａとのなす角αが、第１の側面１０５と下面１０４ｂとのなす角βよりも小さいことを特徴としている。具体的には、第１の側面１０５と上面１０４ａとのなす角αが略６０度程度であり、第１の側面１０５と上面１０４ｂとのなす角βが略１２０度程度であることが望ましい。第１の側面１０５と上面１０４ａとのなす角αを略６０度程度とすることにより、後に開口部１０６内に挿入される半田ボールの横方向におけるずれを抑制し、搭載位置を精度よく制御することが可能となる。
【００２５】
次に、図１（ｄ）に示すように、マスク１０４を配置した半導体装置１０１表面上に、多数の半田ボールを流し込み、マスク１０４に設けられた開口部１０６の上面１０４ａから開口部１０６内のそれぞれに半田ボールを挿入する。このとき、開口部１０６内に挿入されなかった余剰の半田ボールは、半導体装置１０１表面から除去されて再び回収される。
【００２６】
余剰な半田ボールが除去され、各開口部１０６内に半田ボールが挿入された後、半導体装置１０４は、表面上にマスク１０４を取り付けたまま、例えば約２２０〜２６０℃のリフロー等により加熱される。これにより、フラックス１０３上の半田ボールが溶融し電極パッド１０２と溶着する。こうして、半導体装置１００のボール電極が形成される。
【００２７】
最後に、図１（ｅ）に示すように、半導体装置１０１表面からマスク１０４を取り外し、洗浄を行い、余分なフラックス１０３等を除去することで、複数のボール電極１０７がアレイ状に配列されたＢＧＡ構造の半導体装置を製造する。
【００２８】
このように、マスク１０４に設けた開口部１０６の第１の側面１０５をテーパー形状とし、マスク上面における開口部１０６の面積を、後に開口部１０６内に挿入される半田ボールの最も大きな断面積よりも大きいマスク１０４を用いてボール電極を形成することで、開口部１０６へ半田ボールを挿入した際に発生する、余剰フラックス１０３の開口部側面１０５への付着を防止することが可能となる。その結果、本第１の実施形態におけるボール電極形成方法によれば、効率の良いボール電極形成方法を採用しつつ、ボール電極の欠落を確実に防止し、ＢＧＡ構造の半導体装置に容易に、そして確実にボール電極を形成することができるようになる。
【００２９】
また、第１の実施形態におけるボール電極の形成方法によれば、半導体装置１０１表面上におけるフラックス１０３の表面張力を考慮することなく、粘性の比較的高いタイプのフラックス１０３についても半導体装置１０１表面上に塗布することができる。このような場合、マスク１上面１０４ａより多数の半田ボールを流し込み、各開口部１０６内に半田ボールを挿入すると、フラックス１０３の粘性により半田ボールを電極パッド１０２に対応する位置に固定することが可能となる。
【００３０】
その結果、半導体装置１０１上のフラックス１０３により半田ボールは保持され、半田ボールに対する熱処理工程の前にマスク１０４を半導体装置１０１表面上から除去することが可能となる。つまり、ボール電極１０７を形成するマスク１０４は、半田ボール溶融時の熱を加えずに済むこととなるため、マスク１０４の構成材料を選択する際、半田ボール溶融時の熱および半田ボールとの親和性、濡れ性を考慮する必要がなくなる。そのため、マスク１０４の構成材料として、テーパーを有する本実施形態のマスク１０４形状を精度良く実現できる構成材料を採用することが可能となる。
【００３１】
但し、フラックス１０３の粘性については、リフロー後、ボール電極１０７を構成する半田ボールおよび電極パッド間の接合強度が十分に得られ、かつ、フラックス１０３塗布工程における作業性が低下しない程度のものを適宜選択する必要がある。
【００３２】
以下、本第１の実施形態におけるボール電極形成方法において用いられるマスク１０４について詳細に説明する。
【００３３】
本実施形態で用いられるマスク１０４には、平面形状が略円形状で、断面形状が半田ボールが挿入される上面から、半導体装置１０１表面と対向する位置に配置される下面へと広がる台形形状の開口部１０６が複数個設けられている。これらの開口部１０６のそれぞれは、互いに所定の距離離間した位置に設けられている。
【００３４】
断面形状がテーパー形状となった開口部１０６は、例えば、レーザー加工、精密ミリング加工やエッチング加工等により形成される。レーザー加工の場合、出力を徐々に変化させ、テーパー形状の開口部を形成する。
【００３５】
また、本発明におけるマスク下面１０４ｂにおける開口部１０６の面積は、上面１０４ａにおける開口部１０６の面積よりも大きいものであればよいが、上面１０４ａにおける開口部１０６の面積については、開口部１０６内への半田ボールの挿入を効率よく行うため、また、リフロー等の熱処理により電極パッド１０２に溶着した半田ボール径を考慮して決定されることが好ましい。
【００３６】
さらに、マスク１０４の厚みＨについては、例えば、０．３〜０．４ｍｍ程度であれば好ましく、開口部１０６内に半田ボールが挿入された半導体装置１０１を一定の角度傾けることで、余剰な半田ボールを除去する場合には、一旦開口部１０６に挿入された半田ボールが脱離しないようにするため、開口部１０６内に挿入される半田ボールの直径の６〜７割程度とすることが望ましい。
【００３７】
なお、本実施形態におけるマスク１０４においては、開口部１０６の平面形状を略円形として説明を行ったが、円形状に限られるものではなく、多角形状であってもよい。
【００３８】
また、本実施形態におけるボール電極形成方法は、量産時におけるＢＧＡ構造の半導体装置を製造するボール電極の形成に用いることも可能であるが、特に、完成後、複数の電子部品が搭載された配線基板に１つの部品として搭載されたＢＧＡ構造の半導体装置において、例えばＢＧＡ構造の半導体装置に電気的な不良が生じ、その原因を解析する不良解析を行う場合のボール電極の再形成時に適用されて効果を発揮するものである。
【００３９】
以下、ＢＧＡ構造の半導体装置の電気的な不良解析を行う場合について説明する。
【００４０】
まず、複数の電子部品が搭載された配線基板（マザーボード）から、電気的な不良箇所を有する半導体装置を剥離する。この際、配線基板との電気的接続を取っていたボール電極（第１のボール電極）の一部も、半導体装置から剥離される。
【００４１】
この後、電極パッド上に残存したボール電極および、ボール電極が剥離された電極パッド上に残存した半田ボール屑を半田ゴテ等を用いて除去し、その後、半導体装置表面の洗浄を行う。
【００４２】
洗浄工程の後、半導体装置の電極パッドが形成された表面上に、断面形状がテーパー形状の開口部１０６が複数設けられたマスク１０４を配置する。この後、第１の実施形態におけるボール電極形成方法と同様の方法にて、不良箇所を有する半導体装置の電極パッド上に、電気的な不良箇所を特定する際に必要となるボール電極（第２のボール電極）を形成する。
【００４３】
不良箇所を有する半導体装置の各電極パッド上に、不良解析用のボール電極を再び形成した後、これらの新しいボール電極のそれぞれに、テスタ等の端子を接触させ、所望の半導体装置の電気的解析を行い、半導体装置の不良解析を行う。
【００４４】
このように、第１の実施形態におけるボール電極形成方法を、例えば配線基板から剥離させた不良箇所を含む個々の半導体装置におけるリボール工程（不良箇所を含む個々の半導体装置を配線基板から剥離する剥離工程により欠損したボール電極を再形成し、不良解析を行うテスタ端子との電気的接触が取れる状態に戻すボール電極の再形成工程）に適用すれば、フラックスの表面張力の影響による半田ボールの脱離が防止できるようになるとともに、一般に不良が発見された１つの半導体装置に対して行われる工程であるため手作業にて行われていた半田ボールの再配置工程を一括して行うことが可能となり、結果として、不良解析における作業時間を大幅に短縮することが可能となる。
【００４５】
ここで、リボール工程にて用いられるマスクは、多数の半導体装置を対象とする量産時のボール電極の形成における機械操作にて使用されるマスクとは異なり、不良箇所を有する少数の半導体装置を対象にするためのものであるため、手作業にて扱われることが多い。そのため、リボール工程におけるマスク材料については、開口部形成時の加工のしやすさだけでなく、取扱い時の破損や欠けを防ぐ強度を有した材料、例えば、ステンレス等の金属材料により形成されることが望ましい。
【００４６】
次に、図２および図３を用いて、本発明の第２の実施形態における半導体装置について説明する。
【００４７】
図２（ａ）〜（ｅ）は、本発明の第２の実施形態におけるボール電極形成方法を示す工程断面図である。なお、先述の第１の実施形態と同様の構成物には同一符号を付しその詳細な説明は省略する。
【００４８】
本第２の実施形態におけるボール電極形成方法では、図２（ｃ）に示すように、マスク上面２０１ａ側に設けられた第１の円柱空間と、マスク下面２０１ｂ側に設けられ、第１の円柱の体積よりも大きい第２の円柱空間とにより構成された開口部、つまり、断面形状が凸形状の開口部２０３が複数形成されたマスク２０１を用いる点で、先述の第１の実施形態におけるボール電極形成方法と異なっている。
【００４９】
すなわち、第２の実施形態におけるボール電極形成方法では、マスク上面２０１ａからマスク下面２０１ｂへと貫通する開口部２０３の側面２０２の一部、マスク上面２０１ａとのなす角が略垂直となったマスク上面２０１ａ側に設けられた第１の円柱の側面を有する開口部２０３が設けられたマスク２０１を用いることを特徴としている。
【００５０】
以下、図２（ａ）〜（ｅ）を参照して、第２の実施形態におけるボール電極形成方法を説明する。
【００５１】
図２（ａ）に示されるように、まず、例えば、半導体基板の表面上に形成されたメモリ素子や機能素子等の半導体素子と、それらの半導体素子と電気的に接続された複数の電極パッド１０２とを有する半導体装置１０１を準備する。
【００５２】
次に、図２（ｂ）に示されるように、電極パッド１０２が形成された半導体装置１０１の１つの表面上にフラックス１０３を塗布する。
【００５３】
フラックス１０３を塗布した後、図２（ｃ）に示されるように、上面２０１ａおよび下面２０１ｂ、および上面２０１ａから下面２０１ｂへと貫通する複数個の開口部２０３を有するマスク２０１が、マスク２０１の下面２０１ｂが電極パッド１０２の形成された半導体装置の表面と向き合うように配置される。このとき、マスク２０１に設けられた開口部２０３のそれぞれからは、半導体装置１０１表面上に形成された電極パッド１０２および、電極パッド１０２上に塗布されたフラックス１０３が露出している。
【００５４】
マスク２０１に形成された複数の開口部２０３のそれぞれは、開口部２０３の下面２０１ｂにおける面積２０３ｂが開口部２０３の上面における面積２０３ａよりも大きい開口部２０３である。
【００５５】
本第２の実施形態におけるボール電極形成方法において、マスク２０１に形成された開口部２０３は、マスク上面２０１ａ側に設けられた第１の円柱空間と、マスク下面２０１ｂ側に設けられ、第１の円柱の体積よりも大きい第２の円柱空間とにより構成された開口部、つまり、断面形状が凸形状となっている。
【００５６】
次に、図２（ｄ）に示されるように、マスク２０１を配置した半導体装置１０１表面上に、多数の半田ボールを流し込み、マスク２０１に設けられた開口部２０３の上面２０１ａから開口部２０３内のそれぞれに半田ボールを挿入する。その後、半導体装置１０１および半田ボールは、例えば約２２０〜２６０℃のリフロー等により加熱される。
【００５７】
最後に、図２（ｅ）に示されるように、半導体装置１０１表面からマスク２０１が取り外され、洗浄が行われ、余分なフラックス１０３等が除去されることで、複数のボール電極１０７がアレイ状に配列されたＢＧＡ構造の半導体装置が製造される。
【００５８】
本実施形態におけるマスク２０１のマスク上面２０１ａからマスク下面２０１ｂまでの距離（マスクの厚さＨ）は、第１の実施形態の場合と同様に、例えば約０．３〜０．４ｍｍ程度であればよく、マスク上面２０１ａとのなす角が略垂直となる第１の円柱の側面の長さｈについては、マスク上面２０１ａと略平行で、かつ、開口部２０３内に挿入される半田ボールの中心を通る平面が第１の円柱の側面のある範囲に位置する長さ、つまり、電極パッド１０２上に搭載される半田ボールの直径ｒの約１／２程度以上の長さを有していればよい。
【００５９】
例えば半田ボールの直径ｒを０．４ｍｍとする場合、マスク２０１の厚さＨは０．３〜０．４ｍｍ、マスク上面２０１ａとのなす角が略垂直となる側面の長さｈは０．２ｍｍ程度とすることが望ましい。
【００６０】
このように、断面形状が凸形状の開口部２０３を複数有するマスク２０１を用いた本第２の実施形態におけるボール電極形成方法によれば、開口部２０３内に挿入された半田ボールが、電極パッド１０２との溶着前、マスク上面２０１ａとなす角が略垂直であるマスク側面２０２の一部によって支持されるようになる。つまり、断面形状が台形形状の開口部１０６を有するマスク１０４を用いる第１の実施形態のボール電極形成方法に比べて、断面形状が凸形状の開口部２０３を複数有するマスク２０１を用いる第２の実施形態の場合、半田ボールがマスク側面に接触する面積が広くなり、結果として、開口部２０３内の半田ボールの横方向のずれを防止し、半田ボールを搭載する位置精度が向上する。
【００６１】
また、本第２の実施形態においても、先述の第１の実施形態におけるボール電極形成方法と同様、不良解析を行う際のボール電極の再形成時に適用することが可能であり、適用した場合、手作業にて行われていたボール電極が欠損した端子への半田ボールの再配置工程を一括して行うことができるようになるため、不良解析における作業時間の大幅な短縮を実現することが可能となる。
【００６２】
なお、第１および、第２の実施形態では、図３（ａ）、（ｂ）に示すような隣接する開口部３０２、４０２がマスク下面３０１ｂ、４０１ｂ側にて互いに連結されたマスク３０１、４０２を使用することも可能である。
【００６３】
このようなマスク３０１、４０１を用いたボール電極の形成方法によれば、各電極パッド１０２毎に開口部が設けられた図１のマスク１０４および図２のマスク２０１を用いるボール電極の形成と比べて、更に開口部側面へのフラックスの付着をより確実に防ぐことが可能となる。
【００６４】
【発明の効果】
以上に説明した通り、本発明によれば、マスク下面における面積がマスク上面における面積よりも大きく、かつ、マスク上面からマスク下面へと至る開口部を複数有するマスクを用いて半導体装置におけるボール電極の形成を行うことで、開口部へ半田ボールを挿入して電極パッド上に半田ボールを搭載する際に発生する、余剰フラックスの開口部側面への付着を防止することが可能となる。その結果、効率の良いボール電極形成方法を採用しつつ、ボール電極の欠落を確実に防止し、ＢＧＡ構造の半導体装置に容易に、そして確実にボール電極を形成することができるようになる。
【図面の簡単な説明】
【図１】第１の実施形態におけるボール電極形成方法を示す工程断面図である。
【図２】第２の実施形態におけるボール電極形成方法を示す工程断面図である。
【図３】 第１および第２の実施形態におけるボール電極形成方法にて用いられる他のマスクを示す図である。
【符号の説明】
１０１ 半導体装置
１０２ 電極パッド
１０３ フラックス
１０４ マスク
１０４ａ マスク上面
１０４ｂ マスク下面
１０５ 第１側面
１０６ 開口部
１０６ａ マスク上面における開口部
１０６ｂ マスク下面における開口部
１０７ ボール電極

Claims (2)

  1. 半導体素子と、前記半導体素子と電気的に接続される複数の電極パッドとを有する半導体装置を準備し、
    上面および下面、前記下面における面積が前記上面における面積よりも大きく、かつ、前記上面から前記下面へと至る複数の、レーザー出力を徐々に変化させるレーザー加工により形成されたテーパ形状の開口部とを有するマスクを前記電極パッドが形成された前記半導体装置の表面上に、前記表面と前記下面とが向き合うよう配置し、
    前記開口部内に配置された前記電極パッド上に前記マスクの上面側から半田ボールを配置する工程と、
    前記半田ボールと前記電極パッドとを電気的に接続し、ボール電極を形成する工程とを有することを特徴とするボール電極形成方法。
  2. 請求項１記載の前記マスクの開口部は、円形状あるいは多角形であることを特徴とするボール電極形成方法。
JP2002266867A 2002-09-12 2002-09-12 ボール電極形成方法 Expired - Fee Related JP4120324B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002266867A JP4120324B2 (ja) 2002-09-12 2002-09-12 ボール電極形成方法
US10/630,843 US6872650B2 (en) 2002-09-12 2003-07-31 Ball electrode forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002266867A JP4120324B2 (ja) 2002-09-12 2002-09-12 ボール電極形成方法

Publications (2)

Publication Number Publication Date
JP2004104002A JP2004104002A (ja) 2004-04-02
JP4120324B2 true JP4120324B2 (ja) 2008-07-16

Family

ID=31986665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002266867A Expired - Fee Related JP4120324B2 (ja) 2002-09-12 2002-09-12 ボール電極形成方法

Country Status (2)

Country Link
US (1) US6872650B2 (ja)
JP (1) JP4120324B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102518606B8 (zh) * 2011-12-12 2017-04-19 杨双来 用于作业机械的起重臂的升降系统和升降方法及作业机械

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW546805B (en) * 2002-07-18 2003-08-11 Advanced Semiconductor Eng Bumping process
JP4035733B2 (ja) 2005-01-19 2008-01-23 セイコーエプソン株式会社 半導体装置の製造方法及び電気的接続部の処理方法
JP4664146B2 (ja) * 2005-04-20 2011-04-06 九州日立マクセル株式会社 導電性ボール配列用マスク及びその製造方法
FR2888986B1 (fr) * 2005-07-25 2007-09-21 St Microelectronics Sa Realisation de bossage conducteur pour circuit integre
JP2008047928A (ja) * 2007-09-06 2008-02-28 Seiko Epson Corp 半導体装置の製造方法及び電気的接続部の処理方法
JP2009071332A (ja) * 2008-12-15 2009-04-02 Athlete Fa Kk 導電性ボールを搭載するための装置
JP5156118B2 (ja) * 2011-09-29 2013-03-06 日立マクセル株式会社 配列用マスク
US9721919B2 (en) * 2015-12-14 2017-08-01 International Business Machines Corporation Solder bumps formed on wafers using preformed solder balls with different compositions and sizes
JP7201461B2 (ja) 2019-01-30 2023-01-10 デクセリアルズ株式会社 微小粒子配列用マスク

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891085B2 (ja) 1994-01-26 1999-05-17 松下電工株式会社 半田ボール電極形成方法及びその半田ボール電極形成方法に用いる半田微細球位置決め治具
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP2000332044A (ja) * 1999-05-21 2000-11-30 Sony Corp バンプ電極形成用球状体の転写方法及び半導体装置の製造方法、並びに転写マスク
JP2001267731A (ja) * 2000-01-13 2001-09-28 Hitachi Ltd バンプ付き電子部品の製造方法および電子部品の製造方法
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
US6878608B2 (en) * 2001-05-31 2005-04-12 International Business Machines Corporation Method of manufacture of silicon based package
KR100401516B1 (ko) * 2001-08-30 2003-10-17 주식회사 하이닉스반도체 런너 메탈을 갖는 패키지의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102518606B8 (zh) * 2011-12-12 2017-04-19 杨双来 用于作业机械的起重臂的升降系统和升降方法及作业机械

Also Published As

Publication number Publication date
US20040053488A1 (en) 2004-03-18
US6872650B2 (en) 2005-03-29
JP2004104002A (ja) 2004-04-02

Similar Documents

Publication Publication Date Title
KR100257420B1 (ko) 결합 재료 범프에 의해 상호접속되는 시스템
US6213386B1 (en) Method of forming bumps
US20050161814A1 (en) Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
EP0532297A1 (en) Process for flip-chip connection of a semiconductor chip
JP4120324B2 (ja) ボール電極形成方法
US6162661A (en) Spacer plate solder ball placement fixture and methods therefor
US6221749B1 (en) Semiconductor device and production thereof
EP1916712A2 (en) Method for mounting electronic component on substrate and method for forming solder surface
US20010009376A1 (en) Probe arrangement assembly, method of manufacturing probe arrangement assembly, probe mounting method using probe arrangement assembly, and probe mounting apparatus
EP1688992B1 (en) Column suction head
US6928718B2 (en) Method for array processing of surface acoustic wave devices
US6869008B2 (en) Method of forming bumps
JPH11289141A (ja) 回路基板及びその製造方法
JP4736762B2 (ja) Ｂｇａ型半導体装置及びその製造方法
US20070164082A1 (en) Alignment plate
JPH06268016A (ja) 集積回路装置の実装方法
WO2020213133A1 (ja) 半導体装置
JP3180041B2 (ja) 接続端子及びその形成方法
JPH11345826A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP2002324956A (ja) 多数個取り配線基板
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法
JP2006186051A (ja) 微小ボール配列用マスク
JPH07131141A (ja) フラックスの転写方法
JP3923651B2 (ja) テープキャリアパッケージの製造方法
JPH11260847A (ja) 半田バンプの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050714

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080115

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080414

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees