JP2001127399A - 多数個取り配線基板 - Google Patents
多数個取り配線基板Info
- Publication number
- JP2001127399A JP2001127399A JP30869299A JP30869299A JP2001127399A JP 2001127399 A JP2001127399 A JP 2001127399A JP 30869299 A JP30869299 A JP 30869299A JP 30869299 A JP30869299 A JP 30869299A JP 2001127399 A JP2001127399 A JP 2001127399A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- alignment mark
- defective
- electronic component
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
線基板領域を正常な配線基板領域と誤認してしまい、そ
の結果、不良の電子装置が製造されてしまう。 【解決手段】 上面に電子部品が搭載される搭載部2a
およびこの搭載部2aに電子部品を位置合わせするため
の基準となる位置合わせマーク5を有する多数の配線基
板領域2を、板状の母基板1中に縦横に配列形成して成
る多数個取り配線基板であって、各配線基板領域2のう
ち、不良の配線基板領域2の位置合わせマーク5がレー
ザー加工により除去されている多数個取り配線基板であ
る。位置合わせマーク5の除去の有無を画像認識装置で
認識させることにより各配線基板領域の良否を確実に判
定させることができる。
Description
振動子等の電子部品を搭載するための配線基板となる配
線基板領域を広面積の母基板中に縦横に多数個配列形成
して成る多数個取り配線基板に関するものである。
搭載するための配線基板は、例えば、上面中央部に電子
部品が搭載される搭載部を有する略四角平板状のセラミ
ックから成る絶縁基体に、この絶縁基体の上面から下面
にかけて導出する複数のメタライズ配線導体を配設させ
て成る。そして、絶縁基体の搭載部に電子部品を搭載固
定するとともに、この電子部品の各電極をメタライズ配
線導体に金属バンプやボンディングワイヤを介して電気
的に接続し、しかる後、その上面に電子部品を覆うよう
にして封止用の樹脂や蓋体を固着させることにより電子
部品を気密に封止することによって製品としての電子装
置となる。
おける電子装置の小型化の要求に伴い、その大きさが数
mm角程度の極めて小さなものとなってきている。そし
て、このような小型化した配線基板は、その取り扱いを
容易とするとともに製造効率を高いものとするために、
多数個の小型配線基板を一枚の広面積の母基板から同時
集約的に得るようになした、いわゆる多数個取り配線基
板の形態で製作されている。
の母基板中にそれぞれが小型の配線基板となる多数の配
線基板領域が各々分割線で区切られて縦横に一体的に配
列形成されて成り、各配線基板領域には、それぞれに搭
載部および配線導体が形成されている。そして、各配線
基板領域の搭載部に電子部品をその各電極がメタライズ
配線導体に電気的に接続されるようにして搭載固定する
とともに、この電子部品を覆うようにして各配線基板領
域の上面に封止用の樹脂や蓋体を固着させ、しかる後、
母基板を分割線に沿って分割することにより多数個の電
子装置が同時集約的に製作されるのである。
おいて、各配線基板領域の搭載部に電子部品を搭載する
には、一般的には画像認識装置を備えた自動機が使用さ
れており、各配線基板領域の上面に電子部品を位置合わ
せするための基準となるメタライズから成る位置合わせ
マークをメタライズ配線導体と同時に設けておくととも
に、この位置合わせマークを自動機の画像認識装置で認
識し、その情報を基にして自動で搭載する方法が採用さ
れている。
うな多数個取りの配線基板によると、製造上のばらつき
や不具合等により、母基板中に配列形成された多数個の
配線基板領域のうちのいくつかに、要求される性能を満
足していない不良の配線基板領域が含まれていることが
ある。このような不良の配線基板領域が含まれている場
合には、不良の配線基板領域の上面に例えば油性のイン
クで印を付けておき、この印を画像認識装置で認識さ
せ、各配線基板領域に自動機で電子部品を搭載する際に
この印のついた配線基板領域を不良と判定させ、この不
良の配線基板領域については電子部品を搭載しないよう
にプログラムしておくことがなされていた。ところが、
不良の配線基板領域の上面に油性のインクで印をつけた
場合、インクの濃淡やかすれ等によりこの印を画像認識
装置で確実に認識することができず、自動機が不良の配
線基板領域を正常な配線基板領域と誤認してこの不良の
配線基板領域に電子部品を搭載してしまい、その結果、
不良の電子装置が製造されてしまうという問題点を有し
ていた。本発明は、かかる従来の問題点に鑑み案出され
たものであり、その目的は、不良の配線基板領域に電子
部品が搭載されることがなく、良品の電子装置のみを多
数個、同時集約的に製造することが可能な多数個取り配
線基板を提供することにある。
基板は、上面に電子部品が搭載される搭載部およびこの
搭載部に前記電子部品を位置合わせするための基準とな
る位置合わせマークを有する多数の配線基板領域を、母
基板中に縦横に配列形成して成る多数個取り配線基板で
あって、前記各配線基板領域のうち、不良の配線基板領
域の前記位置合わせマークがレーザー加工により除去さ
れていることを特徴とするものである。
良の配線基板領域の位置合わせマークがレーザー加工に
より除去されていることから、この位置決めマークの除
去の有無を自動機の画像認識装置で認識させることによ
り不良の配線基板領域であるか否かを確実に認識させる
ことができる。
図面を基に説明する。
例を示す上面図、図2は断面図であり、これらの図にお
いて、1はセラミック母基板、2は配線基板領域であ
る。
ニウム質焼結体や窒化アルミニウム質焼結体・ムライト
質焼結体・窒化珪素質焼結体・炭化珪素質焼結体・ガラ
ス−セラミックス等のセラミックス材料から成る略四角
形の平板であり、その中央部に各々が小型の配線基板と
なる多数の配線基板領域2が仮想線である分割線3で仕
切られて縦横に一体的に配列形成されている。
線基板領域2は、その上面中央部に電子部品が搭載され
る搭載部2aを有しているとともに、搭載部2a上面か
ら絶縁基体2の下面に導出するタングステンやモリブデ
ン・銅・銀等の金属粉末メタライズから成る複数のメタ
ライズ配線導体4を有している。そして、搭載部2aに
は図示しない半導体素子や圧電振動子等の電子部品が搭
載固定されるとともに、メタライズ配線導体4にはこの
電子部品の各電極が例えば半田バンプ等の電気的接続手
段を介して電気的に接続される。
ば、酸化アルミニウム質焼結体となるセラミックグリー
ンシートに適当な打ち抜き加工を施すとともに、メタラ
イズ配線導体4となるタングステンペーストをスクリー
ン印刷法により所定のパターンに印刷塗布し、しかる
後、これを還元雰囲気中、約1600℃の温度で焼成するこ
とによって製作される。なお、酸化アルミニウム質焼結
体となるセラミックグリーンシートは、酸化アルミニウ
ム・酸化珪素・酸化カルシウム・酸化マグネシウム等の
原料粉末に適当な有機バインダおよび溶剤を添加混合し
て泥漿状となすとともに従来周知のドクタブレード法を
採用してシート状に形成することによって得られ、また
メタライズ配線導体4となるタングステンペーストは、
タングステン粉末に適当な有機バインダ・溶剤を添加混
合して適当な粘度に調整することによって得られる。
その相対向する角部に、タングステンやモリブデン・銅
・銀等の金属粉末メタライズから成る一対の位置合わせ
マーク5が被着形成されている。位置合わせマーク5
は、各配線基板領域2の搭載部2aに電子部品を自動機
で搭載する際に位置合わせの基準となるマークであり、
これを画像認識装置により認識させ、その情報を基にし
て自動機により電子部品が各搭載部2aの所定位置に搭
載されるようになっている。なお、この位置合わせマー
ク5は、セラミック母基板となるセラミックグリーンシ
ートにメタライズ配線導体4となるタングステンペース
トを印刷塗布する際にこれと同時に同じタングステンペ
ーストにより所定のパターンに印刷塗布しておくことに
よって各配線基板領域2の上面に被着形成される。ま
た、この例では、位置合わせマーク5は円形としたが、
位置合わせマーク5は、円形に限らず、四角形や十字型
等の他の形状であってもよい。
いては、セラミック母基板1に配列形成された各配線基
板領域2のうちで不良の配線基板領域2Dがあった場合
に、その不良の配線基板領域2Dの位置合わせマーク5
がレーザー加工により除去されている。この例では位置
合わせマーク5はその両方がレーザー加工により除去さ
れているが、位置合わせマーク5はその片方のみがレー
ザー加工により除去されてもよいし、除去の有無が画像
認識装置で確認できるのであれば、位置合わせマーク5
の一部のみが部分的に除去されていてもかまわない。こ
のように、不良の配線基板領域2Dの位置合わせマーク
5がレーザー加工により除去されていることから、各配
線基板領域2の搭載部2aに電子部品を自動機により搭
載する場合、自動機の画像認識装置により各配線基板領
域2の位置決めマーク5の除去の有無を認識することに
より、自動機がこの配線基板領域2の良否を確実に判断
することができ、その結果、不良の配線基板領域2Dに
電子部品が搭載されることはない。
ては、メタライズ配線導体4の断線・ショート・ニジミ
・拡がり・凹凸、異物の付着、シミ、汚れ、めっきのふ
くれ・変色、カケ、ボイド等があげられる。
子部品を搭載した後、この電子部品が搭載された各配線
基板領域2の上面に電子部品を覆うようにして封止用の
樹脂や蓋体を固着させ、しかる後、セラミック母基板1
を分割線3に沿って分割すれば、多数個の良品の電子装
置のみが同時集約的に製造されることとなる。
せマーク5をレーザー加工により除去するには、例えば
自動の検査装置によって不良の配線基板領域2Dを判別
した後、この不良の配線基板領域2Dの位置合わせマー
ク5にレーザー光線を照射して位置合わせマーク5を飛
散除去させる方法が採用される。また、セラミック母基
板1を分割するには、ダイアモンドカッターやレーザー
カッターによって母基板1を分割線3に沿って切断して
分割する方法が採用される。
されるものではなく、本発明の要旨を逸脱しない範囲で
あれば種々の変更は可能である。
不良の配線基板領域の位置合わせマークがレーザー加工
により除去されていることから、この位置決めマークの
除去の有無を自動機の画像認識装置で認識させることに
より不良の配線基板領域であるか否かを確実に認識させ
ることができ、その結果、不良の配線基板領域に電子部
品が搭載されることはなく、したがって良品の電子装置
のみを多数個、同時集約的に製造することが可能であ
る。
例を示す上面図である。
る。
Claims (1)
- 【請求項1】 上面に電子部品が搭載される搭載部およ
び該搭載部に前記電子部品を位置合わせするための基準
となる位置合わせマークを有する多数の配線基板領域
を、母基板中に縦横に配列形成して成る多数個取り配線
基板であって、前記各配線基板領域のうち、不良の配線
基板領域の前記位置合わせマークがレーザー加工により
除去されていることを特徴とする多数個取り配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30869299A JP4373547B2 (ja) | 1999-10-29 | 1999-10-29 | 多数個取り配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30869299A JP4373547B2 (ja) | 1999-10-29 | 1999-10-29 | 多数個取り配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001127399A true JP2001127399A (ja) | 2001-05-11 |
JP4373547B2 JP4373547B2 (ja) | 2009-11-25 |
Family
ID=17984146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30869299A Expired - Fee Related JP4373547B2 (ja) | 1999-10-29 | 1999-10-29 | 多数個取り配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4373547B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002324964A (ja) * | 2001-04-24 | 2002-11-08 | Kyocera Corp | 多数個取り配線基板 |
JP2002324956A (ja) * | 2001-04-25 | 2002-11-08 | Kyocera Corp | 多数個取り配線基板 |
JP2005317571A (ja) * | 2004-04-26 | 2005-11-10 | Ngk Spark Plug Co Ltd | 部品不良箇所マーキング方法、多数個取り配線基板及びその製造方法 |
JP2008504964A (ja) * | 2004-06-30 | 2008-02-21 | ジーエスアイ ルモニクス コーポレーション | ターゲット表面材料を加工するレーザベース方法およびシステム並びにその製造物 |
JP2008053653A (ja) * | 2006-08-28 | 2008-03-06 | Clover Denshi Kogyo Kk | 多層プリント配線基板の製造方法 |
US7592551B2 (en) | 2006-04-13 | 2009-09-22 | Nitto Denko Corporation | Wired circuit board assembly sheet |
JP2011029279A (ja) * | 2009-07-22 | 2011-02-10 | Murata Mfg Co Ltd | 回路基板、複合部品及びその製造方法 |
JP2011044547A (ja) * | 2009-08-20 | 2011-03-03 | Murata Mfg Co Ltd | 電子部品実装用基板 |
JP2011119660A (ja) * | 2009-10-28 | 2011-06-16 | Kyocera Corp | 多数個取り配線基板 |
JP2011204951A (ja) * | 2010-03-26 | 2011-10-13 | Kyocera Corp | 配線基板 |
EP3361504A1 (en) * | 2017-02-14 | 2018-08-15 | Infineon Technologies AG | Power electronic substrate with marker, manufacturing of a power electronic substrate and detection of a marker |
CN112105164A (zh) * | 2020-10-26 | 2020-12-18 | 广东科翔电子科技股份有限公司 | 一种Any Layer外层4分割曝光对位方法 |
-
1999
- 1999-10-29 JP JP30869299A patent/JP4373547B2/ja not_active Expired - Fee Related
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002324964A (ja) * | 2001-04-24 | 2002-11-08 | Kyocera Corp | 多数個取り配線基板 |
JP4593823B2 (ja) * | 2001-04-24 | 2010-12-08 | 京セラ株式会社 | 多数個取り配線基板 |
JP4587596B2 (ja) * | 2001-04-25 | 2010-11-24 | 京セラ株式会社 | 多数個取り配線基板、電子装置の製造方法 |
JP2002324956A (ja) * | 2001-04-25 | 2002-11-08 | Kyocera Corp | 多数個取り配線基板 |
JP2005317571A (ja) * | 2004-04-26 | 2005-11-10 | Ngk Spark Plug Co Ltd | 部品不良箇所マーキング方法、多数個取り配線基板及びその製造方法 |
JP4515811B2 (ja) * | 2004-04-26 | 2010-08-04 | 日本特殊陶業株式会社 | 部品不良箇所マーキング方法、多数個取り配線基板及びその製造方法 |
JP2008504964A (ja) * | 2004-06-30 | 2008-02-21 | ジーエスアイ ルモニクス コーポレーション | ターゲット表面材料を加工するレーザベース方法およびシステム並びにその製造物 |
US8017871B2 (en) | 2006-04-13 | 2011-09-13 | Nitto Denko Corporation | Wired circuit board assembly sheet |
US7592551B2 (en) | 2006-04-13 | 2009-09-22 | Nitto Denko Corporation | Wired circuit board assembly sheet |
US8362360B2 (en) | 2006-04-13 | 2013-01-29 | Nitto Denko Corporation | Wired circuit board assembly sheet |
US8487189B2 (en) | 2006-04-13 | 2013-07-16 | Nitto Denko Corporation | Wired circuit board assembly sheet |
JP2008053653A (ja) * | 2006-08-28 | 2008-03-06 | Clover Denshi Kogyo Kk | 多層プリント配線基板の製造方法 |
JP2011029279A (ja) * | 2009-07-22 | 2011-02-10 | Murata Mfg Co Ltd | 回路基板、複合部品及びその製造方法 |
JP2011044547A (ja) * | 2009-08-20 | 2011-03-03 | Murata Mfg Co Ltd | 電子部品実装用基板 |
JP2011119660A (ja) * | 2009-10-28 | 2011-06-16 | Kyocera Corp | 多数個取り配線基板 |
JP2011204951A (ja) * | 2010-03-26 | 2011-10-13 | Kyocera Corp | 配線基板 |
EP3361504A1 (en) * | 2017-02-14 | 2018-08-15 | Infineon Technologies AG | Power electronic substrate with marker, manufacturing of a power electronic substrate and detection of a marker |
CN112105164A (zh) * | 2020-10-26 | 2020-12-18 | 广东科翔电子科技股份有限公司 | 一种Any Layer外层4分割曝光对位方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4373547B2 (ja) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5940964A (en) | Fabrication process for circuit substrate having interconnection leads | |
JP4373547B2 (ja) | 多数個取り配線基板 | |
JP3472492B2 (ja) | 多数個取り配線基板 | |
JP3488826B2 (ja) | 配線基板用多数個取り基板 | |
JP3554189B2 (ja) | 多数個取りセラミック配線基板 | |
JP3894841B2 (ja) | 多数個取り配線基板 | |
JP4587596B2 (ja) | 多数個取り配線基板、電子装置の製造方法 | |
JP2005136129A (ja) | 多数個取り配線基板 | |
JP4369631B2 (ja) | 多数個取り配線基板 | |
JP4423181B2 (ja) | 複数個取り配線基板 | |
JP2007227873A (ja) | 複数個取り配線基板 | |
JP3801935B2 (ja) | 電子部品搭載用基板 | |
JP2005019749A (ja) | 配線基板および多数個取り配線基板 | |
JP2004327631A (ja) | 多数個取り配線基板 | |
JP3850343B2 (ja) | 電子部品搭載用基板 | |
JP4593823B2 (ja) | 多数個取り配線基板 | |
JP2005136174A (ja) | 配線基板の製造方法 | |
JP2004047821A (ja) | 多数個取り配線基板 | |
JP2005050935A (ja) | 多数個取り配線基板 | |
JP2002151805A (ja) | 多数個取りセラミック配線基板 | |
JP2004023051A (ja) | 多数個取り配線基板 | |
JP2005340562A (ja) | 多数個取り配線基板 | |
JP2003318511A (ja) | 多数個取り配線基板 | |
JP2004119909A (ja) | 配線基板 | |
JP2005019751A (ja) | 多数個取り配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090904 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |