JP4593823B2 - 多数個取り配線基板 - Google Patents

多数個取り配線基板 Download PDF

Info

Publication number
JP4593823B2
JP4593823B2 JP2001126387A JP2001126387A JP4593823B2 JP 4593823 B2 JP4593823 B2 JP 4593823B2 JP 2001126387 A JP2001126387 A JP 2001126387A JP 2001126387 A JP2001126387 A JP 2001126387A JP 4593823 B2 JP4593823 B2 JP 4593823B2
Authority
JP
Japan
Prior art keywords
wiring board
electronic component
metal bumps
defective
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001126387A
Other languages
English (en)
Other versions
JP2002324964A (ja
Inventor
源太 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001126387A priority Critical patent/JP4593823B2/ja
Publication of JP2002324964A publication Critical patent/JP2002324964A/ja
Application granted granted Critical
Publication of JP4593823B2 publication Critical patent/JP4593823B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子や圧電振動子等の電子部品を搭載するための配線基板となる配線基板領域を広面積の母基板中に縦横に多数個配列形成して成る多数個取り配線基板に関するものである。
【0002】
【従来の技術】
半導体素子や圧電振動子等の電子部品を搭載するための配線基板は、例えば、上面中央部に電子部品が搭載される略四角平板状のセラミックスから成る絶縁基体に、この絶縁基体の上面から下面にかけて導出する複数のメタライズ配線導体を配設させて成る。メタライズ配線導体のうち絶縁基体の上面に導出した部位は電子部品の電極が電気的に接続される電子部品接続パッドを、絶縁基体の下面に導出した部位は外部電気回路基板に接続される外部接続パッドを形成している。なお、電子部品の電極と配線基板の電子部品接続パッドとの電気的接続は、近時は半田や金等から成る金属バンプを介して行なわれるようになってきており、そのような金属バンプを介した接続を容易なものとするため、配線基板の各電子部品接続パッドに金属バンプを予め取着させておくことが一般的である。そして、電子部品の各電極を配線基板の電子部品接続パッドに予め取着させておいた金属バンプを介して電気的および機械的に接続し、しかる後、配線基板の上面に電子部品を覆うようにして封止用の樹脂や蓋体を固着させ、電子部品を気密に封止することによって製品としての電子装置となる。
【0003】
ところで、このような配線基板は、近時における電子装置の小型化の要求に伴い、その大きさが数mm角程度の極めて小さなものとなってきている。そして、そのような小型化した配線基板は、その取り扱いを容易とするとともに製造効率を高いものとするために、多数個の小型配線基板を一枚の広面積の母基板から同時集約的に得るようになした、いわゆる多数個取り配線基板の形態で製作されている。
【0004】
このような多数個取り配線基板は、広面積の母基板中にそれぞれが小型の配線基板となる多数の配線基板領域が各々分割線で区切られて縦横の並びに一体的に配列形成されて成り、各配線基板領域には、それぞれの上面から下面に導出する配線導体が形成されているとともに配線導体の電子部品接続パッドには金属バンプが取着されている。そして、各配線基板領域に電子部品をその各電極が電子部品接続パッドに金属バンプを介して電気的に接続されるようにして搭載固定するとともに、この電子部品を覆うようにして各配線基板領域の上面に封止用の樹脂や蓋体を固着させ、しかる後、母基板を分割線に沿って分割することにより多数個の電子装置が同時集約的に製作されるのである。
【0005】
なお、このような多数個取りの配線基板において、各配線基板領域に電子部品を搭載するには、例えばレーザー光を使用した三次元寸法測定装置を備えた自動機が使用されており、各配線基板領域における金属バンプの位置および高さを自動機の三次元寸法測定装置で測定し、その情報を基にして電子部品の各電極と金属バンプとを位置合わせして自動で搭載する方法が採用されている。
【0006】
【発明が解決しようとする課題】
しかしながら、このような多数個取り配線基板によると、製造上のばらつきや不具合等により、母基板中に配列形成された多数個の配線基板領域のうちのいくつかに、例えば断線やショート・異物の付着・汚れ・染み・傷・欠け等の不具合を有する不良の配線基板領域が含まれていることがある。このような不良の配線基板領域が含まれている場合には、不良の配線基板領域の上面に例えば油性の塗料で印を付けておき、この印を三次元寸法測定装置で認識することにより各配線基板領域に自動機で電子部品を搭載する際にこの印のついた配線基板領域を不良と判定させ、この不良の配線基板領域については電子部品を搭載しないようにプログラムしておくことがなされていた。
【0007】
ところが、不良の配線基板領域の上面に油性の塗料で印をつけた場合、塗料のかすれ等により厚み不足があると、その印を三次元寸法測定装置で確実に認識することができず、自動機が不良の配線基板領域を正常な配線基板領域と誤認して、この不良の配線基板領域に電子部品を搭載してしまうことがあり、その場合、不良の電子装置が製造されてしまうという問題点を有していた。
【0008】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、不良の配線基板領域に電子部品が搭載されることがなく、良品の電子装置のみを多数個、同時集約的に製造することが可能な多数個取り配線基板を提供することにある。
【0009】
【課題を解決するための手段】
本発明の多数個取り配線基板は、絶縁基体の上面に電子部品の電極が接続される複数の金属バンプを配設して成る多数の配線基板領域を、板状の母基板中に一体的に縦横に配列形成して成る多数個取り配線基板であって、各配線基板領域のうち、不良の配線基板領域は、その金属バンプの少なくとも一つが他の金属バンプの3/4以下の高さとなるように潰されていることを特徴とするものである。
【0010】
本発明の多数個取り配線基板によれば、不良の配線基板領域は、その金属バンプの少なくとも一つが他の金属バンプの3/4以下の高さとなるように潰されていることから、この潰れた金属バンプを自動機の三次元寸法測定装置で測定させることにより不良の配線基板領域であるか否かを確実に判定させることができる。
【0011】
【発明の実施の形態】
つぎに、本発明の多数個取り配線基板を添付の図面を基に説明する。
【0012】
図1は、本発明の多数個取り配線基板の実施の形態の一例を示す上面図、図2は断面図であり、これらの図において、1はセラミック母基板、2は配線基板領域である。
【0013】
セラミック母基板1は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・ガラス−セラミックス等のセラミックス材料から成る略四角形の平板であり、その中央部に各々が小型の配線基板となる多数の配線基板領域2が仮想線である分割線3で仕切られて縦横に一体的に配列形成されている。
【0014】
セラミック母基板1に配列形成された各配線基板領域2は、セラミックス材料から成る絶縁基体4の上面から下面にかけてタングステンやモリブデン・銅・銀等の金属粉末メタライズから成る複数のメタライズ配線導体5が配設されて成る。
【0015】
絶縁基体4は、電子部品を支持するための支持部材として機能するとともに各メタライズ配線導体5を互いに電気的に絶縁して保持する保持部材として機能し、その上面側に電子部品が搭載される。
【0016】
また、メタライズ配線導体5は、絶縁基体4の上面に搭載される電子部品を外部電気回路基板に電気的に接続するための導電路として機能し、絶縁基体4の上面に導出した部位に電子部品の電極が接続される電子部品接続パッド5aが、絶縁基体4の下面に導出した部位に外部電気回路に接続される外部接続パッド5bが形成されている。
【0017】
さらに、各配線基板領域2の電子部品接続パッド5aには、例えば鉛−錫合金や銀−錫合金等の半田や金等から成る金属バンプ6が取着されている。
【0018】
金属バンプ6は、電子部品の電極とメタライズ配線導体5とを電気的および機械的に接続するための接続部材として機能し、この金属バンプ6に電子部品の電極を接続することにより電子部品が各配線基板領域2上に搭載固定されるとともに電子部品の電極とメタライズ配線導体5とが電気的に接続されることになる。
【0019】
なお、このようなセラミック母基板1は、例えば、セラミックグリーンシートに適当な打ち抜き加工を施すとともに、このセラミックグリーンシートにメタライズ配線導体5用のメタライズペーストをスクリーン印刷法により所定のパターンに印刷塗布し、しかる後、これを高温で焼成することによって製作され、金属バンプ6は、例えば半田から成る場合であれば、電子部品接続パッド5aにニッケルや金等の半田との濡れ性に優れる金属をめっき法により被着させるとともにその上にボール状やペースト状の半田を載置して半田の溶融温度以上の温度で加熱して溶融させた後に冷却することによって、金から成る場合であれば、電子部品接続パッド5a上に例えばニッケルめっき層を下地として金めっき層を10〜100μm程度の厚みに被着させることによって取着される。
【0020】
そして、本発明の多数個取り配線基板においては、セラミック母基板1に配列形成された各配線基板領域2のうちで不良の配線基板領域2Dがあった場合に、その不良の配線基板領域2Dの金属バンプ6の一つ6Mが他の金属バンプ6の3/4以下の高さとなるように潰されている。なお、この例では不良の配線基板領域2Dの金属バンプ6のうちの一つ6Mが潰されているが、不良の配線基板領域2Dの金属バンプ6のうち二つ以上が潰されていても構わない。このように、不良の配線基板領域2Dの金属バンプ6の少なくとも一つ6Mが他の金属バンプ6の3/4以下の高さとなるように潰されていることから、各配線基板領域2の搭載部4aに電子部品を自動機により搭載する場合、自動機の三次元寸法測定装置により各配線基板領域4の金属バンプ6の高さを測定することにより、自動機がこの配線基板領域2の良否を確実に判定することができ、その結果、不良の配線基板領域2Dに電子部品が搭載されることはない。
【0021】
なお、不良の配線基板領域2Dの潰された金属バンプ6Mの高さが他の金属バンプ6の高さの3/4を超えると、その高さの違いを三次元寸法測定装置により測定する際に確実に判定することが困難となる。したがって、不良の配線基板領域2Dの潰された金属バンプ6Mは、他の金属バンプ6の3/4以下の高さとなるように潰されていることに特定される。
【0022】
また、不良の配線基板領域2Dの金属バンプ6を潰すには、例えばパルスヒート方式を用いた加熱装置により金属バンプ6の溶融温度より低い温度で加熱して金属バンプ6を軟化させるとともにこの軟化した金属バンプ6を例えば下面が平坦な金属棒で上方からプレスする方法が採用される。
【0023】
そして、正常な配線基板領域2の全てに電子部品を搭載した後、この電子部品が搭載された各配線基板領域2の上面に電子部品を覆うようにして封止用の樹脂や蓋体を固着させ、しかる後、セラミック母基板1を分割線3に沿って分割すれば、多数個の良品の電子装置のみが同時集約的に製造されることとなる。セラミック母基板1を分割するには、ダイアモンドカッターやレーザーカッターによって母基板1を分割線3に沿って切断して分割する方法が採用される。あるいは、母基板1用のセラミックグリーンシートの上面および/または下面に分割線3に沿って細い切れ込みを入れることにより分割溝を形成しておき、この分割溝に沿って破断する方法が採用される。
【0024】
なお、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0025】
【発明の効果】
本発明の多数個取り配線基板によれば、不良の配線基板領域は、その金属バンプの少なくとも一つが他の金属バンプの3/4以下の高さとなるように潰れていることから、この潰れた金属バンプを自動機の三次元寸法測定装置で測定させることにより不良の配線基板領域であるか否かを確実に判定させることができ、その結果、不良の配線基板領域に電子部品が搭載されることはなく、したがって良品の電子装置のみを多数個、同時集約的に製造することが可能となる。
【図面の簡単な説明】
【図1】本発明の多数個取り配線基板の実施の形態の一例を示す上面図である。
【図2】図1に示す多数個取り配線基板の断面図である。
【符号の説明】
1・・・母基板
2・・・配線基板領域
2D・・・不良の配線基板領域
4・・・絶縁基体
6・・・金属バンプ
6M・・・潰された金属バンプ

Claims (1)

  1. 絶縁基体の上面に電子部品の電極が接続される複数の金属バンプを配設して成る多数の配線基板領域を、板状の母基板中に一体的に縦横に配列形成して成る多数個取り配線基板であって、前記各配線基板領域のうち、不良の配線基板領域は、その金属バンプの少なくとも一つが他の金属バンプの3/4以下の高さとなるように潰されていることを特徴とする多数個取り配線基板。
JP2001126387A 2001-04-24 2001-04-24 多数個取り配線基板 Expired - Fee Related JP4593823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001126387A JP4593823B2 (ja) 2001-04-24 2001-04-24 多数個取り配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001126387A JP4593823B2 (ja) 2001-04-24 2001-04-24 多数個取り配線基板

Publications (2)

Publication Number Publication Date
JP2002324964A JP2002324964A (ja) 2002-11-08
JP4593823B2 true JP4593823B2 (ja) 2010-12-08

Family

ID=18975435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001126387A Expired - Fee Related JP4593823B2 (ja) 2001-04-24 2001-04-24 多数個取り配線基板

Country Status (1)

Country Link
JP (1) JP4593823B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4515805B2 (ja) * 2004-04-14 2010-08-04 日本特殊陶業株式会社 部品不良箇所マーキング方法、バンプ付き部品の不良箇所マーキング方法、多数個取り配線基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240569A (ja) * 1994-02-28 1995-09-12 Taiyo Yuden Co Ltd 回路基板及びそのマーキング検知方法
JPH1058241A (ja) * 1996-08-20 1998-03-03 Matsushita Electric Ind Co Ltd 導電性ボールの搭載装置および搭載方法
JPH11191668A (ja) * 1997-12-26 1999-07-13 Sony Corp 集合基板およびその各分割部分の良否判別方法
JP2001127399A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 多数個取り配線基板
JP2002100899A (ja) * 2000-09-25 2002-04-05 Yamaha Motor Co Ltd 実装方法及び表面実装機

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240569A (ja) * 1994-02-28 1995-09-12 Taiyo Yuden Co Ltd 回路基板及びそのマーキング検知方法
JPH1058241A (ja) * 1996-08-20 1998-03-03 Matsushita Electric Ind Co Ltd 導電性ボールの搭載装置および搭載方法
JPH11191668A (ja) * 1997-12-26 1999-07-13 Sony Corp 集合基板およびその各分割部分の良否判別方法
JP2001127399A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 多数個取り配線基板
JP2002100899A (ja) * 2000-09-25 2002-04-05 Yamaha Motor Co Ltd 実装方法及び表面実装機

Also Published As

Publication number Publication date
JP2002324964A (ja) 2002-11-08

Similar Documents

Publication Publication Date Title
CN106688091A (zh) 布线基板、电子装置以及电子模块
CN106463476B (zh) 布线基板、电子装置以及电子模块
JP5455028B2 (ja) 回路基板構造体
JP4373547B2 (ja) 多数個取り配線基板
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
US20080136580A1 (en) Chip network resistor contacting pcb through solder balls and semiconductor module having the same
CN109075133A (zh) 电子部件搭载用基板、电子装置以及电子模块
JP4593823B2 (ja) 多数個取り配線基板
JP4587596B2 (ja) 多数個取り配線基板、電子装置の製造方法
JP3404375B2 (ja) 多数個取り配線基板
JP4369631B2 (ja) 多数個取り配線基板
JP4605945B2 (ja) 多数個取り配線基板、電子装置の製造方法
JP4484672B2 (ja) 多数個取り配線基板
EP0100727B1 (en) Semiconductor device comprising a ceramic base
JPH10173083A (ja) 電子部品搭載用配線基板とその製造方法
JP4041268B2 (ja) 配線基板の製造方法
JP3894841B2 (ja) 多数個取り配線基板
JP2005019749A (ja) 配線基板および多数個取り配線基板
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP3798992B2 (ja) 多数個取りセラミック配線基板
JP6030351B2 (ja) 配線基板および電子装置
JP2005302957A (ja) 多数個取り配線基板
JP3894810B2 (ja) 多数個取り配線基板
JP6001464B2 (ja) 配線基板および電子装置
JP2003318511A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4593823

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees