JP4041268B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4041268B2 JP4041268B2 JP2000203958A JP2000203958A JP4041268B2 JP 4041268 B2 JP4041268 B2 JP 4041268B2 JP 2000203958 A JP2000203958 A JP 2000203958A JP 2000203958 A JP2000203958 A JP 2000203958A JP 4041268 B2 JP4041268 B2 JP 4041268B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metallized
- conductors
- conductor
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を収容するための半導体素子収納用パッケージに好適な配線基板の製造方法に関するものである。
【０００２】
【従来の技術】
ＭＰＵ等の半導体素子を収納するための半導体素子収納用パッケージとして、例えばピングリッドアレイ型の半導体素子収納用パッケージが知られている。このピングリッドアレイ型半導体素子収納用パッケージは、例えばアルミナセラミックス等の電気絶縁材料から成り、その上面中央部に半導体素子を収容するための凹部が形成されている絶縁基体に、この凹部内の上面から内部を介して下面にかけて導出するタングステンやモリブデン等の高融点金属から成る複数の配線用メタライズ導体が被着形成されて成る略四角平板状の配線基板と、この配線基板の下面に導出した各配線用メタライズ導体に銀ろう等のろう材を介して取着された鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属から成る外部リードピンと、金属やセラミックスから成り、凹部を覆う蓋体とから構成されている。そして、この半導体素子収納用パッケージは、配線基板の凹部内に半導体素子を収容固定するとともに、この半導体素子の各電極を凹部内の対応する各配線用メタライズ導体にボンディングワイヤを介して電気的に接続し、しかる後、配線基板の凹部周囲の上面に凹部を覆うようにして蓋体を接合し、配線基板と蓋体とからなる容器内部に半導体素子を気密に封止することによって製品としての半導体装置となる。この半導体装置においては、外部リードピンを外部電気回路基板の配線導体に接続することによって内部に収納される半導体素子が外部電気回路に電気的に接続されることになる。
【０００３】
かかる半導体素子収納用パッケージは、これを構成する配線基板の配線用メタライズ導体の露出表面および外部リードピン表面に、これらの配線用メタライズ導体および外部リードピンが酸化腐食するのを防止するとともに配線用メタライズ導体とボンディングワイヤとの接続および外部リードピンと外部電気回路基板の配線導体との接続を良好とするために、通常であれば、ニッケルめっき層および金めっき層から成るめっき金属層が電解めっき法により順次被着されている。
【０００４】
このような半導体素子収納用パッケージ用において、配線用メタライズ導体および外部リードピンにめっき金属層を被着させるには、配線基板の各配線用メタライズ導体から絶縁基体の側面にかけてめっき引出し用メタライズ導体を予め導出させておくとともに、絶縁基体の側面に各めっき引出し用メタライズ導体を電気的に共通に接続する帯状の短絡用メタライズ導体を被着させておくことにより、各配線用メタライズ導体およびこれに取着された外部リードピンを電気的に共通に接続しておき、しかる後、短絡用メタライズ導体からめっき引出し用メタライズ導体を介して各配線用メタライズ導体およびこれに接続された外部リードピンへ電解めっきのための電荷を供給して、各配線用メタライズ導体および外部リードピンの表面に電解めっきによるめっき金属層を被着させ、最後に絶縁基体に被着させた短絡用メタライズ導体を機械的研削方法を採用して研削除去することにより各配線用メタライズ導体およびこれに取着された外部リードピンを電気的に独立させる方法が採られている。
【０００５】
なお、従来、絶縁基体の側面に被着させた短絡用メタライズ導体の研削除去は、絶縁基体の側面をダイヤモンド砥石にて絶縁基体の上下面に垂直な方向に沿って研削する方法によって行われていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージ用の配線基板の製造方法によると、各配線用メタライズ導体およびこれに取着された外部リードピンの表面にめっき金属層を被着させた後、絶縁基体側面を絶縁基体の上下面に垂直な方向に沿って研削することにより短絡用メタライズ導体を除去していることから、研削の際に砥石が絶縁基体の上面または下面に対して垂直に当り、そのため、この上面または下面と側面との角部に砥石による衝撃が大きく印加されてこの角部に微小なクラックが発生しやすい。そして、絶縁基体にこのようなクラックがある場合、パッケージの内部に半導体素子を収容する際や収容した後に、絶縁基体に熱応力や外力による衝撃等が印加されたりすると、このようなクラックが熱応力や衝撃等により絶縁基体の内部にまで進行し、その結果、パッケージの気密性が低下したり、配線用メタライズ導体に断線が発生したりして、半導体素子を正常に作動させることができなくなることがあるという問題点を有していた。
【０００７】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、絶縁基体にクラックの進行による気密性低下や配線用メタライズ導体の断線が発生することがなく、内部に収容する半導体素子を長期間にわたり正常に作動させることができる、半導体素子収納用パッケージ用に好適な信頼性の高い配線基板を提供することにある。
【０００８】
本発明の配線基板の製造方法は、基板を準備する工程と、複数の配線用メタライズ導体の露出表面に電解めっきによるめっき金属層を被着させる工程と、複数の配線用メタライズ導体を互いに電気的に独立させる工程とを有している。基板は、略四角平板状の絶縁基体の内部に複数の配線用メタライズ導体が配設されているとともに、複数の配線用メタライズ導体の各々から絶縁基体の側面にかけてそれぞれ導出された複数のめっき引出し用メタライズ導体および側面に被着されて複数のめっき引出し用メタライズ導体を電気的に接続する短絡用メタライズ導体が配設されている。基板は、絶縁基体の上面に半導体素子の搭載部を有している。めっき金属層を被着させる工程は、短絡用メタライズ導体および複数のめっき引出し用メタライズ導体を介して複数の配線用メタライズ導体に電荷を供給することにより行われる。複数の配線用メタライズ導体を互いに電気的に独立させる工程は、絶縁基体の側面を、側面に略平行でかつ絶縁基体の上下面に対して３０〜６０°傾いた方向に沿って研削することにより、短絡用メタライズ導体を除去して行われる。
【０００９】
本発明の配線基板の製造方法によれば、各配線用メタライズ導体に電解めっきによるめっき金属層を被着させた後、絶縁基体の側面を、側面に略平行で絶縁基体の上下面に対して３０〜６０°傾いた方向に沿って研削することにより絶縁基体の側面に被着させた短絡用メタライズ導体を除去することにより、砥石が絶縁基体の上下面に対して斜めに当るので、研削の際に砥石による衝撃が分散緩和され、それにより微小なクラックの発生が有効に防止される。
【００１０】
【発明の実施の形態】
次に、本発明を添付の図面に基づき詳細に説明する。図1は本発明の製造方法により製造される配線基板を半導体素子収納用パッケージに用いた場合の実施の形態の一例を示す断面図であり、１は絶縁基体、２は配線用メタライズ導体、3は外部リードピン、４は蓋体である。
【００１１】
絶縁基体１は、例えばアルミナセラミックス等の電気絶縁材料から成る略四角平板であり、その上面中央部に半導体素子５を収容するための凹部１ａが形成されており、凹部１ａ内には半導体素子５が収容固定される。
【００１２】
また、絶縁基体１には、その凹部１ａ内から下面にかけて、タングステンやモリブデン等の金属粉末メタライズから成る複数の配線用メタライズ導体２が被着形成されている。配線用メタライズ導体２は、凹部１ａ内に収容される半導体素子５の各電極を外部電気回路に電気的に接続するための導電路の一部として機能し、その凹部１ａ内部位には、半導体素子５の各電極がボンディングワイヤ６を介して電気的に接続され、絶縁基体１の下面に導出した部位には、外部リードピン３が銀ろう等のろう材を介して接合されている。
【００１３】
配線用メタライズ導体２に接合された外部リードピン３は、例えば、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属から成る略円柱状であり、この外部リードピン３を外部電気回路基板の配線導体に接続することによって内部に収納される半導体素子５がボンディングワイヤ６・配線用メタライズ導体２および外部リードピン３を介して外部電気回路に電気的に接続されることになる。
【００１４】
また、蓋体４は、鉄−ニッケル−コバルト合金やセラミックス材料から成る略平板であり、ろう材やガラス・樹脂等から成る封止材を介して絶縁基体１上面に接合されることにより半導体素子５を凹部１ａ内に気密に封止する。
【００１５】
なお、この半導体素子収納用パッケージ用の配線基板においては、配線用メタライズ導体２および外部リードピン３が酸化腐食するのを防止するとともに、配線用メタライズ導体２とボンディングワイヤ６との接続や外部リードピン３と外部電気回路基板の配線導体との接続を良好とするために、配線用メタライズ導体２および外部リードピン３の表面に電解めっきにより、１〜10μｍ程度の厚みのニッケルめっき層７および0.1〜３μｍ程度の厚みの金めっき層８が順次被着されている。
【００１６】
そして、この配線基板の絶縁基体１の凹部１ａ底面に半導体素子５を接着固定するとともに半導体素子５の各電極をボンディングワイヤ６を介して配線用メタライズ導体２に接続した後、絶縁基体１の上面に蓋体４をろう材や樹脂等から成る封止材を介して接合することにより半導体装置が完成する。
【００１７】
次に、上述の半導体素子収納用パッケージ用の配線基板を製造する製造方法について図２〜図７を参照して詳細に説明する。
【００１８】
まず、図２に断面図で示すように、上面中央部に半導体素子を収容するための凹部１ａを有するとともに凹部１ａ内から下面にかけて導出する複数の配線用メタライズ導体２と、各配線用メタライズ導体２から側面にかけてそれぞれ導出する複数のめっき引出し用メタライズ導体９と、側面に被着され、各めっき引出し用メタライズ導体９を電気的に共通に接続する短絡用メタライズ導体10とを有する略四角平板状の絶縁基体１から成る基板を準備するとともに複数本の外部リードピン３を準備する。
【００１９】
絶縁基体１は、例えばアルミナセラミックスから成る場合であれば、酸化アルミニウム・酸化珪素・酸化カルシウム・酸化マグネシウム等の原料粉末に適当な有機バインダ・溶剤を添加混合して泥漿状となすとともに、これをドクターブレード法等のシート成形法を採用してシート状となすことによって複数枚のセラミックグリーンシートを得て、しかる後、これらのセラミックグリーンシートに適当な打ち抜き加工を施すとともに各配線用メタライズ導体２および各めっき引出し用メタライズ導体９となる金属ペーストをスクリーン印刷法等の厚膜手法を採用して所定のパターンに印刷塗布し、次にこれらのセラミックグリーンシートを上下に積層するとともに適当な大きさに切断して側面にめっき引出し用メタライズ導体９となる金属ペーストの一端が露出した絶縁基体１用の生セラミック成形体を得て、次にこの生セラミック成形体の側面に短絡用メタライズ導体10となる金属ペーストをスクリーン印刷法等の厚膜手法を採用して各めっき引出し用メタライズ導体９となる金属ペーストを共通に繋ぐ所定のパターンに印刷塗布し、最後に、この生セラミック成形体を還元雰囲気中において約1600℃の高温で焼成することによって製作される。
【００２０】
なお、各配線用メタライズ導体２および各めっき引出し用メタライズ導体９・短絡用メタライズ導体10となる金属ペーストは、例えば各配線用メタライズ導体２および各めっき引出し用メタライズ導体９・短絡用メタライズ導体10がタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤を添加混合して適当な粘度のペースト状となすことによって製作される。
【００２１】
他方、外部リードピン３は、鉄−ニッケル−コバルト合金から成る場合であれば、鉄−ニッケル−コバルト合金の線材に適当な切断加工およびヘッダー加工を施すことにより上端部が大径となった略円柱状に製作される。
【００２２】
次に、図３に断面図で示すように、各配線用メタライズ導体２で絶縁基体１の下面に導出した部位にそれぞれ外部リードピン３をろう付けする。これにより、配線用メタライズ導体２およびこれに接合された外部リードピン３が各引き出し用メタライズ導体９および短絡用メタライズ導体10を介して電気的に共通に接続された状態となる。なお、絶縁基体１の各配線用メタライズ導体２に外部リードピン３をろう付けするには、各配線用メタライズ導体２の露出表面に0.2〜２μｍ程度の図示しない無電解ニッケルめっき層を予め被着させておくとともに外部リードピン３の上端面に銀−銅ろう等のろう材を予め溶着させておき、次に各配線用メタライズ導体２上に外部リードピン３をこれに溶着させたろう材を挟んで配置するとともにこれらを電気炉等の加熱装置により還元雰囲気中で加熱してろう材を溶融させることによりろう付けする方法が採用される。
【００２３】
次に、図４に断面図で示すように、絶縁基体１の側面を電解めっき用のラック11で保持させる。このとき、絶縁基体１の側面に被着させた短絡用メタライズ導体10とラック11とが接触してラック11を介して短絡用メタライズ導体10に電解めっきのための電荷を供給可能となる。なお、ラック11は、弾性を有する金属から成り、絶縁基体１を保持する以外の部分はラック11に余分な電解めっき膜が被着することがないように樹脂膜12で被覆されている。
【００２４】
次に、図５に断面図で示すように、ラック11で保持された絶縁基体１を図示しない電解ニッケルめっき液中に浸漬するとともにラック11から短絡用メタライズ導体10およびめっき引出し用メタライズ導体９を介して各配線用メタライズ導体２およびこれに接続された外部リードピン３に電解めっきのための電荷を供給することによって配線用メタライズ導体２およびこれに接続された外部リードピン３の表面に電解ニッケルめっき層７を被着させる。
【００２５】
次に、図６に断面図で示すように、ラック11で保持された絶縁基体１を図示しない電解金めっき液中に浸漬するとともにラック11から短絡用メタライズ導体10およびめっき引出し用メタライズ導体９を介して各配線用メタライズ導体２およびこれに接続された外部リードピン３に電解めっきのための電荷を供給することによって、配線用メタライズ導体２およびこれに接続された外部リードピン３の表面の電解ニッケルめっき層７上に電解金めっき層８を順次被着させる。なお、ニッケルめっき層７および金めっき層８は、これらを連続して被着させてもよいし、一旦ニッケルめっき層７のみを被着させてこれを400〜900℃程度で熱処理した後、その上に金めっき層８を被着させるようにしてもよい。
【００２６】
最後に、図７に斜視図で示すように、絶縁基体１の側面をこの側面に略平行で、かつ絶縁基体１の上下面に対して30〜60゜傾いた方向に沿ってダイヤモンド砥石等を使って研削することにより絶縁基体１から短絡用メタライズ導体10を研削除去し、各配線用メタライズ導体２およびこれに取着された外部リードピン３を電気的に独立させることにより、本発明の配線基板を用いた、図１に示す半導体素子収納用パッケージの蓋体４を除く部分が完成する。
【００２７】
このとき、砥石が絶縁基体１の上下面に対して30〜60゜の角度で斜めに当るので、研削の際の砥石による衝撃が分散緩和され、そのため絶縁基体１の側面と上下面との間の角部に微小なクラックが発生することが有効に防止される。その結果、本発明によれば、配線基板を構成する絶縁基体１における微小クラックの進行による気密性の低下や配線用メタライズ導体２の断線が発生することがなく、内部に収容する半導体素子５を長期間にわたり正常に作動させることができる、半導体素子収納用パッケージ用に好適な信頼性の高い配線基板を提供することができる。
【００２８】
なお、絶縁基体１の側面を研削する際に、絶縁基体ｌの上下面に対する研削方向の傾きが30°未満の場合は、研削される側面とこれに隣接する側面との間の角部に砥石による衝撃が大きく印加されてこの角部に微小なクラックが発生しやすくなり、他方、60゜を超えると、上面または下面と側面との間の角部に砥石による衝撃が大きく印加されて、この角部に微小なクラックが発生しやすくなる。したがって、絶縁基体１の上下面に対する研削方向の傾きは30°〜60°の範囲に特定される。
【００２９】
さらに、絶縁基体１の研削された側面は、その表面粗さ（Ｒａ）が0.01μｍ未満の場合には、そのような平滑な面を得るために砥石の砥粒を極めて細かなものとする必要があり、そのため絶縁基体１側面に被着させた短絡用メタライズ導体10を除去するのに多くの時間を要するため作業性が低下しやすくなる。他方、表面粗さ（Ｒａ）が１μｍを超えると、研削の際に砥石と絶縁基体１との摩擦が大きくなり、絶縁基体１の上下面に対して30〜60゜の角度で研削したとしても絶縁基体１に微小なクラックが発生しやすくなる。したがって、絶縁基体１の研削された側面の表面粗さ（Ｒａ）は0.01μｍ〜１μｍの範囲であることが好ましい。
【００３０】
かくして、本発明の配線基板の製造方法によれば、配線基板を構成する絶縁基体１にクラックの進行による気密性低下や配線用メタライズ導体２の断線が発生することがないので、内部に収容する半導体素子５を長期間にわたり正常に作動させることができる、半導体素子収納用パッケージに好適な信頼性の高い配線基板を提供することができる。
【００３１】
なお、本発明は、上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であることはいうまでもない。
【００３２】
例えば、上述の実施の形態の一例では、本発明を配線用メタライズ導体２に外部リードピン３が接合されたピングリッドアレイ型の半導体素子収納用パッケージ用の配線基板に適用したが、本発明は、配線用メタライズ導体２に外部リード端子が接合されていない、いわゆるランドグリッドアレイ型の半導体素子収納用パッケージやボールグリッドアレイ型の半導体素子収納用パッケージに用いられる配線基板にも適用可能である。
【００３３】
【発明の効果】
本発明の配線基板の製造方法によれば、絶縁基体に配設した各配線用メタライズ導体に電解めっきによるめっき金属層を被着させた後、絶縁基体の側面をこの側面に略平行で、かつ絶縁基体の上下面に対して30〜60゜傾いた方向に沿って研削することにより絶縁基体の側面に被着させた短絡用メタライズ導体を除去することから、砥石が絶縁基体の上下面に対して斜めに当るので、研削の際に砥石による衝撃が分散緩和され、それによりクラックの発生が有効に防止されるため、絶縁基体にクラックの進行による気密性低下や配線用メタライズ導体の断線が発生することがなく、内部に収容する半導体素子を長期間にわたり正常に作動させることができる、半導体素子収納用パッケージ用に好適な信頼性の高い配線基板を得ることができる。
【図面の簡単な説明】
【図１】本発明の製造方法により製造される配線基板を半導体素子収納用パッケージに用いた場合の実施の形態の一例を示す断面図である。
【図２】本発明の配線基板の製造方法を説明するための断面図である。
【図３】本発明の配線基板の製造方法を説明するための断面図である。
【図４】本発明の配線基板の製造方法を説明するための断面図である。
【図５】本発明の配線基板の製造方法を説明するための断面図である。
【図６】本発明の配線基板の製造方法を説明するための断面図である。
【図７】本発明の配線基板の製造方法を説明するための斜視図である。
【符号の説明】
１・・・・・・絶縁基体
２・・・・・・配線用メタライズ導体
７，８・・・・・・めっき金属層
９・・・・・・めっき引出し用メタライズ導体
10・・・・・・短絡用メタライズ導体
【発明の属する技術分野】
本発明は、半導体素子を収容するための半導体素子収納用パッケージに好適な配線基板の製造方法に関するものである。
【０００２】
【従来の技術】
ＭＰＵ等の半導体素子を収納するための半導体素子収納用パッケージとして、例えばピングリッドアレイ型の半導体素子収納用パッケージが知られている。このピングリッドアレイ型半導体素子収納用パッケージは、例えばアルミナセラミックス等の電気絶縁材料から成り、その上面中央部に半導体素子を収容するための凹部が形成されている絶縁基体に、この凹部内の上面から内部を介して下面にかけて導出するタングステンやモリブデン等の高融点金属から成る複数の配線用メタライズ導体が被着形成されて成る略四角平板状の配線基板と、この配線基板の下面に導出した各配線用メタライズ導体に銀ろう等のろう材を介して取着された鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属から成る外部リードピンと、金属やセラミックスから成り、凹部を覆う蓋体とから構成されている。そして、この半導体素子収納用パッケージは、配線基板の凹部内に半導体素子を収容固定するとともに、この半導体素子の各電極を凹部内の対応する各配線用メタライズ導体にボンディングワイヤを介して電気的に接続し、しかる後、配線基板の凹部周囲の上面に凹部を覆うようにして蓋体を接合し、配線基板と蓋体とからなる容器内部に半導体素子を気密に封止することによって製品としての半導体装置となる。この半導体装置においては、外部リードピンを外部電気回路基板の配線導体に接続することによって内部に収納される半導体素子が外部電気回路に電気的に接続されることになる。
【０００３】
かかる半導体素子収納用パッケージは、これを構成する配線基板の配線用メタライズ導体の露出表面および外部リードピン表面に、これらの配線用メタライズ導体および外部リードピンが酸化腐食するのを防止するとともに配線用メタライズ導体とボンディングワイヤとの接続および外部リードピンと外部電気回路基板の配線導体との接続を良好とするために、通常であれば、ニッケルめっき層および金めっき層から成るめっき金属層が電解めっき法により順次被着されている。
【０００４】
このような半導体素子収納用パッケージ用において、配線用メタライズ導体および外部リードピンにめっき金属層を被着させるには、配線基板の各配線用メタライズ導体から絶縁基体の側面にかけてめっき引出し用メタライズ導体を予め導出させておくとともに、絶縁基体の側面に各めっき引出し用メタライズ導体を電気的に共通に接続する帯状の短絡用メタライズ導体を被着させておくことにより、各配線用メタライズ導体およびこれに取着された外部リードピンを電気的に共通に接続しておき、しかる後、短絡用メタライズ導体からめっき引出し用メタライズ導体を介して各配線用メタライズ導体およびこれに接続された外部リードピンへ電解めっきのための電荷を供給して、各配線用メタライズ導体および外部リードピンの表面に電解めっきによるめっき金属層を被着させ、最後に絶縁基体に被着させた短絡用メタライズ導体を機械的研削方法を採用して研削除去することにより各配線用メタライズ導体およびこれに取着された外部リードピンを電気的に独立させる方法が採られている。
【０００５】
なお、従来、絶縁基体の側面に被着させた短絡用メタライズ導体の研削除去は、絶縁基体の側面をダイヤモンド砥石にて絶縁基体の上下面に垂直な方向に沿って研削する方法によって行われていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージ用の配線基板の製造方法によると、各配線用メタライズ導体およびこれに取着された外部リードピンの表面にめっき金属層を被着させた後、絶縁基体側面を絶縁基体の上下面に垂直な方向に沿って研削することにより短絡用メタライズ導体を除去していることから、研削の際に砥石が絶縁基体の上面または下面に対して垂直に当り、そのため、この上面または下面と側面との角部に砥石による衝撃が大きく印加されてこの角部に微小なクラックが発生しやすい。そして、絶縁基体にこのようなクラックがある場合、パッケージの内部に半導体素子を収容する際や収容した後に、絶縁基体に熱応力や外力による衝撃等が印加されたりすると、このようなクラックが熱応力や衝撃等により絶縁基体の内部にまで進行し、その結果、パッケージの気密性が低下したり、配線用メタライズ導体に断線が発生したりして、半導体素子を正常に作動させることができなくなることがあるという問題点を有していた。
【０００７】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、絶縁基体にクラックの進行による気密性低下や配線用メタライズ導体の断線が発生することがなく、内部に収容する半導体素子を長期間にわたり正常に作動させることができる、半導体素子収納用パッケージ用に好適な信頼性の高い配線基板を提供することにある。
【０００８】
本発明の配線基板の製造方法は、基板を準備する工程と、複数の配線用メタライズ導体の露出表面に電解めっきによるめっき金属層を被着させる工程と、複数の配線用メタライズ導体を互いに電気的に独立させる工程とを有している。基板は、略四角平板状の絶縁基体の内部に複数の配線用メタライズ導体が配設されているとともに、複数の配線用メタライズ導体の各々から絶縁基体の側面にかけてそれぞれ導出された複数のめっき引出し用メタライズ導体および側面に被着されて複数のめっき引出し用メタライズ導体を電気的に接続する短絡用メタライズ導体が配設されている。基板は、絶縁基体の上面に半導体素子の搭載部を有している。めっき金属層を被着させる工程は、短絡用メタライズ導体および複数のめっき引出し用メタライズ導体を介して複数の配線用メタライズ導体に電荷を供給することにより行われる。複数の配線用メタライズ導体を互いに電気的に独立させる工程は、絶縁基体の側面を、側面に略平行でかつ絶縁基体の上下面に対して３０〜６０°傾いた方向に沿って研削することにより、短絡用メタライズ導体を除去して行われる。
【０００９】
本発明の配線基板の製造方法によれば、各配線用メタライズ導体に電解めっきによるめっき金属層を被着させた後、絶縁基体の側面を、側面に略平行で絶縁基体の上下面に対して３０〜６０°傾いた方向に沿って研削することにより絶縁基体の側面に被着させた短絡用メタライズ導体を除去することにより、砥石が絶縁基体の上下面に対して斜めに当るので、研削の際に砥石による衝撃が分散緩和され、それにより微小なクラックの発生が有効に防止される。
【００１０】
【発明の実施の形態】
次に、本発明を添付の図面に基づき詳細に説明する。図1は本発明の製造方法により製造される配線基板を半導体素子収納用パッケージに用いた場合の実施の形態の一例を示す断面図であり、１は絶縁基体、２は配線用メタライズ導体、3は外部リードピン、４は蓋体である。
【００１１】
絶縁基体１は、例えばアルミナセラミックス等の電気絶縁材料から成る略四角平板であり、その上面中央部に半導体素子５を収容するための凹部１ａが形成されており、凹部１ａ内には半導体素子５が収容固定される。
【００１２】
また、絶縁基体１には、その凹部１ａ内から下面にかけて、タングステンやモリブデン等の金属粉末メタライズから成る複数の配線用メタライズ導体２が被着形成されている。配線用メタライズ導体２は、凹部１ａ内に収容される半導体素子５の各電極を外部電気回路に電気的に接続するための導電路の一部として機能し、その凹部１ａ内部位には、半導体素子５の各電極がボンディングワイヤ６を介して電気的に接続され、絶縁基体１の下面に導出した部位には、外部リードピン３が銀ろう等のろう材を介して接合されている。
【００１３】
配線用メタライズ導体２に接合された外部リードピン３は、例えば、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属から成る略円柱状であり、この外部リードピン３を外部電気回路基板の配線導体に接続することによって内部に収納される半導体素子５がボンディングワイヤ６・配線用メタライズ導体２および外部リードピン３を介して外部電気回路に電気的に接続されることになる。
【００１４】
また、蓋体４は、鉄−ニッケル−コバルト合金やセラミックス材料から成る略平板であり、ろう材やガラス・樹脂等から成る封止材を介して絶縁基体１上面に接合されることにより半導体素子５を凹部１ａ内に気密に封止する。
【００１５】
なお、この半導体素子収納用パッケージ用の配線基板においては、配線用メタライズ導体２および外部リードピン３が酸化腐食するのを防止するとともに、配線用メタライズ導体２とボンディングワイヤ６との接続や外部リードピン３と外部電気回路基板の配線導体との接続を良好とするために、配線用メタライズ導体２および外部リードピン３の表面に電解めっきにより、１〜10μｍ程度の厚みのニッケルめっき層７および0.1〜３μｍ程度の厚みの金めっき層８が順次被着されている。
【００１６】
そして、この配線基板の絶縁基体１の凹部１ａ底面に半導体素子５を接着固定するとともに半導体素子５の各電極をボンディングワイヤ６を介して配線用メタライズ導体２に接続した後、絶縁基体１の上面に蓋体４をろう材や樹脂等から成る封止材を介して接合することにより半導体装置が完成する。
【００１７】
次に、上述の半導体素子収納用パッケージ用の配線基板を製造する製造方法について図２〜図７を参照して詳細に説明する。
【００１８】
まず、図２に断面図で示すように、上面中央部に半導体素子を収容するための凹部１ａを有するとともに凹部１ａ内から下面にかけて導出する複数の配線用メタライズ導体２と、各配線用メタライズ導体２から側面にかけてそれぞれ導出する複数のめっき引出し用メタライズ導体９と、側面に被着され、各めっき引出し用メタライズ導体９を電気的に共通に接続する短絡用メタライズ導体10とを有する略四角平板状の絶縁基体１から成る基板を準備するとともに複数本の外部リードピン３を準備する。
【００１９】
絶縁基体１は、例えばアルミナセラミックスから成る場合であれば、酸化アルミニウム・酸化珪素・酸化カルシウム・酸化マグネシウム等の原料粉末に適当な有機バインダ・溶剤を添加混合して泥漿状となすとともに、これをドクターブレード法等のシート成形法を採用してシート状となすことによって複数枚のセラミックグリーンシートを得て、しかる後、これらのセラミックグリーンシートに適当な打ち抜き加工を施すとともに各配線用メタライズ導体２および各めっき引出し用メタライズ導体９となる金属ペーストをスクリーン印刷法等の厚膜手法を採用して所定のパターンに印刷塗布し、次にこれらのセラミックグリーンシートを上下に積層するとともに適当な大きさに切断して側面にめっき引出し用メタライズ導体９となる金属ペーストの一端が露出した絶縁基体１用の生セラミック成形体を得て、次にこの生セラミック成形体の側面に短絡用メタライズ導体10となる金属ペーストをスクリーン印刷法等の厚膜手法を採用して各めっき引出し用メタライズ導体９となる金属ペーストを共通に繋ぐ所定のパターンに印刷塗布し、最後に、この生セラミック成形体を還元雰囲気中において約1600℃の高温で焼成することによって製作される。
【００２０】
なお、各配線用メタライズ導体２および各めっき引出し用メタライズ導体９・短絡用メタライズ導体10となる金属ペーストは、例えば各配線用メタライズ導体２および各めっき引出し用メタライズ導体９・短絡用メタライズ導体10がタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤を添加混合して適当な粘度のペースト状となすことによって製作される。
【００２１】
他方、外部リードピン３は、鉄−ニッケル−コバルト合金から成る場合であれば、鉄−ニッケル−コバルト合金の線材に適当な切断加工およびヘッダー加工を施すことにより上端部が大径となった略円柱状に製作される。
【００２２】
次に、図３に断面図で示すように、各配線用メタライズ導体２で絶縁基体１の下面に導出した部位にそれぞれ外部リードピン３をろう付けする。これにより、配線用メタライズ導体２およびこれに接合された外部リードピン３が各引き出し用メタライズ導体９および短絡用メタライズ導体10を介して電気的に共通に接続された状態となる。なお、絶縁基体１の各配線用メタライズ導体２に外部リードピン３をろう付けするには、各配線用メタライズ導体２の露出表面に0.2〜２μｍ程度の図示しない無電解ニッケルめっき層を予め被着させておくとともに外部リードピン３の上端面に銀−銅ろう等のろう材を予め溶着させておき、次に各配線用メタライズ導体２上に外部リードピン３をこれに溶着させたろう材を挟んで配置するとともにこれらを電気炉等の加熱装置により還元雰囲気中で加熱してろう材を溶融させることによりろう付けする方法が採用される。
【００２３】
次に、図４に断面図で示すように、絶縁基体１の側面を電解めっき用のラック11で保持させる。このとき、絶縁基体１の側面に被着させた短絡用メタライズ導体10とラック11とが接触してラック11を介して短絡用メタライズ導体10に電解めっきのための電荷を供給可能となる。なお、ラック11は、弾性を有する金属から成り、絶縁基体１を保持する以外の部分はラック11に余分な電解めっき膜が被着することがないように樹脂膜12で被覆されている。
【００２４】
次に、図５に断面図で示すように、ラック11で保持された絶縁基体１を図示しない電解ニッケルめっき液中に浸漬するとともにラック11から短絡用メタライズ導体10およびめっき引出し用メタライズ導体９を介して各配線用メタライズ導体２およびこれに接続された外部リードピン３に電解めっきのための電荷を供給することによって配線用メタライズ導体２およびこれに接続された外部リードピン３の表面に電解ニッケルめっき層７を被着させる。
【００２５】
次に、図６に断面図で示すように、ラック11で保持された絶縁基体１を図示しない電解金めっき液中に浸漬するとともにラック11から短絡用メタライズ導体10およびめっき引出し用メタライズ導体９を介して各配線用メタライズ導体２およびこれに接続された外部リードピン３に電解めっきのための電荷を供給することによって、配線用メタライズ導体２およびこれに接続された外部リードピン３の表面の電解ニッケルめっき層７上に電解金めっき層８を順次被着させる。なお、ニッケルめっき層７および金めっき層８は、これらを連続して被着させてもよいし、一旦ニッケルめっき層７のみを被着させてこれを400〜900℃程度で熱処理した後、その上に金めっき層８を被着させるようにしてもよい。
【００２６】
最後に、図７に斜視図で示すように、絶縁基体１の側面をこの側面に略平行で、かつ絶縁基体１の上下面に対して30〜60゜傾いた方向に沿ってダイヤモンド砥石等を使って研削することにより絶縁基体１から短絡用メタライズ導体10を研削除去し、各配線用メタライズ導体２およびこれに取着された外部リードピン３を電気的に独立させることにより、本発明の配線基板を用いた、図１に示す半導体素子収納用パッケージの蓋体４を除く部分が完成する。
【００２７】
このとき、砥石が絶縁基体１の上下面に対して30〜60゜の角度で斜めに当るので、研削の際の砥石による衝撃が分散緩和され、そのため絶縁基体１の側面と上下面との間の角部に微小なクラックが発生することが有効に防止される。その結果、本発明によれば、配線基板を構成する絶縁基体１における微小クラックの進行による気密性の低下や配線用メタライズ導体２の断線が発生することがなく、内部に収容する半導体素子５を長期間にわたり正常に作動させることができる、半導体素子収納用パッケージ用に好適な信頼性の高い配線基板を提供することができる。
【００２８】
なお、絶縁基体１の側面を研削する際に、絶縁基体ｌの上下面に対する研削方向の傾きが30°未満の場合は、研削される側面とこれに隣接する側面との間の角部に砥石による衝撃が大きく印加されてこの角部に微小なクラックが発生しやすくなり、他方、60゜を超えると、上面または下面と側面との間の角部に砥石による衝撃が大きく印加されて、この角部に微小なクラックが発生しやすくなる。したがって、絶縁基体１の上下面に対する研削方向の傾きは30°〜60°の範囲に特定される。
【００２９】
さらに、絶縁基体１の研削された側面は、その表面粗さ（Ｒａ）が0.01μｍ未満の場合には、そのような平滑な面を得るために砥石の砥粒を極めて細かなものとする必要があり、そのため絶縁基体１側面に被着させた短絡用メタライズ導体10を除去するのに多くの時間を要するため作業性が低下しやすくなる。他方、表面粗さ（Ｒａ）が１μｍを超えると、研削の際に砥石と絶縁基体１との摩擦が大きくなり、絶縁基体１の上下面に対して30〜60゜の角度で研削したとしても絶縁基体１に微小なクラックが発生しやすくなる。したがって、絶縁基体１の研削された側面の表面粗さ（Ｒａ）は0.01μｍ〜１μｍの範囲であることが好ましい。
【００３０】
かくして、本発明の配線基板の製造方法によれば、配線基板を構成する絶縁基体１にクラックの進行による気密性低下や配線用メタライズ導体２の断線が発生することがないので、内部に収容する半導体素子５を長期間にわたり正常に作動させることができる、半導体素子収納用パッケージに好適な信頼性の高い配線基板を提供することができる。
【００３１】
なお、本発明は、上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であることはいうまでもない。
【００３２】
例えば、上述の実施の形態の一例では、本発明を配線用メタライズ導体２に外部リードピン３が接合されたピングリッドアレイ型の半導体素子収納用パッケージ用の配線基板に適用したが、本発明は、配線用メタライズ導体２に外部リード端子が接合されていない、いわゆるランドグリッドアレイ型の半導体素子収納用パッケージやボールグリッドアレイ型の半導体素子収納用パッケージに用いられる配線基板にも適用可能である。
【００３３】
【発明の効果】
本発明の配線基板の製造方法によれば、絶縁基体に配設した各配線用メタライズ導体に電解めっきによるめっき金属層を被着させた後、絶縁基体の側面をこの側面に略平行で、かつ絶縁基体の上下面に対して30〜60゜傾いた方向に沿って研削することにより絶縁基体の側面に被着させた短絡用メタライズ導体を除去することから、砥石が絶縁基体の上下面に対して斜めに当るので、研削の際に砥石による衝撃が分散緩和され、それによりクラックの発生が有効に防止されるため、絶縁基体にクラックの進行による気密性低下や配線用メタライズ導体の断線が発生することがなく、内部に収容する半導体素子を長期間にわたり正常に作動させることができる、半導体素子収納用パッケージ用に好適な信頼性の高い配線基板を得ることができる。
【図面の簡単な説明】
【図１】本発明の製造方法により製造される配線基板を半導体素子収納用パッケージに用いた場合の実施の形態の一例を示す断面図である。
【図２】本発明の配線基板の製造方法を説明するための断面図である。
【図３】本発明の配線基板の製造方法を説明するための断面図である。
【図４】本発明の配線基板の製造方法を説明するための断面図である。
【図５】本発明の配線基板の製造方法を説明するための断面図である。
【図６】本発明の配線基板の製造方法を説明するための断面図である。
【図７】本発明の配線基板の製造方法を説明するための斜視図である。
【符号の説明】
１・・・・・・絶縁基体
２・・・・・・配線用メタライズ導体
７，８・・・・・・めっき金属層
９・・・・・・めっき引出し用メタライズ導体
10・・・・・・短絡用メタライズ導体
Claims (1)
- 略四角平板状の絶縁基体の内部に複数の配線用メタライズ導体が配設されているとともに、該複数の配線用メタライズ導体の各々から前記絶縁基体の側面にかけてそれぞれ導出された複数のめっき引出し用メタライズ導体および前記側面に被着されて前記複数のめっき引出し用メタライズ導体を電気的に接続する短絡用メタライズ導体が配設されており、前記絶縁基体の上面に半導体素子の搭載部を有する基板を準備する工程と、
前記短絡用メタライズ導体および前記複数のめっき引出し用メタライズ導体を介して前記複数の配線用メタライズ導体に電荷を供給することにより、前記複数の配線用メタライズ導体の露出表面に電解めっきによるめっき金属層を被着させる工程と、
前記絶縁基体の側面を、該側面に略平行でかつ前記絶縁基体の上下面に対して３０〜６０°傾いた方向に沿って研削することにより、前記短絡用メタライズ導体を除去して前記複数の配線用メタライズ導体を互いに電気的に独立させる工程とから成ることを特徴とする配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000203958A JP4041268B2 (ja) | 2000-07-05 | 2000-07-05 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000203958A JP4041268B2 (ja) | 2000-07-05 | 2000-07-05 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026189A JP2002026189A (ja) | 2002-01-25 |
| JP4041268B2 true JP4041268B2 (ja) | 2008-01-30 |
Family
ID=18701293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000203958A Expired - Fee Related JP4041268B2 (ja) | 2000-07-05 | 2000-07-05 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4041268B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106463465A (zh) * | 2014-05-28 | 2017-02-22 | 日本特殊陶业株式会社 | 布线基板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170030581A (ko) * | 2014-07-10 | 2017-03-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 화학 기상 증착 반응기에서의 서셉터의 설계 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6263055A (ja) * | 1985-09-13 | 1987-03-19 | Takeo Nakagawa | 平面研削加工法 |
| JPH05299532A (ja) * | 1992-04-21 | 1993-11-12 | Toshiba Corp | 窒化アルミニウム多層回路基板の製造方法 |
| JPH08174394A (ja) * | 1994-12-28 | 1996-07-09 | Kyocera Corp | セラミック焼結体の加工方法 |
| JPH08213509A (ja) * | 1995-02-07 | 1996-08-20 | Sumitomo Kinzoku Electro Device:Kk | 半導体用セラミックパッケージの製造方法 |
| JP3273113B2 (ja) * | 1995-10-31 | 2002-04-08 | 京セラ株式会社 | 多層配線基板 |
| JP3083483B2 (ja) * | 1996-10-14 | 2000-09-04 | 株式会社ノリタケカンパニーリミテド | 研削砥石 |
-
2000
- 2000-07-05 JP JP2000203958A patent/JP4041268B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106463465A (zh) * | 2014-05-28 | 2017-02-22 | 日本特殊陶业株式会社 | 布线基板 |
| CN106463465B (zh) * | 2014-05-28 | 2019-02-15 | 日本特殊陶业株式会社 | 布线基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002026189A (ja) | 2002-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3873145B2 (ja) | 半導体素子収納用パッケージ | |
| JP4041268B2 (ja) | 配線基板の製造方法 | |
| JP3838935B2 (ja) | 多数個取り配線基板 | |
| JP4458974B2 (ja) | 多数個取り配線基板 | |
| JP3085622B2 (ja) | 電子素子搭載用基板の製造方法 | |
| JP2001102502A (ja) | イメージセンサ素子収納用パッケージ | |
| JP2685158B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3850276B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP4822624B2 (ja) | 圧力検出装置用パッケージ | |
| JP2912779B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP4034912B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3894841B2 (ja) | 多数個取り配線基板 | |
| JP2004281470A (ja) | 配線基板 | |
| JP4593802B2 (ja) | 半導体素子収納基板 | |
| JP4593823B2 (ja) | 多数個取り配線基板 | |
| JP4077690B2 (ja) | 圧力検出装置用パッケージ | |
| JP3210837B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3715835B2 (ja) | イメージセンサ素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP4290833B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002170908A (ja) | 半導体素子収納基板 | |
| JP3631664B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4139023B2 (ja) | 半導体素子収納用パッケージのめっき方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060313 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4041268 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |