JP5455028B2 - 回路基板構造体 - Google Patents
回路基板構造体 Download PDFInfo
- Publication number
- JP5455028B2 JP5455028B2 JP2009250684A JP2009250684A JP5455028B2 JP 5455028 B2 JP5455028 B2 JP 5455028B2 JP 2009250684 A JP2009250684 A JP 2009250684A JP 2009250684 A JP2009250684 A JP 2009250684A JP 5455028 B2 JP5455028 B2 JP 5455028B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- board structure
- circuit
- substrate
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structure Of Printed Boards (AREA)
Description
このような背景のもと、MID技術が脚光をあびている。
MIDは、金型を用いた、樹脂やセラミックスの成形品表面に立体的に銅箔パターンを形成した部品(パッケージ)であり、機構部品としての機械的機能と、プリント配線基板としての電気的機能とを持ち合わせていることから、機能の複合化、電子部品の小型化、モジュール部品点数の削減、回路モジュール基板の組み立て工数の削減が可能となる。
本出願人は、特許文献1では、MIDの工法を用いて圧力センサが形成されており、また特許文献2では、MIDの工法を用いたカメラモジュールなど、種々のデバイスを提案している。
このようにMIDの工法を用いることで電子部品を理想の位置に配置できるため、高密度実装だけでなく、電気的なノイズや周囲環境の影響を最小に抑えることが可能となる。このような回路モジュール102の一例を図20に示す、また実装基板100へ実装状態を図21に示す。110は回路基板、121は回路パターンであり、素子搭載部としての凹部113に素子チップ120が搭載され、ボンディングワイヤ122を介して回路パターン121に電気的に接続されるとともに、実装基板100上のパッド101に対してもボンディングワイヤ122を介して電気的に接続される。
また、実装効率を向上するために複数個のパッケージに対して一度に素子を実装する場合は、パーツフィーダなどを用いてパッケージを整列させる必要がある。
さらにまた、図22に示すような、円柱などのパッケージでは、回転防止や位置決めが困難であり、MIDの特徴である三次元形状の自由度に制約が発生する。
また、図23に示すように、素子チップの実装に先立ち、パッケージとしての回路基板110の電気的な特性検査を行うために回路パターン部121のパッド部にプローブ123をあてると、パッド部を傷つけてしまい、後に、ワイヤボンディングやフリップチップ(ダイレクトボンディング)などにより、素子を実装する際、接続不良を生じ易いという問題が生じている。
しかしながら、この方法では素子チップ搭載後に樹脂封止工程が必要であり、実装作業性が充分ではなかった。
また、大量生産にあたり、プローブ検査を容易にするとともに、プローブ検査に起因するパッドの損傷を低減し、歩留まりを向上することは、深刻な問題であった。
本発明は、前記実情に鑑みてなされたもので、実装作業性が良好な、回路基板構造体を提供することを目的とする。
この構成によれば、フレーム部によって回路基板ユニットが相互に接続されているため、微細化に際しても、ばらばらになることがなく、取扱が容易である。
また、複数の回路基板ユニットを一体形成で形成する構造であるため、チャッキングによって個片を傷つけたりすることなく形成可能である。
さらにまた、多数個取りのシートで一括して実装や組み立てを行うことができるため、生産性が向上する。また素子チップの搭載や、ワイヤボンディングなどの電気的接続時における、位置決めも容易であり、実装精度の向上をはかることができる。
この構成によれば、2本の平行なサイドレールによって基板部の両側が接続されているため、安定でかつ位置精度良く作業や搬送を行うことができる。
この構成によれば、小型の回路基板であっても、実装時の安定性が良好で、作業性の向上を図ることができる。
また、本発明は、上記回路基板構造体において、前記分断可能部が、前記肉厚部よりも内側に位置しているのが望ましい。
また、本発明は、上記回路基板構造体において、前記フレーム部の肉厚部と肉薄部との境が段差状であるのが望ましい。
この構成によれば、凹部を有する立体配線基板においても、フレーム部で固定されているため、安定で取り扱いが容易である。
この構成によれば、送り穴の活用により、位置合わせがより容易となり、実装精度の向上が可能となる。
この構成によれば、プローブテストを行った後に、切除することができるため、本来ワイヤボンディングなどで用いられるパッドの損傷による接続不良を低減することができる。
この構成によれば、分断が容易となる。
この構成によれば、分断溝を超えてプローブ用パッドでのプローブテストを実現することが出来、その後に切除すればよいものとなる。
この構成によれば、射出成型や、プレス成型、押し出し成型、テープ成型などの方法で容易に成形することができ、成形性が容易である。
この構成によれば、樹脂またはセラミック上に印刷などの方法でパターンを形成し、焼成することにより、容易に回路パターン部を形成することができる。
また、一体形成であるため、チャッキングによって個片を傷つけたりすることがない。
さらにまた、素子チップの搭載や、ワイヤボンディングなどの電気的接続時における、位置決めも容易であり、実装精度の向上をはかることができる。
加えて、検査用のプローブパッドをフレーム部に形成しておき、検査後、最後に切除すればよいため、本来のボンディングパッドを検査に使用する必要がなく、信頼性の向上を図ることができる。
図1は本発明の実施の形態1の回路基板構造体を示す斜視図、図2は、この回路基板構造体に搭載される素子チップを示す斜視図、図3は、図1に示した回路基板構造体に素子チップを搭載した状態(回路モジュール構造体)を示す斜視図、図4は同回路モジュール構造体の検査工程を示す斜視図、図5は同回路モジュール構造体の切断工程を示す断面図、図6は同回路モジュール構造体を示す斜視図、図7及び8は同回路モジュール構造体の切断工程を示す説明図である。
この実装に用いられる回路基板構造体Sは、絶縁性の樹脂材料で構成され、素子搭載領域となる凹部13を有する基板部10Sと、基板部10Sに形成された回路パターン部21とを具備してなる回路基板ユニットU1と、基板部10Sと一体成型され、回路基板ユニットU1を相互に接続するとともに、分断可能部14を具備する2本の平行なサイドレール11a、11bからなるフレーム部11とを具備したことを特徴とする。
そして、図4(b)に示すように、プローブ201を検査用パッド21Pに接触させ、検査装置200でプローブ検査を行う。
そして不良品を判別し、マーキングを行う。
こののち図5に示すように個別の回路モジュールに分断し、図6に示すような回路モジュールを得る。図示しないが、素子チップ実装後、凹部13には封止樹脂を充填しておく。
次に本発明の実施の形態2について説明する。
本実施の形態の回路モジュールは、図11に個々の回路モジュールに分割前の回路モジュール構造体Mの斜視図および図12に同回路モジュールの断面図を示すように、フリップチップにより、LEDなどの素子チップ20Sを基板部10Sに搭載したものである。ここでは回路パターン部21は、素子搭載部から両側に導出され、2端子素子を構成している。他は前記実施の形態1の回路モジュールと同様に形成されており、複数の回路基板ユニットをフレーム部11で連結された状態で実装がなされ、最後に分断可能部14で分断されるように構成されている。
次に本発明の実施の形態3について説明する。
本実施の形態では、回路基板構造体にジャイロセンサなどの素子チップを搭載し、個々の回路モジュールを形成するための、分割方法に関するものである。図13および図14は本発明の実施の形態3の分割方法を示す要部拡大断面図である。
次に本発明の実施の形態4について説明する。
図15は本発明の実施の形態1の回路モジュール1を実装基板100上に実装した状態を示す図、図16はその要部拡大断面図である。
前記実施の形態1で、得られた回路モジュールは、切断領域が他の領域よりも粗となっている。この粗面領域10Rに、半田層30をなじませ、接合を強固にしている。
ここでは、スペーサ部材として、弾性体である、発泡ウレタンに、銅などのメタルを含浸させた、メタル含浸ウレタン42を用いている。
そして半田層30と回路基板10の第1の面10Aおよび第3の面10Cを当接させる。ここでは第1の面10Aが素子搭載面を構成し、第2の面10Bは第1の面10Aに対向する面であり、第3の面10Cは側面である。
また、熱伝導性を有しかつ弾性体であるメタル含浸ウレタン42が回路基板と実装基板との熱膨張率の差を吸収し、かつ熱伝導性を有するため、ボンディング時の熱伝導性も良好でかつ、放熱性も良好であり、信頼性の高い実装構造を実現することができる。
図17は本発明の実施の形態5の回路基板構造体を示す斜視図、図18は、この回路基板構造体を用いた回路モジュールであるカメラモジュールを示す断面図、図19(a)乃至(e)は、この回路基板構造体を用いた回路モジュールであるカメラモジュールの製造工程を示す工程断面図である。
本実施の形態では、図17に示すように、前記実施の形態1乃至4と同様にフレーム部11で連結した回路基板構造体Sを構成している。そして本発明は、この回路基板構造体Sを用い、図18に示すように、貫通穴23を有する回路基板10上に素子チップ20を搭載するとともに両面を透光性部材50およびレンズ部60で封止した回路モジュール2を構成するものである。回路基板構造体の状態で素子チップ20の搭載だけでなく、フィルタなどの透光性部材50および、レンズ部60を装着する工程を、フレーム部11で一体形成された状態で行い、最後に分断可能部14で分断するようにしたことを特徴とする。
まず、図19(a)に示すように、貫通穴23を有する射出成型などの方法により樹脂製の回路基板構造体の形状加工を行う。
そして、図19(b)に示すように、回路パターン部21のパターンに一致した下地層の上に電気めっきにより銅などのめっき層を厚付けすることで表面導体層を形成し、下地層のある部分以外の不要なめっき層をエッチングで除去すれば、所望の回路パターン部21が形成された回路基板ユニットU1を含む回路基板構造体Sを得ることができる。
こののち、図19(d)に示すように、透光性部材50を固着するとともにレンズ部60を固着する。
そして不良品を判別し、マーキングを行う。
こののち図19(e)に示すように分断可能部14にパンチをあて、個別の回路モジュールに分断し、回路モジュール2を得る。
M 回路モジュール構造体
10 回路基板
10S 基板部
S 回路基板構造体
10A 第1の面
10B 第2の面
10C 第3の面
10R 粗面領域
11 フレーム部
11a,11b サイドレール
13 凹部
14 分断可能部
15 送り穴
20 素子チップ
21 回路パターン部
21P 検査用パッド
21B ボンディングパッド
22 ボンディングワイヤ
23 貫通穴
25 バンプ
30 半田層
100 実装基板(プリント配線基板)
101 パッド
110 回路基板
200 検査装置
201 プローブ
Claims (10)
- 絶縁性材料で構成され、素子搭載領域を有する基板部と、
前記基板部に形成された回路パターン部とを具備してなる回路基板ユニットと、
前記基板部と一体成型され、前記回路基板ユニットを相互に接続するとともに、分断可能部を具備するフレーム部と、を具備し、
前記フレーム部は、2本の平行なサイドレールを具備し、前記基板部の両端で接続され、
前記フレーム部は、前記基板部よりも肉厚の肉厚部を有する回路基板構造体。 - 請求項1に記載の回路基板構造体であって、
前記分断可能部は、前記肉厚部よりも内側に位置している回路基板構造体。 - 請求項1に記載の回路基板構造体であって、
前記フレーム部の肉厚部と肉薄部との境は段差状である回路基板構造体。 - 請求項1に記載の回路基板構造体であって、
前記基板部は、素子搭載領域に相当する領域に凹部を形成しており、
前記回路パターン部は、前記凹部から、前記凹部を囲む領域に伸張する回路パターンを含む回路基板構造体。 - 請求項1に記載の回路基板構造体であって、
前記サイドレールの内の少なくとも一方に、所定の間隔で配設された送り穴を形成してなる回路基板構造体。 - 請求項1に記載の回路基板構造体であって、
前記回路パターンは、前記サイドレール上まで到達するように形成されており、前記サイドレール上に、プローブ用パッドを構成する回路基板構造体。 - 請求項6に記載の回路基板構造体であって、
前記サイドレールと前記基板部との間に、前記分断可能部としての分断溝が形成され、肉薄部を構成してなる回路基板構造体。 - 請求項7に記載の回路基板構造体であって、
前記回路パターンは、前記分断溝に沿って形成された回路基板構造体。 - 請求項1乃至8のいずれかに記載の回路基板構造体であって、
前記絶縁性材料は、樹脂またはセラミックである回路基板構造体。 - 請求項9に記載の回路基板構造体であって、
前記回路パターン部は、前記基板部に形成された厚膜導体層である回路基板構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009250684A JP5455028B2 (ja) | 2009-10-30 | 2009-10-30 | 回路基板構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009250684A JP5455028B2 (ja) | 2009-10-30 | 2009-10-30 | 回路基板構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011096910A JP2011096910A (ja) | 2011-05-12 |
JP5455028B2 true JP5455028B2 (ja) | 2014-03-26 |
Family
ID=44113511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009250684A Expired - Fee Related JP5455028B2 (ja) | 2009-10-30 | 2009-10-30 | 回路基板構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5455028B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3279937A4 (en) * | 2015-03-31 | 2018-12-05 | Olympus Corporation | Molded circuit component, method for manufacturing molded circuit component, and circuit module |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101197092B1 (ko) | 2011-11-24 | 2012-11-07 | 삼성전자주식회사 | 발광소자 패키지 및 상기 발광소자 패키지의 제조 방법 |
JP5899382B2 (ja) * | 2013-08-01 | 2016-04-06 | 富士フイルム株式会社 | 撮像モジュール、及びこれを備えた電子機器、並びに撮像モジュールの製造方法 |
JP2016129214A (ja) * | 2015-01-05 | 2016-07-14 | みさこ 俵山 | 立体パーツ同士を組み合わせ立体配置可能な立体基板 |
JP6685874B2 (ja) | 2016-09-23 | 2020-04-22 | 株式会社ジャパンディスプレイ | 表示装置 |
JP6550516B1 (ja) * | 2018-09-18 | 2019-07-24 | レノボ・シンガポール・プライベート・リミテッド | パネル、pcbおよびpcbの製造方法 |
CN111601467B (zh) * | 2020-07-02 | 2023-07-04 | 遂宁市海翔电子科技有限公司 | 一种高散热5g电路板的精密制作方法 |
CN112687631B (zh) * | 2020-12-25 | 2024-04-26 | 杭州耀芯科技有限公司 | 一种sip封装的装置及制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3511656B2 (ja) * | 1993-11-17 | 2004-03-29 | イビデン株式会社 | リードレスチップキャリアの製造方法 |
JPH10233561A (ja) * | 1997-02-19 | 1998-09-02 | Alps Electric Co Ltd | 分割基板及びその分割基板を用いた電子機器の製造方法 |
JP2001144390A (ja) * | 1999-11-12 | 2001-05-25 | Hitachi Cable Ltd | 立体回路基板およびその製造方法 |
JP2004014948A (ja) * | 2002-06-10 | 2004-01-15 | Matsushita Electric Ind Co Ltd | 配線基板 |
-
2009
- 2009-10-30 JP JP2009250684A patent/JP5455028B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3279937A4 (en) * | 2015-03-31 | 2018-12-05 | Olympus Corporation | Molded circuit component, method for manufacturing molded circuit component, and circuit module |
US10304762B2 (en) | 2015-03-31 | 2019-05-28 | Olympus Corporation | Molded interconnect device, manufacturing method for molded interconnect device, and circuit module |
Also Published As
Publication number | Publication date |
---|---|
JP2011096910A (ja) | 2011-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5455028B2 (ja) | 回路基板構造体 | |
JP6671441B2 (ja) | 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール | |
US8099865B2 (en) | Method for manufacturing a circuit board having an embedded component therein | |
JP6987795B2 (ja) | モジュール及び複数のモジュールを製造するための方法 | |
JP2003309292A (ja) | 表面実装型発光ダイオードのメタルコア基板及びその製造方法 | |
US20090267214A1 (en) | Electronic circuit device and method for manufacturing same | |
JP2014107552A (ja) | 多層回路基板及びその製作方法 | |
US20190289737A1 (en) | Electronic module and method of manufacturing electronic module | |
US20200344384A1 (en) | Image sensor mounting board, imaging device, and imaging module | |
JP2021530098A (ja) | 半導体チップ積層配置、およびそのような半導体チップ積層配置を製造するための半導体チップ | |
JP2017157739A (ja) | 電子部品付き配線板の製造方法 | |
JP2012209590A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP6068157B2 (ja) | 多数個取り配線基板 | |
JP2011114019A (ja) | 回路モジュールおよび回路モジュールの実装方法 | |
JPH10242335A (ja) | 半導体装置 | |
JP6336898B2 (ja) | 多数個取り配線基板、配線基板および電子装置 | |
JP6258677B2 (ja) | 多数個取り配線基板、配線基板および電子装置 | |
JP6121860B2 (ja) | 配線基板および電子装置 | |
JP2011044558A (ja) | 回路モジュールおよびその製造方法 | |
JP2008135524A (ja) | 多数個取り配線基板 | |
JP2003017816A (ja) | 多数個取り配線基板 | |
JP2011066116A (ja) | 回路モジュールおよびその製造方法 | |
JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
JP2011009437A (ja) | キャビティ構造をもつ積層基板、その製造方法、これを用いた回路モジュールおよびその製造方法 | |
JP4733061B2 (ja) | 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5455028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |