JP2004014948A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2004014948A
JP2004014948A JP2002169113A JP2002169113A JP2004014948A JP 2004014948 A JP2004014948 A JP 2004014948A JP 2002169113 A JP2002169113 A JP 2002169113A JP 2002169113 A JP2002169113 A JP 2002169113A JP 2004014948 A JP2004014948 A JP 2004014948A
Authority
JP
Japan
Prior art keywords
wiring board
individual
column direction
individual substrates
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002169113A
Other languages
English (en)
Inventor
Takashi Noda
埜田 隆司
Yutaka Harada
原田 豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002169113A priority Critical patent/JP2004014948A/ja
Publication of JP2004014948A publication Critical patent/JP2004014948A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】複数枚の個片基板が列設されてなる配線基板であって、全体的なそりやねじれが緩和された配線基板を提供すること。
【解決手段】6行2列に配されてなる個片基板12の列方向両側に、各個片基板12の基材の延出部分からなり、各個片基板12を連結するフレーム14,16が設けられている。列方向に隣接する個片基板12同士の間には間隙44、間隙46、間隙48、間隙50、間隙52が設けられている。
【選択図】     図1

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板に関し、特に、複数の個片基板が列設されてなる配線基板に関する。
【0002】
【従来の技術】
半導体ベアチップ等が実装される小さな基板は、印刷および印刷後の部品実装の作業効率を考慮して、当該小さな基板(以下、「個片基板」と言う。)複数個が列設された形を一単位として作成される(以下、当該一単位を「配線基板」と言う。)。また、さらに印刷の作業効率を向上させるため、配線基板を一枚の基材で複数個同時に作成することが行われている。
【0003】
上記配線基板は、例えば、以下の工程で製造される。
先ず、配線基板所要枚数分がとれるガラスエポキシシートからなる基材両面に、銅箔を貼り付ける。
次に、各配線基板の各個片基板に対応するスルーホール用の孔を開設する。続いて、基材両面に銅メッキを施す。このとき、前記孔の内壁もメッキが施されてスルーホールとなる。
【0004】
そして、両面の銅箔をエッチングして回路パターンを形成し、半導体ベアチップのダイパッドとなる領域等を残して、樹脂によるコーティングを行う。コーティングの後、非コーティング部分にニッケルメッキ及び金メッキを施して前記ダイパッド等を形成する。
最後に、前記基材を各配線基板毎に打ち抜いた後、各個片基板の境界線部分にV溝を掘って、配線基板が完成する。なお、当該V溝は、各個片基板に半導体ベアチップをマウントした後、個片基板毎に分割しやすいように入れるものである。
【0005】
上記のようにして作製された配線基板は、チップマウンターにより自動搬送されながら、各個片基板毎に、半導体ベアチップがマウントされることとなり、部品実装の効率化が図られることとなる。
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来の配線基板は、以下に説明する理由から、そりやねじれが生じやすく、このため、チップマウンターによる搬送途中で、搬送路にひっかっかったり、半導体ベアチップのマウント位置がずれてしまうといった問題が生じる。
【0007】
上記したように基材に対して銅箔の貼付けやエッチング(回路パターンの印刷)あるいは樹脂によるコーティングさらにはメッキが施されて配線基板が製造されるのであるが、このとき、各配線基板は間隔をおいて形成され、また、各配線基板内も個片基板に区画される関係上、各工程において、基材に対し不均一に熱が加わることが多い。当該熱によって基材が伸縮して応力が発生し、除熱後も当該応力が残留することとなる。
【0008】
基材から打ち抜かれる前の状態では、当該応力は配線基板が形成される部分以外の部分で拘束されていて、基材全体ではほぼ平面性が保持されている。ところが、基材から打ち抜かれた配線基板は、当該拘束が解かれる形となり、内部応力を解消しようとしてそったりあるいはねじれたりするのである。
本発明は、上記した課題に鑑み、そりやねじれが緩和された配線基板を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記の目的を達成するため、本発明に係る配線基板は、複数の個片基板が列設されてなる配線基板であって、列方向に隣接する個片基板同士の内、少なくとも一の個片基板同士の間には間隙が設けられていることを特徴とする。
また、前記各個片基板の基材の延出部分からなり、前記列方向少なくとも片側に在って、各個片基板を連結する連結部材を有していることを特徴とする。
【0010】
さらに、前記複数の個片基板は、列方向に等間隔で連設されており、前記連結部材は、前記列方向に個片基板と同じ等間隔で開設された孔を有することを特徴とする。
また、前記連結部材は、配線基板の方向がわかるように全体的に非対称な形状に形成されていることを特徴とする。
【0011】
【発明の実施の形態】
以下、本発明に係る実施の形態について図面を参照しながら説明する。
(実施の形態1)
図1(a)は、実施の形態1に係る配線基板10を示す正面図、図1(b)は、同右側面図をそれぞれ示している。
【0012】
当該配線基板10は、複数の個片基板12(本例では、12個)が、N行M列(N:2以上の整数、M:1以上の整数)に整列されて列設されてなるものである(本例では、N=6、M=2)。列方向の両側には、各行間の個片基板12を連結するための連結部材であって、個片基板12と一体となっているフレーム14,16が設けられている。当該フレーム14,16と個片基板12の間、および個片基板12と個片基板12の間には、後述するようにV溝18,20,22が設けられている。各個片基板12は、ICチップが実装されたのち、当該V溝18,20,22部分で切り離して(割って)個別に使用されるものである。なお、各個片基板12は、行方向、列方向とも等間隔で配されている。
【0013】
図2(a)は、個片基板12の1行分(2枚)を示す正面図であり、図2(b)は、図2(a)におけるA−A線断面図である。
各個片基板12はいずれも同様の構成なので、一の個片基板のみに符号を付して説明することとする。
当該個片基板12は、密着型非接触データキャリア用の基板である。個片基板12は、ガラスエポキシからなる基材24を有し、その表面にはコイルアンテナ26が形成されている。当該コイルアンテナ26は、銅箔をエッチングすることによって形成されたものであり、上面に形成された渦巻き状パターン28の外側端と、同じく上面に形成された短線状のパターン30の一端とが、基材24に開設されたスルーホール32,34および基材の下面に形成されたジャンパー線36で接続された構成をしている。なお、コイルアンテナの一部を構成する当該ジャンパー線36も銅箔のエッチングによって形成されるものである。基材24上面の渦巻き状パターン28で囲まれた領域内のICチップ実装位置には、ダイパッド38が形成されている。基材24下面の全面と、基材24上面におけるダイパッド38部分およびコイルアンテナのICチップとの接続部分を除く領域には、絶縁性の樹脂がコーティングされている(樹脂コート40,42)。
【0014】
なお、個片基板12は、縦28[mm]横12[mm]の大きさであり、基材24の厚みは、0.6[mm]である。
図1に戻り、上記のように構成された個片基板12が2個ずつ、列方向に間隙44,46,48,50,52を空けて、前記フレーム14,16によって連結されている。フレーム14,16は、個片基板12の基材が延出されたものである。
【0015】
次に、上記の構成からなる配線基板10の製造方法について説明する。
配線基板10は、図3に示すように、ワークシート54と称される大判の基材(材質は、もちろんガラスエポキシ)を用いて、一時に複数枚(本例では10枚)作製される。
先ず、ワークシート54両面に銅箔を貼り付けた後、各個片基板14に対応するスルーホール用の孔を開設する。
【0016】
続いて、銅箔が貼り付けられたワークシート54の両面に銅メッキを施す。このとき、前記孔の内壁にもメッキが施されてスルーホール32,34(図2参照)となる。
次に、両面の銅箔をエッチングして、回路パターン(本例では、コイルアンテナのパターン)を形成する。
【0017】
各個片基板12両面に前記した、樹脂のコーティングを行った後(樹脂コート40,42の形成)、ニッケルメッキ及び金メッキによってダイパッド38等を形成する。
ワークシート54から各配線基板10を、プレス加工によって打ち抜く。当該プレス加工の際、同時に、各配線基板10における個片基板12間に設けられる前記間隙部分のワークシートも打ち抜かれて、当該間隙44,46,48,50,52が形成される。
【0018】
最後に、ダイヤモンドホイールを用いたVカット機によって、各配線基板10に前記V溝18,20,22が入れられて、配線基板10が完成する。
[発明が解決しようとする課題]の欄でも説明したように、以上の製造工程において、ワークシート54(基材)は、不均一に加熱されるため、除熱後に応力が残ることとなる。ワークシート54から分離されると、配線基板10は当該応力を解消しようとする。
【0019】
本実施の形態の配線基板10に相当する従来の配線基板では、6行2列の12個の個片基板が一体的に(隙間なく)列設されている関係上、応力が解消されることによって生じる各個片基板のそりやねじれが、配線基板全体に渡って累積されることとなる。その結果、チップマウンターの載置面(平面)に載置した場合に認められる当該配線基板全体のそりやねじれが大きくなって、ICチップの実装工程で既述したような問題が生じている。また、ICチップは、個片基板にマウントされたのち、コイルアンテナの端部とワイヤーボンディングによって接続されるのであるが、このワイヤーボンディングの際に個片基板に加わる熱によっても変形し、その結果一層そりやねじれが増大することとなる。
【0020】
本実施の形態に係る配線基板10では、図1に示すように、列方向両側に設けられた、個片基板12の基材の延出部分からなるフレーム14,16によって各行間の個片基板12が連結されており、列方向に隣接する個片基板12同士の間には間隙44,46,48,50,52が設けられている。その結果、各個片基板12自体にそりがあったとしても、当該そりが列方向に累積されにくい。つまり、フレーム14,16部分のそりは、あったとしても個片基板12に比較して小さいことに加え、列方向隣接する個片基板12同士を連結する部分のフレーム14,16では、当該隣接する個片基板12…の自重を支えきることができないので、列方向にそりが累積されにくいのである。
【0021】
また、ICチップ実装時に各個片基板12に熱が加えられたとしても、当該加熱による個片基板12のそりは、上記した後段の理由によって、列方向に累積されにくいので、従来の配線基板よりもそりは緩和されたものとなる。
(実施の形態2)
図4(a)は、実施の形態2に係る配線基板60の正面図を、図4(b)は、同右側面図を示している。
【0022】
実施の形態2の配線基板60は、実施の形態1の配線基板10とは、各個片基板に孔が各1個ずつ開設されている点とフレームの形状が異なる点以外は、基本的に同じ構成である。したがって、当該異なる部分を中心に説明し、共通する部分の説明は省略することとする。
各個片基板62には、同じ位置に孔64が開設されている。各個片基板62は、実施の形態1と同様、行方向、列方向ともに等間隔で配されている。したがって、前記孔64は、列方向に等間隔で配されていることとなる。
【0023】
両フレーム66,68には、列方向に円形断面の孔70,72と楕円断面の孔74,76とが、それぞれ等間隔で開設されている。当該間隔は、個片基板62の列方向の間隔と同じでである。
上記孔64、孔70,72および孔74,76は、スルーホール用の孔を開設するのと同じ工程において開設される。これらの孔64,70,72,74,76は、ICチップを実装する際の配線基板60の搬送や位置決めに用いられる。
【0024】
実施の形態2のフレーム66,68は、実施の形態1のフレームよりも個片基板62との連結箇所が短くなっている。すなわち、実施の形態1では、連結部分が個片基板の1辺の全長に渡っていたのに対し、実施の形態2では、連結部分が当該1辺よりも短くなっている。こうすることによって、ICチップ実装後の個片基板のフレームからの切り離しがより容易になる。
【0025】
また、一方のフレーム66の角が斜めにカットされて斜め切断部78が形成されており、他方のフレーム68の途中が方形にカットされて凹部80が形成されている。これらのカッティング部は、配線基板60の方向認識手段として設けられているものである。配線基板60は、ICチップの実装の際、複数枚を重ねた状態でマガジンにセットされる。このとき、上記した斜め切断部78や凹部80が設けられていることによって、重ねられた配線基板60の内、異なった向きに重ねられている配線基板60を容易に見つけ出すことができる。すなわち、多数枚の配線基板60を重ねた際に、斜め切断部78で判断する場合には角部が突出したものがあればそれが間違った向きの配線基板であり、凹部80で判断する場合には配線基板に対し垂直方向から当該凹部を見通せなかったときに間違った向きの配線基板が存在することとなる。
【0026】
重ねられた配線基板60の方向が揃っているかどうかのチェックは、目視で行ってもよいし、あるいは、発光素子と受光素子とからなるセンサーを用いてもよい。すなわち、重ねられた複数枚の配線基板60全ての方向が揃っている場合には、発光素子から発せられた光を受光素子において受光でき、1枚でも方向の揃っていない場合には当該方向の異なった配線基板のフレーム部分で発光素子からの光が遮られて受光素子に到達しないような位置に、受光素子と発光素子とを配置してチェックするのである。
【0027】
なお、言うまでもなく、実施の形態2に係る配線基板60においても、フレーム66,68と個片基板62の間、および個片基板62と個片基板62の間には、V溝82,84,86が設けられており、各個片基板は列方向に間隙88,90,92,94,96を空けて列設されている。
以上、本発明を実施の形態に基づいて説明してきたが、本発明は上記した形態に限らないことはもちろんであり、例えば、以下の形態とすることもできる。
(1)上記実施の形態では、配線基板を6行2列の個片基板で構成したが、個片基板の個数及び配列はこれに限らない。本発明は、個片基板が少なくとも1列に配列されて列設されてなる配線基板に適用可能だからである。
(2)上記実施の形態では、列方向に隣接する、全ての個片基板同士の間に間隙を設けることとしたが、これに限らず、一の個片基板同士の間に間隙を設けることとしても構わない。例えば、図1に示すような場合であれば、列方向真中の間隙48だけを残し、その両側の間劇44,46及び間隙50,52は詰めてしまって、従来と同様、各個片基板間を基材によって一体的に連結するように構成しても構わない。なお、この場合でも列方向に隣接する個片基板間(もちろん、間隙48を介して隣接している個片基板間を除いて)にはV溝が設けられることは言うまでもない。
【0028】
上記のように構成した場合であっても、従来のように列方向に隣接する全ての個片基板間を一体的に連結した場合と比較して、一の間隙であっても当該間隙部分で個片基板のそりが累積されるのが緩和され、その結果、配線基板全体としてのそりが緩和されるのである。
(3)上記実施の形態では、個片基板の列方向両側にフレームを設けることとしたが、これに限らず片側のみに設けることとしても構わない。
(4)上記実施の形態では、配線基板の方向認識手段として、フレームに斜め切断部や凹部を設けたが、方向認識手段の設け方はこれに限らない。要は、配線基板同士を重ね合わせた際に、異なる向きの配線基板を見つけ出すことができるように(配線基板の方向がわかるように、フレームが全体的に非対称な形状に形成されていればよいのである。
(5)上記実施の形態の配線基板は、非接触データキャリア用の個片基板で構成したが、個片基板の用途はこれに限るものではない。また、用途に応じて、個片基板に形成される回路パターン等も適宜変更されることは言うまでもない。
【0029】
【発明の効果】
以上説明したように、本発明に係る配線基板によれば、列方向に隣接する個片基板同士の内、少なくとも一の個片基板同士の間に間隙が設けられているので、たとえ、各個片基板にそりやねじれがあったとしても、前記間隙部分があることによって、当該そりやねじれが配線基板の全体に渡って累積されるのが防止される。その結果、個片基板の全てが一体的に列設されてなる従来の配線基板よりもそりやねじれが緩和されることとなる。
【図面の簡単な説明】
【図1】(a)は、実施の形態1に係る配線基板の正面図である。
(b)は、同右側面図である。
【図2】(a)は、上記配線基板における1行分の個片基板の正面図である。
(b)は、上記正面図におけるA−A線断面図である。
【図3】上記配線基板の素材となるワークシートを示す斜視図である。
【図4】(a)は、実施の形態2に係る配線基板の正面図である。
(b)は、同右側面図である。
【符号の説明】
10,60 配線基板
12,62 個片基板
14,16,66,68 フレーム
44〜52,88〜96 間隙

Claims (4)

  1. 複数の個片基板が列設されてなる配線基板であって、
    列方向に隣接する個片基板同士の内、少なくとも一の個片基板同士の間には間隙が設けられていることを特徴とする配線基板。
  2. 前記各個片基板の基材の延出部分からなり、前記列方向少なくとも片側に在って、各個片基板を連結する連結部材を有していることを特徴とする請求項1記載の配線基板。
  3. 前記複数の個片基板は、列方向に等間隔で連設されており、前記連結部材は、前記列方向に個片基板と同じ等間隔で開設された孔を有することを特徴とする請求項2記載の配線基板。
  4. 前記連結部材は、配線基板の方向がわかるように全体的に非対称な形状に形成されていることを特徴とする請求項2記載の配線基板。
JP2002169113A 2002-06-10 2002-06-10 配線基板 Pending JP2004014948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002169113A JP2004014948A (ja) 2002-06-10 2002-06-10 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002169113A JP2004014948A (ja) 2002-06-10 2002-06-10 配線基板

Publications (1)

Publication Number Publication Date
JP2004014948A true JP2004014948A (ja) 2004-01-15

Family

ID=30435828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002169113A Pending JP2004014948A (ja) 2002-06-10 2002-06-10 配線基板

Country Status (1)

Country Link
JP (1) JP2004014948A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201027A (ja) * 2006-01-24 2007-08-09 Kokusan Denki Co Ltd 配線基板集合体及び配線基板集合体からの配線基板構成部切り離し装置
JP2011096910A (ja) * 2009-10-30 2011-05-12 Panasonic Electric Works Co Ltd 回路基板構造体、これを用いた回路モジュールおよび回路モジュールの製造方法
JP2013504883A (ja) * 2009-09-14 2013-02-07 メアス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 電気部品の製造方法及び電気部品
JP2014236074A (ja) * 2013-05-31 2014-12-15 日本メクトロン株式会社 多数個取りプリント配線板およびコイルパターンの検査方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201027A (ja) * 2006-01-24 2007-08-09 Kokusan Denki Co Ltd 配線基板集合体及び配線基板集合体からの配線基板構成部切り離し装置
JP4692756B2 (ja) * 2006-01-24 2011-06-01 国産電機株式会社 配線基板集合体及び配線基板集合体からの配線基板構成部切り離し装置
JP2013504883A (ja) * 2009-09-14 2013-02-07 メアス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 電気部品の製造方法及び電気部品
US9176207B2 (en) 2009-09-14 2015-11-03 Meas Deutschland Gmbh Method for producing an electrical component and electrical component
JP2011096910A (ja) * 2009-10-30 2011-05-12 Panasonic Electric Works Co Ltd 回路基板構造体、これを用いた回路モジュールおよび回路モジュールの製造方法
JP2014236074A (ja) * 2013-05-31 2014-12-15 日本メクトロン株式会社 多数個取りプリント配線板およびコイルパターンの検査方法

Similar Documents

Publication Publication Date Title
US20100084748A1 (en) Thin foil for use in packaging integrated circuits
US20090139751A1 (en) Wiring substrate and manufacturing method thereof
US4949455A (en) I/O pin and method for making same
US9699920B2 (en) Printed wiring board
US7065869B2 (en) Method for plating of printed circuit board strip
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
KR20110107989A (ko) 적층 반도체 패키지 형성방법
JP3158018B2 (ja) 横発光型ledおよびその製造方法
JP2006212825A (ja) 配線基板及びledヘッド
JP2004014948A (ja) 配線基板
KR20170022428A (ko) 반도체패키지 스퍼터링 프레임 및 이를 이용한 스퍼터링 방법
US6512293B1 (en) Mechanically interlocking ball grid array packages and method of making
JPH0452623B2 (ja)
US20050139972A1 (en) System and method for improving solder joint reliability in an integrated circuit package
JP4111199B2 (ja) 半導体パッケージ、及びこれを回路基板に実装する方法
US8106308B2 (en) Printed circuit board for package and manufacturing method thereof
JP4064579B2 (ja) 赤外線データ通信モジュールの製造方法
US20080042276A1 (en) System and method for reducing stress-related damage to ball grid array assembly
KR100388298B1 (ko) 반도체패키지용 섭스트레이트
JPH0951053A (ja) チップキャリアとその製造方法および素子のマウント方法
US6429534B1 (en) Interposer tape for semiconductor package
JP3994312B2 (ja) プリント配線板およびその製造方法およびインターポーザ基板
JP4641635B2 (ja) ヒートシンク集合体
JP2000208671A (ja) セラミック基板及びこれを用いた半導体装置並びにこれらの製造方法
US20110136323A1 (en) Semiconductor device manufacturing equipment and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20050209

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20060418

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20060829

Free format text: JAPANESE INTERMEDIATE CODE: A02