JP2011044558A - 回路モジュールおよびその製造方法 - Google Patents
回路モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP2011044558A JP2011044558A JP2009191273A JP2009191273A JP2011044558A JP 2011044558 A JP2011044558 A JP 2011044558A JP 2009191273 A JP2009191273 A JP 2009191273A JP 2009191273 A JP2009191273 A JP 2009191273A JP 2011044558 A JP2011044558 A JP 2011044558A
- Authority
- JP
- Japan
- Prior art keywords
- circuit module
- circuit board
- center
- circuit
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Gyroscopes (AREA)
- Pressure Sensors (AREA)
Abstract
【課題】特別な部品を用いることなく、安定でかつ垂直実装が可能で、かつ製造の容易な回路モジュールを提供する。
【解決手段】少なくとも、主表面である第1の面10Aに配線導体層を有するとともに、素子搭載領域を有し、前記第1の面が鉛直方向に沿うように設置される垂直実装用の回路基板と、前記素子搭載領域に搭載される素子チップ20A,20Bとを有する回路モジュールであって、実装面の中心を通りかつ、前記回路基板10の前記素子搭載領域形成面に平行な中心面上に、回路モジュールの重心が位置するように形成されたことを特徴とする。
【選択図】図1
【解決手段】少なくとも、主表面である第1の面10Aに配線導体層を有するとともに、素子搭載領域を有し、前記第1の面が鉛直方向に沿うように設置される垂直実装用の回路基板と、前記素子搭載領域に搭載される素子チップ20A,20Bとを有する回路モジュールであって、実装面の中心を通りかつ、前記回路基板10の前記素子搭載領域形成面に平行な中心面上に、回路モジュールの重心が位置するように形成されたことを特徴とする。
【選択図】図1
Description
本発明は、回路モジュールおよびその製造方法に係り、特に、垂直実装用の回路モジュールに関する。
例えば、セラミックスあるいは樹脂などの絶縁層の間に内部導体層が形成されてなる積層基板と、この積層基板の表面に形成され且つ内部導体層と電気的に接続された表面導体層とを有する回路基板に、キャビティを設けるととともに、このキャビティに半導体チップなどの素子部を形成したものが、広く用いられている。
小型化および高集積化が進むにつれて、このような回路基板を、プリント配線基板などの実装基板に対して垂直に実装する、いわゆる垂直実装用の電子部品としたものが、実装に必要な専有面積が少なくてすむことから広く用いられている。
小型化および高集積化が進むにつれて、このような回路基板を、プリント配線基板などの実装基板に対して垂直に実装する、いわゆる垂直実装用の電子部品としたものが、実装に必要な専有面積が少なくてすむことから広く用いられている。
このような垂直実装用の電子部品は、専有面積が少なくて済む分、実装基板上での固定部分が小さく、倒れやすいという問題もあり、安定にかつその方向性を維持しつつ実装するのが重要である。
特に、加速度センサあるいはジャイロセンサなど、一般にXYZの3軸方向の特性を得るようなチップ部品を、回路基板に搭載する場合、回路モジュールは、チップ部品が斜めに傾くと、傾き角θの値が大きければ大きいほど本来得ようとする値とのずれが大きくなる。このため傾き角θをできるだけ小さくする必要がある。
例えば、特許文献1では、垂直実装型の半導体装置を、回路基板上に搭載し、相互を電気的に接続した構造が提案されている。
また、特許文献2では、別途素子取り付けパッケージを装着し、素子取り付けパッケージの実装基板(回路基板)上で、基準面が所定の方向を向くように回路基板に対して角度を規定するようにした構造を提案している。
例えば、図8に示すように回路基板110に形成された凹部にセンサチップ120を搭載しボンディングワイヤ122で回路基板110上の配線導体層121に接続した垂直実装用の電子部品を、マザーボードとしての実装基板50上の配線パターンに半田層130などの接合層を介して接続されたものがある。
回路モジュール101を実装基板50上の配線パターン上に載置した時には正しく設置できたとしても、半田溶融から凝固過程においてデバイスを引き付ける力が発生するため、デバイスの重心が上の方にある場合、垂直度を確保するのが困難であった。
回路モジュール101を実装基板50上の配線パターン上に載置した時には正しく設置できたとしても、半田溶融から凝固過程においてデバイスを引き付ける力が発生するため、デバイスの重心が上の方にある場合、垂直度を確保するのが困難であった。
そこで、ペレット(シリコンチップ)の中心位置の高さが半導体集積回路装置の全高さの2分の1以下となるようにし、半導体集積回路装置の垂直状態における重心Gの位置が低くなるように形成した半導体集積回路装置も提案されている(特許文献3)。
これを図8に合わせて模式的に表すと図9に示すように、記載することができる。図中の符号は図8と同様である。この構成の場合、重心Gの位置が低くなっているため、図8に比べて垂直度の確保はし易いという利点がある。
しかしながら、位置精度および傾き角の精度を得ることは困難であった。
しかしながら、位置精度および傾き角の精度を得ることは困難であった。
このように、回路モジュールを実装基板に対して垂直実装しようとすると、回路基板が斜めに傾いた状態となり易く、不安定であるだけでなく、特に、センサモジュールの場合は、測定誤差が大きくなるという問題があった。
しかしながら、特許文献1の構造では、放熱を企図したもので、その方向性あるいは取り付け安定性については何ら考慮されていない。
また、特許文献2の構造では、取り付け方向について考慮がなされているが、この場合は素子取り付けパッケージを装着しなければならず、それだけで大型化するだけでなく、製造作業性もよくないという問題があった。
また、特許文献3の構造では、十分な取り付け精度を得ることができないという問題があった。
また、特許文献2の構造では、取り付け方向について考慮がなされているが、この場合は素子取り付けパッケージを装着しなければならず、それだけで大型化するだけでなく、製造作業性もよくないという問題があった。
また、特許文献3の構造では、十分な取り付け精度を得ることができないという問題があった。
本発明は、前記実情に鑑みてなされたものであり、特別な部品を用いることなく、安定でかつ垂直実装が可能で、かつ製造の容易な回路モジュールを提供することを目的とする。
そこで本発明は、少なくとも、主表面である第1の面に配線導体層を有するとともに、素子搭載領域を有し、前記第1の面が鉛直方向に沿うように設置される垂直実装用の回路基板と、前記素子搭載領域に搭載される素子チップとを有する回路モジュールであって、実装面の中心を通りかつ、前記回路基板の前記素子搭載領域形成面に平行な中心面上に、回路モジュールの重心が位置するように形成されたことを特徴とする。
この構成によれば、何ら特別な部品を用いることなく、容易に製造可能であり、安定した垂直実装が実現される。特に回路モジュールの重心が実装面の中心を通りかつ、前記回路基板の前記素子搭載領域形成面に平行な中心面上に、回路モジュールの重心が位置するように形成されたことで、接着時に接着剤の収縮による力を受けたとしても、重心を含む面を中心として振動し、元の位置に戻るため、より信頼性の高い実装が可能となる。
この構成によれば、何ら特別な部品を用いることなく、容易に製造可能であり、安定した垂直実装が実現される。特に回路モジュールの重心が実装面の中心を通りかつ、前記回路基板の前記素子搭載領域形成面に平行な中心面上に、回路モジュールの重心が位置するように形成されたことで、接着時に接着剤の収縮による力を受けたとしても、重心を含む面を中心として振動し、元の位置に戻るため、より信頼性の高い実装が可能となる。
また本発明は、上記回路モジュールにおいて、前記回路基板の前記中心面に対して、対称となるように、前記第1の面側と、前記第1の面に対向する第2の面側とに前記素子チップが搭載されたことを特徴とする。
この構成によれば、素子チップが回路基板の両面に対称に配置されているため、安定な実装が可能となる。
この構成によれば、素子チップが回路基板の両面に対称に配置されているため、安定な実装が可能となる。
また本発明は、上記回路モジュールにおいて、第1の面側に前記素子チップが搭載されるとともに、前記第1の面に対向する第2の面側にバランス調整部材が搭載されたことを特徴とする。
この構成によれば、バランス調整部材が搭載されているため、容易に安定な実装が可能となる。また、回路基板の製造後に実装する素子チップによってバランス調整部材を選択することができるため、回路基板の汎用性が向上する。
この構成によれば、バランス調整部材が搭載されているため、容易に安定な実装が可能となる。また、回路基板の製造後に実装する素子チップによってバランス調整部材を選択することができるため、回路基板の汎用性が向上する。
また本発明は、上記回路モジュールにおいて、前記回路基板は、第1の主面に素子搭載領域となる凹部が形成された立体基板であることを特徴とする。
この構成によれば、凹部の存在により、重心位置が変動し易く、不安定であるが、この構成をとることにより、より安定した実装が可能となる。
この構成によれば、凹部の存在により、重心位置が変動し易く、不安定であるが、この構成をとることにより、より安定した実装が可能となる。
また本発明は、上記回路モジュールにおいて、前記回路基板は、前記回路基板は前記中心面に対して対称となるように形状加工のなされた立体基板であり、前記第1の面側に前記素子チップが搭載されるとともに、前記第1の面に対向する第2の面側に前記素子チップと重量の等しい別の素子チップが搭載されたことを特徴とする。
この構成によれば、回路基板自体が中心面に対して対称となるように形状加工がなされており、かつ素子チップも第1及び第2の面に対称配置されるため、安定した実装が実現される。
この構成によれば、回路基板自体が中心面に対して対称となるように形状加工がなされており、かつ素子チップも第1及び第2の面に対称配置されるため、安定した実装が実現される。
また本発明は、上記回路モジュールにおいて、前記回路基板は、中心軸に対して対称となるように形状加工のなされた立体基板であり、前記第1の面側に前記素子チップが搭載されるとともに、前記第1の面に対向する第2の面側にバランス調整部材が搭載されたことを特徴とする。
この構成によれば、回路基板自体が中心面に対して対称となるように形状加工がなされており、かつバランス調整部材が第2の面に対称配置されるため、安定した実装が実現される。
この構成によれば、回路基板自体が中心面に対して対称となるように形状加工がなされており、かつバランス調整部材が第2の面に対称配置されるため、安定した実装が実現される。
また本発明は、上記回路モジュールにおいて、前記回路基板は、立体基板であり、前記第1の面側に前記素子チップが搭載されるとともに、前記第1の面に対向する第2の面側に前記素子チップと同程度の重量をなす突起が一体形成されたことを特徴とする。
この構成によれば、立体基板の形状加工によって、バランス調整部材としての作用をするように突起が設けられているため、安定した実装が実現される。
この構成によれば、立体基板の形状加工によって、バランス調整部材としての作用をするように突起が設けられているため、安定した実装が実現される。
また本発明は、上記回路モジュールにおいて、前記素子チップはセンサチップであることを特徴とする。
この構成によれば、ジャイロセンサなど、方向性がきわめて重要なセンサデバイスの実装においても高精度の角度を維持することが可能となる。
この構成によれば、ジャイロセンサなど、方向性がきわめて重要なセンサデバイスの実装においても高精度の角度を維持することが可能となる。
また本発明は、上記回路モジュールにおいて、前記回路基板の第1及び第2の主面に、同一のセンサチップが搭載されたことを特徴とする。
この構成によれば、2つのセンサチップによって、距離を測定する場合にも、極めて高精度の測定を実現することができる。
この構成によれば、2つのセンサチップによって、距離を測定する場合にも、極めて高精度の測定を実現することができる。
また本発明は、上記回路モジュールを製造する方法であって、表面に配線導体層を有する回路基板を設計し、形成する工程と、前記回路基板上に素子チップを配する工程とを有し、前記用意する工程は、回路モジュールの実装基板上への、実装面の中心を通りかつ、前記回路基板の前記素子搭載領域形成面に平行な中心面上に、回路モジュールの重心が位置するように、回路基板のバランス調整を行うようにしたことを特徴とする。
この構成によれば、回路基板の設計においてバランス調整を行うことで、別途付加部品を追加することなく、極めて高精度で信頼性の高いバランス構造を得ることが可能となる。
この構成によれば、回路基板の設計においてバランス調整を行うことで、別途付加部品を追加することなく、極めて高精度で信頼性の高いバランス構造を得ることが可能となる。
また本発明は、上記回路モジュールの製造方法において、前記形成する工程は、回路基板の中心軸上に重心がくるように、前記回路基板にバランス調整部材を設置する工程を含む。
この構成によれば、高精度で信頼性の高い実装が可能となる。
この構成によれば、高精度で信頼性の高い実装が可能となる。
本発明によれば、垂直実装の実装面の中心を通りかつ、回路基板の前記素子搭載領域形成面に平行な中心面上に、回路モジュールの重心が位置するように形成されているため、何ら特別な部品を用いることなく、容易に製造可能で、安定した垂直実装が実現される。
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
(実施の形態1)
図1は本発明の実施の形態1の回路モジュールを実装基板上に実装した状態を示す断面図、図2は同回路モジュールを実装基板上に実装した状態を示す斜視図である。
本実施の形態の回路モジュール1は、図1及び図2に示すように、主表面である第1の面10Aおよびこれと対向する第2の面10Bとに配線導体層(21、23,24)を有するとともに、素子搭載領域を有し、前記第1の面10Aが鉛直方向に沿うように設置される垂直実装用の回路基板10と、素子搭載領域の配線導体層(ダイパッド)21に搭載される素子チップ20A,20Bとを有し、実装面10Sの中心を通りかつ、回路基板10の前記素子搭載領域21形成面に平行な中心面10C上に、回路モジュールの重心Gが位置するように形成されている。ここでこの回路基板10は、第1の面10Aおよび第2の面10Bに素子搭載領域を構成する凹部が形成された立体基板である。そして、実装基板(マザーボード)50上に形成されたパッド51上に、半田30を介して垂直実装される。ここで実装基板50上の実装面のパッド51に接続される配線導体層24、素子チップ実装面に形成されるダイパッド(素子搭載領域)21及びボンディングパッド23を含む配線導体層は、樹脂基板上にスパッタリング法で下地層を形成し、この下地層上にメッキ層を形成して、形成される。22はボンディングワイヤである。
図1は本発明の実施の形態1の回路モジュールを実装基板上に実装した状態を示す断面図、図2は同回路モジュールを実装基板上に実装した状態を示す斜視図である。
本実施の形態の回路モジュール1は、図1及び図2に示すように、主表面である第1の面10Aおよびこれと対向する第2の面10Bとに配線導体層(21、23,24)を有するとともに、素子搭載領域を有し、前記第1の面10Aが鉛直方向に沿うように設置される垂直実装用の回路基板10と、素子搭載領域の配線導体層(ダイパッド)21に搭載される素子チップ20A,20Bとを有し、実装面10Sの中心を通りかつ、回路基板10の前記素子搭載領域21形成面に平行な中心面10C上に、回路モジュールの重心Gが位置するように形成されている。ここでこの回路基板10は、第1の面10Aおよび第2の面10Bに素子搭載領域を構成する凹部が形成された立体基板である。そして、実装基板(マザーボード)50上に形成されたパッド51上に、半田30を介して垂直実装される。ここで実装基板50上の実装面のパッド51に接続される配線導体層24、素子チップ実装面に形成されるダイパッド(素子搭載領域)21及びボンディングパッド23を含む配線導体層は、樹脂基板上にスパッタリング法で下地層を形成し、この下地層上にメッキ層を形成して、形成される。22はボンディングワイヤである。
ここでは、回路基板10の中心面10Cに対して、対称となるように、第1の面側10Aと、この第1の面10Aに対向する第2の面側10Bとに、同一のジャイロセンサを構成する素子チップ20A,20Bが搭載される。
製造に際しては、第1の面及び第2の面10Aおよび10Bに同一のジャイロセンサが搭載されるため、回路基板10については、第1及び第2の面の中心面に対して対称な形状を持つように設計され、製造される。すなわち、実装面10Sの中心を通りかつ、回路基板10の前記素子搭載領域21形成面に平行な中心面10C上に、回路モジュールの重心Gが位置するように形状を設計し、加工することで得られる。
ここで回路基板を構成する立体基板上に配線導体層を形成するに際しては、まず、回路基板10の表面の全面に、無電解めっきあるいはCVDやスパッタリング等を行うことにより導電性薄膜からなる下地層を形成する。ここでは無電解の銅めっきあるいはスパッタリングによる銅薄膜を形成する。そして、回路基板10の表面にレーザビームを照射することで当該照射部分の下地層をパターニングし選択的に除去する。ここでレーザビームは、ガルバノミラー等で走査することにより形成すべき配線導体層の輪郭に沿って回路基板10の表面を移動しつつ照射され、下地層のうち配線導体層のパターンに一致した部分(以下、「下地層」と呼ぶ。)と配線導体層のパターンに一致しない部分との境界領域の下地層を除去する。従って、回路基板10の表面にはレーザビームが照射された輪郭内側の下地層(配線導体層のパターンに一致した下地層)と、下地層の輪郭に沿った部分のみがレーザビーム照射で除去された下地層(図示せず)とが残ることになる。但し、隣接する配線導体層の間隔が狭い場合においては、上述のように輪郭部分だけでなく配線導体層間の下地層を全てレーザビーム照射で除去することも可能である。
続いて、配線導体層のパターンに一致した下地層の上に電気めっきにより銅などのめっき層を厚付けすることで表面導体層を形成し、下地層以外の不要な下地めっき層をエッチングで除去すれば、所望の回路パターンが形成された回路基板を得ることができる。
このように、表面に配線導体層を有する回路基板を設計し、回路基板上に素子チップを配することで形成されるが、本発明では、回路基板および回路モジュールの設計に際し、回路モジュールの実装基板上への、実装面の中心を通りかつ、前記回路基板の前記素子搭載領域形成面に平行な中心面上に、回路モジュールの重心が位置するように、回路基板のバランス調整を行う。
特に、本実施の形態の回路モジュールでは、回路モジュールの重心が実装面の中心を通りかつ、前記回路基板の前記素子搭載領域形成面に平行な中心面上に、回路モジュールの重心が位置するように形成されたことで、接着時に接着剤の収縮による力を受けたとしても、重心を含む面を中心として振動し、元の位置に戻るため、より信頼性の高い実装が可能となる。
このように、回路基板の設計においてバランス調整を行うことで、別途付加部品を追加することなく、極めて高精度で信頼性の高いバランス構造を得ることが可能となる。
立体基板を垂直実装しようとすると、凹部の存在により、重心位置が変動し易く、不安定であるが、この構成をとることにより、より安定した実装が可能となる。
また、素子チップが回路基板の両面に対称に配置されているため、安定な実装が可能となる。
さらにまた、何ら特別な部品を用いることなく、容易に製造可能である。
さらにまた、何ら特別な部品を用いることなく、容易に製造可能である。
加えて上記構成によれば、ジャイロセンサなど、方向性がきわめて重要なセンサデバイスの実装においても高精度の角度を維持することが可能となる。
また、前記回路基板の第1及び第2の主面10A,10Bに、同一のセンサチップが搭載されているため、2つの素子チップ20A,20Bによって、距離を測定する場合にも、極めて高精度の測定を実現することができる。
なお、前記実施の形態1の回路モジュール1では、回路基板の第1および第2の面10A,10Bに同一の素子チップ20A,20Bを搭載したが、別の素子チップを搭載してもよく、素子チップの重量が異なっていたり、あるいは、設置位置によって重心位置が上述したように中心面上にない場合は、中心面上にくるように、別の部品を付加したり、別の部品の位置を変えたりするなどの手段により調整してもよい。
(実施の形態2)
次に本発明の実施の形態2について説明する。図3は本発明の実施の形態2の回路モジュールを実装基板上に実装した状態を示す断面図、図4は同回路モジュールを実装基板上に実装した状態を示す斜視図である。
前記実施の形態1の回路モジュール1では、回路基板の第1および第2の面に同一の素子チップを搭載したが、本実施の形態の回路モジュール2では、第2の面10Bには、バランス調整部材40を搭載することで、重心位置を調整したことを特徴とする。
この構成においても前記実施の形態1と同様、実装面10Sの中心を通りかつ、回路基板10の前記素子搭載領域のダイパッド(21)形成面に平行な中心面10C上に、回路モジュールの重心Gが位置するように形状を設計し、加工することで得られる。
次に本発明の実施の形態2について説明する。図3は本発明の実施の形態2の回路モジュールを実装基板上に実装した状態を示す断面図、図4は同回路モジュールを実装基板上に実装した状態を示す斜視図である。
前記実施の形態1の回路モジュール1では、回路基板の第1および第2の面に同一の素子チップを搭載したが、本実施の形態の回路モジュール2では、第2の面10Bには、バランス調整部材40を搭載することで、重心位置を調整したことを特徴とする。
この構成においても前記実施の形態1と同様、実装面10Sの中心を通りかつ、回路基板10の前記素子搭載領域のダイパッド(21)形成面に平行な中心面10C上に、回路モジュールの重心Gが位置するように形状を設計し、加工することで得られる。
他は前記実施の形態1と同様に形成されているため、ここでは説明を省略する。
バランス調整部材40は、一方の面に半田層を形成した、金属部材で構成されており、素子搭載領域の相当する領域の配線導体層(ダイパッド)21に半田接合することで固着される。
バランス調整部材40としては、形状を調整することで、微調整が可能である。
バランス調整部材40は、一方の面に半田層を形成した、金属部材で構成されており、素子搭載領域の相当する領域の配線導体層(ダイパッド)21に半田接合することで固着される。
バランス調整部材40としては、形状を調整することで、微調整が可能である。
この構成によれば、バランス調整部材40が搭載されているため、容易に安定な実装が可能となる。また、回路基板の製造後に実装する素子チップによってバランス調整部材を選択することができるため、回路基板の汎用性が向上する。
なお、変形例として図5に断面図を示すように、バランス調整部材41をフィン状にすることで、放熱性を持たせ、放熱特性の向上を図ることも可能である。
また、必ずしも金属で構成することもなく、セラミック片などを接着剤で固定するようにしてもよい。
さらにまた、バランス調整部材は必ずしも一つでなくてもよく、適宜調整可能である。
また、必ずしも金属で構成することもなく、セラミック片などを接着剤で固定するようにしてもよい。
さらにまた、バランス調整部材は必ずしも一つでなくてもよく、適宜調整可能である。
(実施の形態3)
次に本発明の実施の形態3について説明する。図6は本発明の実施の形態2の回路モジュールを実装基板上に実装した状態を示す断面図、図7は同回路モジュールを実装基板上に実装した状態を示す斜視図である。
前記実施の形態1の回路モジュール1では、回路基板の第1および第2の面に同一の素子チップを搭載したが、本実施の形態の回路モジュール3では、第2の面10Bには、回路基板自体に突起10Tを形成することで、重心位置を調整したことを特徴とする。
他は前記実施の形態1と同様に形成されている。
この構成においても、実装面10Sの中心を通りかつ、回路基板10の前記素子搭載領域21形成面に平行な中心面10C上に、回路モジュールの重心Gが位置するように形状を設計し、加工することで得られる。
次に本発明の実施の形態3について説明する。図6は本発明の実施の形態2の回路モジュールを実装基板上に実装した状態を示す断面図、図7は同回路モジュールを実装基板上に実装した状態を示す斜視図である。
前記実施の形態1の回路モジュール1では、回路基板の第1および第2の面に同一の素子チップを搭載したが、本実施の形態の回路モジュール3では、第2の面10Bには、回路基板自体に突起10Tを形成することで、重心位置を調整したことを特徴とする。
他は前記実施の形態1と同様に形成されている。
この構成においても、実装面10Sの中心を通りかつ、回路基板10の前記素子搭載領域21形成面に平行な中心面10C上に、回路モジュールの重心Gが位置するように形状を設計し、加工することで得られる。
製造に際しては、インジェクションモールド法などにより、形状加工を行い、第2の面に突起10Tを有する回路基板10を形成し、この基板に、前記実施の形態1の場合と同様に配線導体層などを形成し、第1の面10Aに素子チップ20を搭載し、電気的接続を行うとともに、実装基板上に実装される。
このように、本発明によれば第1の面側に素子チップが搭載されるとともに、第1の面に対向する第2の面側に前記素子チップと同程度の重量をなす突起が一体形成されているため、立体基板の形状加工によって、バランス調整部材としての作用をするように突起が設けられているため、安定した実装が実現される。
なお、前記実施の形態では、ジャイロセンサ(センサチップ)を搭載した回路モジュール(センサモジュール)について説明したが、センサモジュールに限定されることなく、携帯端末などに搭載されるモジュールや、壁面に取り付けられるLED照明用のLEDモジュールなど種々の回路モジュールに適用可能である。
ここで、回路基板としては、樹脂基板のほか、セラミック基板あるいはセラミックの積層基板なども適用可能である。積層基板は、1000℃以下で低温焼結が可能なセラミック誘電体材料LTCC(低温温同時焼成セラミック:Low Temperature Co-fired Ceramics)からなり、厚さが10μm〜200μmのグリーンシートに、低抵抗率のAgやCu等の導電ペーストを印刷して所定のパターンを形成し、複数のグリーンシートを絶縁層として用いて、適宜一体的に積層し、焼結することにより内部導体層を備えた絶縁層(誘電体層)として製造することが出来る。これらの誘電体材料としては、例えばAl、Si、Srを主成分として、Ti、Bi、Cu、Mn、Na、Kを副成分とする材料や、Al、Si、Srを主成分としてCa、Pb、Na、Kを複成分とする材料や、Al、Mg、Si、Gdを含む材料や、Al、Si、Zr、Mgを含む材料が適用可能である。ここで、誘電率は5〜15程度の材料を用いる。なお、セラミック誘電体材料の他に、樹脂積層基板や樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、前記セラミック基板をHTCC(高温同時焼成セラミック:High Temperature Co-fired Ceramics)技術を用い、誘電体材料をAl2O3を主体とするものとし、内部導体層として伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として、回路基板を構成しても良い。
また、グリーンシートに限定されることなく、他のセラミックにも適用可能であり、またガラスエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリエチレンテレフタレート樹脂などの樹脂基板を用いた場合、プリプレグを用いた積層基板などにも適用可能である。
1、2、3 回路モジュール
10 回路基板
10A 第1の面
10B 第2の面
10T 突起
10C 中心面
10S 実装面
G 重心
20素子チップ
21 配線導体層(素子搭載領域:ダイパッド)
22 ボンディングワイヤ
23 配線導体層(ボンディングパッド)
24 配線導体層
30 半田
40 バランス調整部材
41 バランス調整部材
50 実装基板(プリント配線基板)
51 パッド
10 回路基板
10A 第1の面
10B 第2の面
10T 突起
10C 中心面
10S 実装面
G 重心
20素子チップ
21 配線導体層(素子搭載領域:ダイパッド)
22 ボンディングワイヤ
23 配線導体層(ボンディングパッド)
24 配線導体層
30 半田
40 バランス調整部材
41 バランス調整部材
50 実装基板(プリント配線基板)
51 パッド
Claims (11)
- 少なくとも、主表面である第1の面に配線導体層を有するとともに、素子搭載領域を有し、
前記第1の面が鉛直方向に沿うように設置される垂直実装用の回路基板と、
前記素子搭載領域に搭載される素子チップとを有する回路モジュールであって、
実装面の中心を通りかつ、前記回路基板の前記素子搭載領域形成面に平行な中心面上に、回路モジュールの重心が位置するように形成された回路モジュール。 - 請求項1に記載の回路モジュールであって、
前記回路基板の前記中心面に対して、対称となるように、前記第1の面側と、前記第1の面に対向する第2の面側とに前記素子チップが搭載された回路モジュール。 - 請求項1に記載の回路モジュールであって、
第1の面側に前記素子チップが搭載されるとともに、前記第1の面に対向する第2の面側にバランス調整部材が搭載された回路モジュール。 - 請求項1に記載の回路モジュールであって、
前記回路基板は、第1の主面に素子搭載領域となる凹部が形成された立体基板である回路モジュール。 - 請求項4に記載の回路モジュールであって、
前記回路基板は
前記回路基板は前記中心面に対して対称となるように形状加工のなされた立体基板であり、
前記第1の面側に前記素子チップが搭載されるとともに、前記第1の面に対向する第2の面側に前記素子チップと重量の等しい別の素子チップが搭載された回路モジュール。 - 請求項4に記載の回路モジュールであって、
前記回路基板は
前記回路基板は中心面に対して対称となるように形状加工のなされた立体基板であり、
前記第1の面側に前記素子チップが搭載されるとともに、前記第1の面に対向する第2の面側にバランス調整部材が搭載された回路モジュール。 - 請求項4に記載の回路モジュールであって、
前記回路基板は、立体基板であり、
前記第1の面側に前記素子チップが搭載されるとともに、前記第1の面に対向する第2の面側に前記素子チップと同程度の重量をなす突起が一体形成された回路モジュール。 - 請求項1乃至7に記載の回路モジュールであって、
前記素子チップはセンサチップである回路モジュール。 - 請求項8に記載の回路モジュールであって、
前記回路基板の第1及び第2の主面に、同一のセンサチップが搭載された回路モジュール。 - 請求項1乃至9に記載の回路モジュールの製造方法であって、
表面に配線導体層を有する回路基板を設計し、形成する工程と、
前記回路基板上に素子チップを配する工程とを有し、
前記用意する工程は、
回路モジュールの実装基板上への、実装面の中心を通りかつ、前記回路基板の前記素子搭載領域形成面に平行な中心面上に、回路モジュールの重心が位置するように、回路基板のバランス調整を行うようにした回路モジュールの製造方法。 - 請求項10に記載の回路モジュールの製造方法であって、
前記形成する工程は、回路基板の中心軸上に前記重心がくるように、前記回路基板にバランス調整部材を設置する工程を含む回路モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009191273A JP2011044558A (ja) | 2009-08-20 | 2009-08-20 | 回路モジュールおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009191273A JP2011044558A (ja) | 2009-08-20 | 2009-08-20 | 回路モジュールおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011044558A true JP2011044558A (ja) | 2011-03-03 |
Family
ID=43831765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009191273A Withdrawn JP2011044558A (ja) | 2009-08-20 | 2009-08-20 | 回路モジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011044558A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014517256A (ja) * | 2011-03-15 | 2014-07-17 | クゥアルコム・メムス・テクノロジーズ・インコーポレイテッド | 金属プルーフマスと圧電部品とを含むマイクロ電気機械システムデバイス |
US20200309574A1 (en) * | 2017-09-29 | 2020-10-01 | Micro-Epsilon Messtechnik Gmbh & Co. Kg | Displacement sensor operating without contact |
CN114466511A (zh) * | 2022-03-23 | 2022-05-10 | 中国电子科技集团公司第五十八研究所 | 一种多基板电源微模块设计方法 |
-
2009
- 2009-08-20 JP JP2009191273A patent/JP2011044558A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014517256A (ja) * | 2011-03-15 | 2014-07-17 | クゥアルコム・メムス・テクノロジーズ・インコーポレイテッド | 金属プルーフマスと圧電部品とを含むマイクロ電気機械システムデバイス |
US9000656B2 (en) | 2011-03-15 | 2015-04-07 | Qualcomm Mems Technologies, Inc. | Microelectromechanical system device including a metal proof mass and a piezoelectric component |
US20200309574A1 (en) * | 2017-09-29 | 2020-10-01 | Micro-Epsilon Messtechnik Gmbh & Co. Kg | Displacement sensor operating without contact |
CN114466511A (zh) * | 2022-03-23 | 2022-05-10 | 中国电子科技集团公司第五十八研究所 | 一种多基板电源微模块设计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110180317A1 (en) | Electronic component package, method for producing the same and interposer | |
JP5455028B2 (ja) | 回路基板構造体 | |
JP2008294960A (ja) | 撮像部品および撮像ユニット、ならびにこれらの製造方法 | |
US9024446B2 (en) | Element mounting substrate and semiconductor module | |
JP2011044558A (ja) | 回路モジュールおよびその製造方法 | |
JP4899645B2 (ja) | モジュール部品及びその製造方法 | |
JP2009004648A (ja) | 配線基板 | |
JP2011094987A (ja) | 回路モジュールおよび回路モジュールの製造方法 | |
JP2007227739A (ja) | 電子部品収納用パッケージ及び電子部品装置 | |
JP6780996B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6496622B2 (ja) | セラミックス配線基板及び電子部品収納用パッケージ | |
JP2010258189A (ja) | 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法 | |
JP4817835B2 (ja) | 配線基板 | |
JP2011114019A (ja) | 回路モジュールおよび回路モジュールの実装方法 | |
JPH10242335A (ja) | 半導体装置 | |
JP7011563B2 (ja) | 回路基板および電子部品 | |
JP2011187911A (ja) | サイドパッケージ型プリント回路基板 | |
JP2008205290A (ja) | 部品内蔵基板及びその製造方法 | |
JP5507278B2 (ja) | マシナブルセラミックス回路基板及びその製造方法 | |
JP2011071422A (ja) | 回路モジュールおよび回路モジュールの実装方法 | |
WO2023026904A1 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP2011009437A (ja) | キャビティ構造をもつ積層基板、その製造方法、これを用いた回路モジュールおよびその製造方法 | |
JP2011077140A (ja) | 回路モジュールおよび回路モジュールの実装方法 | |
JP2011066117A (ja) | 回路モジュールおよび回路モジュールの実装方法 | |
JP2011077139A (ja) | 回路モジュールおよび回路モジュールの実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120116 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121106 |