JP2001068740A - 電子デバイスを相互接続するための方法 - Google Patents
電子デバイスを相互接続するための方法Info
- Publication number
- JP2001068740A JP2001068740A JP2000193357A JP2000193357A JP2001068740A JP 2001068740 A JP2001068740 A JP 2001068740A JP 2000193357 A JP2000193357 A JP 2000193357A JP 2000193357 A JP2000193357 A JP 2000193357A JP 2001068740 A JP2001068740 A JP 2001068740A
- Authority
- JP
- Japan
- Prior art keywords
- die
- sheet
- lead
- leads
- interconnect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】
【課題】複数のダイとリード間で迅速かつ信頼性の高い
相互接続を行う。 【解決手段】半導体のダイ上のボンド・パッドをパッケ
ージのリードに相互接続する方法を開示する。該方法に
は各ボンドパッドとその対応するリード上にコネクタを
置くことが含まれる。コネクタは連結された複数のコネ
クタのひとつである。本方法には更に、コネクタをボン
ド・パットとリードに電気的に接続させ、コネクタを連
結された複数のコネクタから単離することが含まれる。
このような相互接続方法は複数のボンド・パットをリー
ドに同時に相互接続するという利点がある。好適実施例
では発光ダイオード（ＬＥＤ）をこの方法により製造し
ている。
相互接続を行う。 【解決手段】半導体のダイ上のボンド・パッドをパッケ
ージのリードに相互接続する方法を開示する。該方法に
は各ボンドパッドとその対応するリード上にコネクタを
置くことが含まれる。コネクタは連結された複数のコネ
クタのひとつである。本方法には更に、コネクタをボン
ド・パットとリードに電気的に接続させ、コネクタを連
結された複数のコネクタから単離することが含まれる。
このような相互接続方法は複数のボンド・パットをリー
ドに同時に相互接続するという利点がある。好適実施例
では発光ダイオード（ＬＥＤ）をこの方法により製造し
ている。
Description
【０００１】
【発明の属する技術分野】本発明は、電子デバイスを集
積回路パッケージのリードに相互接続するための方法に
関するものである。とりわけ、本発明は、発光ダイオー
ドを表面実装リードに同時に相互接続するための方法に
関するものである。
積回路パッケージのリードに相互接続するための方法に
関するものである。とりわけ、本発明は、発光ダイオー
ドを表面実装リードに同時に相互接続するための方法に
関するものである。
【０００２】
【従来の技術】ワイヤ・ボンディングは、集積回路及び
電子デバイスをリードに相互接続するために用いられる
一般的な方法である。米国特許第４，６００，１３８号
には、集積回路のダイ及び電子デバイスのダイ上で、接
点またはボンド・パッドと対応するリードとの間にワイ
ヤ・ボンドを形成するための典型的な装置及び方法が例
証されている。この米国特許には、第１のボンディング
位置から第２のボンディング位置に移動するボンド・ヘ
ッドが開示されている。まず、ワイヤの端部が、ボンド
・ヘッドによって第１のボンディング位置にボンディン
グされる。次いで、ボンド・ヘッドは、第１のボンディ
ング位置から垂直方向に離れ、ワイヤ・ボンドを行うの
に必要な長さのワイヤを引き出す。次に、ボンド・ヘッ
ドは、第２のボンディング位置まで移動させられて、第
２のボンディング位置に対する後続のワイヤ・ボンディ
ングを行う。次に、ボンド・ヘッドは、第２のボンディ
ング位置から残りのワイヤを引き出し、その後、切断す
るために利用される。それが済むと、ボンド・ヘッド
は、別のワイヤ・ボンドを実施するための別の第１のボ
ンディング位置に移動する準備が整ったことになる。
電子デバイスをリードに相互接続するために用いられる
一般的な方法である。米国特許第４，６００，１３８号
には、集積回路のダイ及び電子デバイスのダイ上で、接
点またはボンド・パッドと対応するリードとの間にワイ
ヤ・ボンドを形成するための典型的な装置及び方法が例
証されている。この米国特許には、第１のボンディング
位置から第２のボンディング位置に移動するボンド・ヘ
ッドが開示されている。まず、ワイヤの端部が、ボンド
・ヘッドによって第１のボンディング位置にボンディン
グされる。次いで、ボンド・ヘッドは、第１のボンディ
ング位置から垂直方向に離れ、ワイヤ・ボンドを行うの
に必要な長さのワイヤを引き出す。次に、ボンド・ヘッ
ドは、第２のボンディング位置まで移動させられて、第
２のボンディング位置に対する後続のワイヤ・ボンディ
ングを行う。次に、ボンド・ヘッドは、第２のボンディ
ング位置から残りのワイヤを引き出し、その後、切断す
るために利用される。それが済むと、ボンド・ヘッド
は、別のワイヤ・ボンドを実施するための別の第１のボ
ンディング位置に移動する準備が整ったことになる。
【０００３】一般に、ワイヤ・ボンドの形成を助けるた
め、ボンド・ヘッドは加熱される。ボンド・ヘッドによ
って加えられる熱及びそれに続く圧力によって、ワイヤ
の端部が接点またはボンド・パッドに融着する。加熱し
たボンド・ヘッドとともに超音波振動を利用して、ワイ
ヤ・ボンディングを実施することも可能である。一般
に、単一ボンド・ヘッドを用いて、集積回路と電子デバ
イスのワイヤ・ボンディングの全てが実施される。当該
技術者には明らかなように、こうした工程は、本質的に
機械的であり、従って、相互接続可能な速度が制限を受
けることになる。
め、ボンド・ヘッドは加熱される。ボンド・ヘッドによ
って加えられる熱及びそれに続く圧力によって、ワイヤ
の端部が接点またはボンド・パッドに融着する。加熱し
たボンド・ヘッドとともに超音波振動を利用して、ワイ
ヤ・ボンディングを実施することも可能である。一般
に、単一ボンド・ヘッドを用いて、集積回路と電子デバ
イスのワイヤ・ボンディングの全てが実施される。当該
技術者には明らかなように、こうした工程は、本質的に
機械的であり、従って、相互接続可能な速度が制限を受
けることになる。
【０００４】ワイヤ・ボンディングには順次プロセスに
関する速度制限の欠点以外にも欠点がある。とりわけ、
発光ダイオード（ＬＥＤ）・ダイとリードのボンディン
グのため、ワイヤ・ボンディングがＬＥＤの製造におい
て利用される場合、もう１つの欠点が存在する。
関する速度制限の欠点以外にも欠点がある。とりわけ、
発光ダイオード（ＬＥＤ）・ダイとリードのボンディン
グのため、ワイヤ・ボンディングがＬＥＤの製造におい
て利用される場合、もう１つの欠点が存在する。
【０００５】一般に、ＬＥＤの製造プロセスにおいて、
リードに対するダイの接続は、ボンド・ヘッドの標準的
なワイヤ・ボンディング・キャピラリにワイヤを通し、
ワイヤの端部を加熱して、ボールを形成することによっ
て実施される。ボールは、ダイ上のボンド・パッドに付
着させられ、ボンド・パッドに対してボンディングされ
る。次に、キャピラリは、ワイヤをキャピラリに通した
状態で、ワイヤがリードに達するまで、リードに向かっ
て移動させられる。次に、ワイヤがリードにステッチ・
ボンディングされる。接続を行う場合、ワイヤは、ワイ
ヤに対する応力を最小限に抑えるため、ボンド・パッド
上部でネック部をループにしている。ステッチ及びネッ
ク部の応力を低減へのこうした配慮にもかかわらず、表
面実装技術（ＳＭＴ）ハンダ付けの厳しい状態時、及
び、使用中における亀裂といった、ワイヤの損傷確率が
高くなる。こうしたプロセス中の温度変化につれて、ダ
イ及びカプセル材料は、異なる速度で膨張及び収縮す
る。これらの異なる膨張速度によって、ネック、及び、
ワイヤ・ボンドのステッチに機械的に応力が加えられ
る。これらの応力は、とりわけ、ＬＥＤが１５０゜Ｃを
超える高温で動作する場合、大きくなる。ＬＥＤ動作中
のこうした温度履歴を抑制するため、ＬＥＤの消費電流
量を制限しなければならない。
リードに対するダイの接続は、ボンド・ヘッドの標準的
なワイヤ・ボンディング・キャピラリにワイヤを通し、
ワイヤの端部を加熱して、ボールを形成することによっ
て実施される。ボールは、ダイ上のボンド・パッドに付
着させられ、ボンド・パッドに対してボンディングされ
る。次に、キャピラリは、ワイヤをキャピラリに通した
状態で、ワイヤがリードに達するまで、リードに向かっ
て移動させられる。次に、ワイヤがリードにステッチ・
ボンディングされる。接続を行う場合、ワイヤは、ワイ
ヤに対する応力を最小限に抑えるため、ボンド・パッド
上部でネック部をループにしている。ステッチ及びネッ
ク部の応力を低減へのこうした配慮にもかかわらず、表
面実装技術（ＳＭＴ）ハンダ付けの厳しい状態時、及
び、使用中における亀裂といった、ワイヤの損傷確率が
高くなる。こうしたプロセス中の温度変化につれて、ダ
イ及びカプセル材料は、異なる速度で膨張及び収縮す
る。これらの異なる膨張速度によって、ネック、及び、
ワイヤ・ボンドのステッチに機械的に応力が加えられ
る。これらの応力は、とりわけ、ＬＥＤが１５０゜Ｃを
超える高温で動作する場合、大きくなる。ＬＥＤ動作中
のこうした温度履歴を抑制するため、ＬＥＤの消費電流
量を制限しなければならない。
【０００６】小さいＳＭＴ ＬＥＤの製造におけるワイ
ヤ・ボンディングに関連したもう１つの欠点は、ボンド
・ヘッドのサイズが比較的大きいため、精密なピッチの
ボンディングを実現するのが困難であるという点にあ
る。
ヤ・ボンディングに関連したもう１つの欠点は、ボンド
・ヘッドのサイズが比較的大きいため、精密なピッチの
ボンディングを実現するのが困難であるという点にあ
る。
【０００７】
【発明が解決しようとする課題】従って、本発明の目的
は、ワイヤ・ボンディングよりも迅速かつ信頼性の高い
相互接続を行う方法を提供することにある。本発明のも
う１つの目的は、ＬＥＤの製造において、ダイとリード
間により強固で、堅牢な相互接続をもたらすことにあ
る。
は、ワイヤ・ボンディングよりも迅速かつ信頼性の高い
相互接続を行う方法を提供することにある。本発明のも
う１つの目的は、ＬＥＤの製造において、ダイとリード
間により強固で、堅牢な相互接続をもたらすことにあ
る。
【０００８】
【課題を解決するための手段】ある実施例において、本
発明によれば、半導体ダイと関連するリードを実質的に
同時に相互接続するための方法が得られる。この方法に
は、第１のシートにおける相互接続に備えて、関連する
リードに近接して、第１の所定のパターンをなすように
ダイを配置することが含まれる。コネクタが、第２のシ
ート上に第２の所定のパターンをなすように形成され
る。第１及び第２のシートは、コネクタを利用して、ダ
イと関連するリードとの相互接続を同時に行えるよう
に、整列させられる。各コネクタによって、ダイとその
関連するリードが電気的に接続される。ダイ及びその関
連するリードに対する電気的接続が済むと、各コネクタ
は、単離されて、第２のシートから分離される。
発明によれば、半導体ダイと関連するリードを実質的に
同時に相互接続するための方法が得られる。この方法に
は、第１のシートにおける相互接続に備えて、関連する
リードに近接して、第１の所定のパターンをなすように
ダイを配置することが含まれる。コネクタが、第２のシ
ート上に第２の所定のパターンをなすように形成され
る。第１及び第２のシートは、コネクタを利用して、ダ
イと関連するリードとの相互接続を同時に行えるよう
に、整列させられる。各コネクタによって、ダイとその
関連するリードが電気的に接続される。ダイ及びその関
連するリードに対する電気的接続が済むと、各コネクタ
は、単離されて、第２のシートから分離される。
【０００９】もう１つの例において、半導体素子の実施
例が、上述の方法を用いて製造される。半導体素子に
は、関連するリードに接続されたダイが含まれている。
ダイを関連するリードに同時に相互接続する上記方法か
ら、結果として半導体素子が得られるようにするのに、
ダイ及びその関連するリードを第１のシートから単離す
る追加ステップが必要になる。
例が、上述の方法を用いて製造される。半導体素子に
は、関連するリードに接続されたダイが含まれている。
ダイを関連するリードに同時に相互接続する上記方法か
ら、結果として半導体素子が得られるようにするのに、
ダイ及びその関連するリードを第１のシートから単離す
る追加ステップが必要になる。
【００１０】
【発明の実施の形態】本発明による相互接続法について
は、表面実装ＬＥＤの製造プロセスにおいて解説する。
図１は、表面実装ＬＥＤの製造に用いられる本発明によ
るプロセス・ステップの典型的なシーケンス２０を示す
流れ図である。図２は、こうしたプロセスの結果得られ
る表面実装ＬＥＤ２２の断面図である。ＬＥＤ２２は、
第１のリード２４と、第２のリード２６を備えている。
第１のリードには、凹部２８があり、その表面は反射器
の働きをする。この凹部は、一般に、当該技術において
反射カップ２８として知られている。発光ダイオード・
ダイ３０が、この反射カップ２８に配置される。ダイ３
０の第１の電極（不図示）が、反射カップ２８の底部に
電気的に取り付けられている。ダイ３０の第２の電極
（不図示）が、導電性相互接続ストリップすなわちコネ
クタ３２を介して、第２のリード２６に接続される。相
互接続ストリップ３２及びリード２４、２６の一部が、
透明なまたは半透明な樹脂３４内に封止される。
は、表面実装ＬＥＤの製造プロセスにおいて解説する。
図１は、表面実装ＬＥＤの製造に用いられる本発明によ
るプロセス・ステップの典型的なシーケンス２０を示す
流れ図である。図２は、こうしたプロセスの結果得られ
る表面実装ＬＥＤ２２の断面図である。ＬＥＤ２２は、
第１のリード２４と、第２のリード２６を備えている。
第１のリードには、凹部２８があり、その表面は反射器
の働きをする。この凹部は、一般に、当該技術において
反射カップ２８として知られている。発光ダイオード・
ダイ３０が、この反射カップ２８に配置される。ダイ３
０の第１の電極（不図示）が、反射カップ２８の底部に
電気的に取り付けられている。ダイ３０の第２の電極
（不図示）が、導電性相互接続ストリップすなわちコネ
クタ３２を介して、第２のリード２６に接続される。相
互接続ストリップ３２及びリード２４、２６の一部が、
透明なまたは半透明な樹脂３４内に封止される。
【００１１】次に、こうしたＬＥＤ２２の製造シーケン
ス２０について解説する。シーケンスは、プリント回路
基板（ＰＣＢ）上における銅トレースのエッチング・ス
テップ４０で開始され、各ＬＥＤの２つのリード、すな
わち、ダイ取り付けリード２４とボンド・パッド・リー
ド２６を形成するトレースが、従来のプロセスを用い
て、ＰＣＢの表面にエッチングされる。図３には、リー
ド２４、２６の対４４を数対備えたＰＣＢ４２の一部が
示されている。図４は、リード対４４の拡大等角図であ
る。ＰＣＢ４２は、例えば、エポキシ／ガラス積層板、
金属ボード、ポリエステル・ボード、ポリアミド・ボー
ド、ビスマレイミデトラジン（ＢＴ）樹脂ボード、また
は、熱硬化性ポリフェニレン・エーテル・ボードとする
ことが可能である。エッチングが済むと、ＰＣＢには、
４２×２２のアレイをなすように配列された９２４対も
の対４４をなすリード２４、２６を含むことが可能であ
る。
ス２０について解説する。シーケンスは、プリント回路
基板（ＰＣＢ）上における銅トレースのエッチング・ス
テップ４０で開始され、各ＬＥＤの２つのリード、すな
わち、ダイ取り付けリード２４とボンド・パッド・リー
ド２６を形成するトレースが、従来のプロセスを用い
て、ＰＣＢの表面にエッチングされる。図３には、リー
ド２４、２６の対４４を数対備えたＰＣＢ４２の一部が
示されている。図４は、リード対４４の拡大等角図であ
る。ＰＣＢ４２は、例えば、エポキシ／ガラス積層板、
金属ボード、ポリエステル・ボード、ポリアミド・ボー
ド、ビスマレイミデトラジン（ＢＴ）樹脂ボード、また
は、熱硬化性ポリフェニレン・エーテル・ボードとする
ことが可能である。エッチングが済むと、ＰＣＢには、
４２×２２のアレイをなすように配列された９２４対も
の対４４をなすリード２４、２６を含むことが可能であ
る。
【００１２】このシーケンス２０では、次に、反射カッ
プのドリル加工ステップ４６に進む。このステップで
は、各リード対４４のダイ取り付けリード２４に反射カ
ップ２８がドリル加工される。シーケンス２０は、次
に、銅トレース・ハンダメッキ・ステップ４８に進み、
ＰＣＢの銅トレースにハンダによるコーティングが施さ
れる。あるいはまた、銅トレース表面にニッケル・メッ
キが施される。次のステップは、銅トレースに対するド
ライ・マスキング・ステップ５０であり、ＰＣＢの上
に、乾式薄膜マスク（不図示）が重ねられる。この乾式
薄膜マスクの穴とボンド・パッド・リード２６のボンド
・パッド５２とが整列させられる。これらの穴の側壁に
よって、後述する後続のハンダ・リフロー・プロセス・
ステップにおけるハンダの流出が阻止される。
プのドリル加工ステップ４６に進む。このステップで
は、各リード対４４のダイ取り付けリード２４に反射カ
ップ２８がドリル加工される。シーケンス２０は、次
に、銅トレース・ハンダメッキ・ステップ４８に進み、
ＰＣＢの銅トレースにハンダによるコーティングが施さ
れる。あるいはまた、銅トレース表面にニッケル・メッ
キが施される。次のステップは、銅トレースに対するド
ライ・マスキング・ステップ５０であり、ＰＣＢの上
に、乾式薄膜マスク（不図示）が重ねられる。この乾式
薄膜マスクの穴とボンド・パッド・リード２６のボンド
・パッド５２とが整列させられる。これらの穴の側壁に
よって、後述する後続のハンダ・リフロー・プロセス・
ステップにおけるハンダの流出が阻止される。
【００１３】乾式薄膜マスクの付着後、シーケンスにお
ける次のステップは、反射カップに対する銀エポキシの
点状付着ステップ５４である。このステップでは、反射
カップ２８のベースに導電性銀エポキシが付着させられ
る。プロセスの効率を高めるため、銀エポキシは、全て
の反射カップ２８に同時に付着させられる。
ける次のステップは、反射カップに対する銀エポキシの
点状付着ステップ５４である。このステップでは、反射
カップ２８のベースに導電性銀エポキシが付着させられ
る。プロセスの効率を高めるため、銀エポキシは、全て
の反射カップ２８に同時に付着させられる。
【００１４】次のステップは、反射カップへのダイ取り
付けステップ５６であり、ダイ３０が取り上げられて、
各反射カップ２８の銀エポキシ上に配置される。反射カ
ップ２８の表面が、ダイ取り付けリード２４の側壁５８
に当たると、反射カップ２８の表面に隙間が形成される
ように、反射カップにドリル加工を施すことが重要であ
る。あるいはまた、ボンド・パッド・リード２６に対す
るダイ３０の接続時に、相互接続ストリップが２つのリ
ード２４、２６を短絡させるのを阻止するため、反射カ
ップ２８の深さをダイ３０の高さより浅くする。シーケ
ンス２０は、次に、銀エポキシ硬化ステップ６２に進
み、ダイ３０が取り付けられたＰＣＢが、大気中で、約
１時間の時間期間にわたり、約摂氏１８３度で加熱され
る。このステップ６２後、銀エポキシが硬化し、ダイ３
０の第１の電極が反射カップ２８のベースに電気的に取
り付けられる。
付けステップ５６であり、ダイ３０が取り上げられて、
各反射カップ２８の銀エポキシ上に配置される。反射カ
ップ２８の表面が、ダイ取り付けリード２４の側壁５８
に当たると、反射カップ２８の表面に隙間が形成される
ように、反射カップにドリル加工を施すことが重要であ
る。あるいはまた、ボンド・パッド・リード２６に対す
るダイ３０の接続時に、相互接続ストリップが２つのリ
ード２４、２６を短絡させるのを阻止するため、反射カ
ップ２８の深さをダイ３０の高さより浅くする。シーケ
ンス２０は、次に、銀エポキシ硬化ステップ６２に進
み、ダイ３０が取り付けられたＰＣＢが、大気中で、約
１時間の時間期間にわたり、約摂氏１８３度で加熱され
る。このステップ６２後、銀エポキシが硬化し、ダイ３
０の第１の電極が反射カップ２８のベースに電気的に取
り付けられる。
【００１５】次のステップは、ハンダ・ペースト塗布ス
テップ６４であり、できれば、非クリーン・フラックス
・タイプのハンダ・ペーストが、乾式薄膜マスクによっ
て露出した、ダイ３０のボンド・パッド６５、及び、ボ
ンド・パッド・リード２６のボンド・パッド５２に塗布
される。ハンダ・ペーストは、当該技術者にとって既知
のスキージ及びステンシル法を用いて塗布される。用い
られるハンダ・ペーストの量は、直径約０．０５〜０．
０７５ｍｍで、高さ約０．１〜０．１３ｍｍの最終ハン
ダ・バンプ・サイズに対応する。スキージによって、ハ
ンダ・ペーストが、ステンシルの穴を介してボンド・パ
ッド５２、６５に強制的に押し込まれる。
テップ６４であり、できれば、非クリーン・フラックス
・タイプのハンダ・ペーストが、乾式薄膜マスクによっ
て露出した、ダイ３０のボンド・パッド６５、及び、ボ
ンド・パッド・リード２６のボンド・パッド５２に塗布
される。ハンダ・ペーストは、当該技術者にとって既知
のスキージ及びステンシル法を用いて塗布される。用い
られるハンダ・ペーストの量は、直径約０．０５〜０．
０７５ｍｍで、高さ約０．１〜０．１３ｍｍの最終ハン
ダ・バンプ・サイズに対応する。スキージによって、ハ
ンダ・ペーストが、ステンシルの穴を介してボンド・パ
ッド５２、６５に強制的に押し込まれる。
【００１６】表面実装ＬＥＤの製造プロセスに関する説
明を続行する前に、相互接続シートの製造プロセスにつ
いて述べることにする。図３には、こうした相互接続シ
ート６６の一部が示されている。相互接続シート６６
は、銅、できればベリリウム銅、または、軟鋼のような
導電性材料であり、厚さは約０．０５ｍｍである。任意
の既知の光化学製作プロセスによって、相互接続ストリ
ップ３２が得られるように、このシート６６にエッチン
グが施される。こうしたプロセスには、感光性レシスト
材料の層でシート６６にコーティングを施し、次に、そ
れをフォトマスクでカバーすることが必要になる。フォ
トマスクによって、シート６６上に最終相互接続ストリ
ップ３２を得るためのカバー領域及び露出領域が形成さ
れる。フォトマスクに紫外線を照射後、フォトマスク直
下の材料は、溶媒に溶けることが可能なままである。フ
ォトマスクの開放領域下のフォトレジスト層は、フォト
マスクでカバーされたシートを紫外線に露光させると、
硬化する。硬化したフォトレジストによって、所望の部
分、すなわち、相互接続シートのストリップがカバーさ
れて、耐薬品性のエッチ・マスクが形成され、望ましく
ない部分は、クロム酸または塩化第二鉄のようなエッチ
ング液の腐食作用を受けるに任せておく。エッチングが
済むと、高温有機ストリッパによって、硬化したフォト
レジストを除去することが可能である。次に、相互接続
ストリップに、ハンダのコーティングが施される。各相
互接続ストリップの幅は、約０．０５ｍｍである。完成
したＬＥＤの動作中、ダイ３０の放射パターンの妨げに
ならないように、相互接続ストリップの幅を狭く保つこ
とが重要である。上述のように単一シートから相互接続
ストリップを形成することによって、ハンダ・リフロー
・プロセスの厳しさに耐えるように、所定位置にしっか
りと保持された相互接続ストリップが得られることにな
る。
明を続行する前に、相互接続シートの製造プロセスにつ
いて述べることにする。図３には、こうした相互接続シ
ート６６の一部が示されている。相互接続シート６６
は、銅、できればベリリウム銅、または、軟鋼のような
導電性材料であり、厚さは約０．０５ｍｍである。任意
の既知の光化学製作プロセスによって、相互接続ストリ
ップ３２が得られるように、このシート６６にエッチン
グが施される。こうしたプロセスには、感光性レシスト
材料の層でシート６６にコーティングを施し、次に、そ
れをフォトマスクでカバーすることが必要になる。フォ
トマスクによって、シート６６上に最終相互接続ストリ
ップ３２を得るためのカバー領域及び露出領域が形成さ
れる。フォトマスクに紫外線を照射後、フォトマスク直
下の材料は、溶媒に溶けることが可能なままである。フ
ォトマスクの開放領域下のフォトレジスト層は、フォト
マスクでカバーされたシートを紫外線に露光させると、
硬化する。硬化したフォトレジストによって、所望の部
分、すなわち、相互接続シートのストリップがカバーさ
れて、耐薬品性のエッチ・マスクが形成され、望ましく
ない部分は、クロム酸または塩化第二鉄のようなエッチ
ング液の腐食作用を受けるに任せておく。エッチングが
済むと、高温有機ストリッパによって、硬化したフォト
レジストを除去することが可能である。次に、相互接続
ストリップに、ハンダのコーティングが施される。各相
互接続ストリップの幅は、約０．０５ｍｍである。完成
したＬＥＤの動作中、ダイ３０の放射パターンの妨げに
ならないように、相互接続ストリップの幅を狭く保つこ
とが重要である。上述のように単一シートから相互接続
ストリップを形成することによって、ハンダ・リフロー
・プロセスの厳しさに耐えるように、所定位置にしっか
りと保持された相互接続ストリップが得られることにな
る。
【００１７】ＰＣＢに対する相互接続シートの整列ステ
ップ７２において、相互接続シート６６の整列用孔７０
に挿入された合わせピンを利用して、ハンダ・コーティ
ングされた相互接続シート６６とＰＣＢが整列させられ
る。サンドイッチ・ジグを用いて、相互接続シート６６
とＰＣＢ４２は互いに近接して保持されるので、ダイ３
０及びボンド・パッド５２の上に重なった相互接続スト
リップの高さ変動が小さくなる。相互接続ストリップ３
３の短絡による故障を防止するため、相互接続シート６
６はぴんと張られる。
ップ７２において、相互接続シート６６の整列用孔７０
に挿入された合わせピンを利用して、ハンダ・コーティ
ングされた相互接続シート６６とＰＣＢが整列させられ
る。サンドイッチ・ジグを用いて、相互接続シート６６
とＰＣＢ４２は互いに近接して保持されるので、ダイ３
０及びボンド・パッド５２の上に重なった相互接続スト
リップの高さ変動が小さくなる。相互接続ストリップ３
３の短絡による故障を防止するため、相互接続シート６
６はぴんと張られる。
【００１８】相互接続ストリップのタグ付けステップ７
４において、相互接続シート６６及びＰＣＢ４２を保持
するサンドイッチ・ジグが、約２１０゜Ｃまで加熱され
たオーブン内に入れられる。サンドイッチ・ジグは、オ
ーブン内において、約２０分間にわたって、その温度で
加熱される。オーブンによる加熱によって、ハンダ・ペ
ーストのリフローが生じ、その結果、複数のダイ３０が
対応するリード２６に同時に接続される。各相互接続ス
トリップ３２の２つのタグ・ポイントが、ダイ３０及び
その対応するボンド・パッド・リード２６のボンド・パ
ッド５２、６５にタグ付けされる。このステップ７４に
よって、ＬＥＤ２２の電気的接続が完了する。次のステ
ップは、相互接続ストリップの単離ステップ７６であ
り、相互接続ストリップ３２が、相互接続シートから分
離される。レーザ・プロセスを利用し、レーザ・ビーム
の焦点を合わせて、２つのタグ・ポイントを越えた外側
のところにある相互接続ストリップの端部を切断するこ
とによって、各相互接続ストリップ３２が分離される。
図５には、ダイ３０及びボンド・パッド・リード２６に
タグ付けされている、分離された相互接続ストリップ３
２が示されている。二次リフロー・ステップを実施し
て、単離された相互接続ストリップ自体が整列するよう
にするのが望ましい。
４において、相互接続シート６６及びＰＣＢ４２を保持
するサンドイッチ・ジグが、約２１０゜Ｃまで加熱され
たオーブン内に入れられる。サンドイッチ・ジグは、オ
ーブン内において、約２０分間にわたって、その温度で
加熱される。オーブンによる加熱によって、ハンダ・ペ
ーストのリフローが生じ、その結果、複数のダイ３０が
対応するリード２６に同時に接続される。各相互接続ス
トリップ３２の２つのタグ・ポイントが、ダイ３０及び
その対応するボンド・パッド・リード２６のボンド・パ
ッド５２、６５にタグ付けされる。このステップ７４に
よって、ＬＥＤ２２の電気的接続が完了する。次のステ
ップは、相互接続ストリップの単離ステップ７６であ
り、相互接続ストリップ３２が、相互接続シートから分
離される。レーザ・プロセスを利用し、レーザ・ビーム
の焦点を合わせて、２つのタグ・ポイントを越えた外側
のところにある相互接続ストリップの端部を切断するこ
とによって、各相互接続ストリップ３２が分離される。
図５には、ダイ３０及びボンド・パッド・リード２６に
タグ付けされている、分離された相互接続ストリップ３
２が示されている。二次リフロー・ステップを実施し
て、単離された相互接続ストリップ自体が整列するよう
にするのが望ましい。
【００１９】シーケンス２０は、次に、樹脂によるカプ
セル封じステップ７８に進み、各ダイ３０にコーティン
グが施される。このコーティングの目的は、水分及び他
の物質がダイ３０に接触して、損傷を与えるのを阻止す
る緩衝層としての働きをすることにある。これらのコー
ティングは、軟質ゲルから硬質シェルまでさまざまであ
る。次に、ダイ３０及び相互接続ストリップ３２の上
に、光学的に透明なカプセル材料３４が付着させられ
る。
セル封じステップ７８に進み、各ダイ３０にコーティン
グが施される。このコーティングの目的は、水分及び他
の物質がダイ３０に接触して、損傷を与えるのを阻止す
る緩衝層としての働きをすることにある。これらのコー
ティングは、軟質ゲルから硬質シェルまでさまざまであ
る。次に、ダイ３０及び相互接続ストリップ３２の上
に、光学的に透明なカプセル材料３４が付着させられ
る。
【００２０】最後に、ＬＥＤ分離ステップ８０におい
て、ＰＣＢ４２上の個々のＬＥＤ２２が分離される。カ
リフォルニア州マウンテン・ビューのＤｉｓｃｏ Ａｂ
ｒａｓｉｖｅ Ｓｙｓｔｅｍｓ Ｉｎｃ．から入手可能
なダイシング・ソー等を用いて、ＬＥＤ２２が単離され
る。
て、ＰＣＢ４２上の個々のＬＥＤ２２が分離される。カ
リフォルニア州マウンテン・ビューのＤｉｓｃｏ Ａｂ
ｒａｓｉｖｅ Ｓｙｓｔｅｍｓ Ｉｎｃ．から入手可能
なダイシング・ソー等を用いて、ＬＥＤ２２が単離され
る。
【００２１】上記の望ましい実施例の場合、表面実装Ｌ
ＥＤを製造するためのプロセスについて解説されてい
る。しかし、この相互接続方法は、ダイとリードを接続
するため、他の電子デバイスまたは集積回路において利
用することも可能である。例えば、この方法は、ＱＦＰ
またはＢＧＡパッケージにおいて、ダイのボンディング
・パッドと対応するリードの相互接続に利用することも
可能である。
ＥＤを製造するためのプロセスについて解説されてい
る。しかし、この相互接続方法は、ダイとリードを接続
するため、他の電子デバイスまたは集積回路において利
用することも可能である。例えば、この方法は、ＱＦＰ
またはＢＧＡパッケージにおいて、ダイのボンディング
・パッドと対応するリードの相互接続に利用することも
可能である。
【００２２】もう１つの例として、相互接続ストリップ
単離ステップ７６におけるレーザ切断プロセスの代わり
に、相互接続シートの残余部分を単純にはぎ取って、相
互接続ストリップを単離し、その一方で、相互接続スト
リップをＰＣＢ上にそのままにしておくステップを用い
ることが可能である。こうしたプロセスでは、相互接続
ストリップの単離に必要なはぎ取り力によって、ダイ取
り付けリード及び相互接続ストリップに対するダイ接続
に損傷が加えられないように、相互接続ストリップの設
計を行うことが必要とされる。
単離ステップ７６におけるレーザ切断プロセスの代わり
に、相互接続シートの残余部分を単純にはぎ取って、相
互接続ストリップを単離し、その一方で、相互接続スト
リップをＰＣＢ上にそのままにしておくステップを用い
ることが可能である。こうしたプロセスでは、相互接続
ストリップの単離に必要なはぎ取り力によって、ダイ取
り付けリード及び相互接続ストリップに対するダイ接続
に損傷が加えられないように、相互接続ストリップの設
計を行うことが必要とされる。
【００２３】さらにもう１つの例として、オーブン・リ
フロー法を利用した相互接続ストリップのタグ付けステ
ップ７４の代わりに、タグ付けを実施するためのもう１
つのレーザ・プロセスを利用することも可能である。こ
うしたレーザ・タグ付けプロセスについては、米国特許
第５，８７２，４０５号に開示されている。
フロー法を利用した相互接続ストリップのタグ付けステ
ップ７４の代わりに、タグ付けを実施するためのもう１
つのレーザ・プロセスを利用することも可能である。こ
うしたレーザ・タグ付けプロセスについては、米国特許
第５，８７２，４０５号に開示されている。
【図１】本発明を利用した表面実装ＬＥＤの製造プロセ
スに必要とされるステップのブロック図である。
スに必要とされるステップのブロック図である。
【図２】図１のプロセスに従って製造される表面実装Ｌ
ＥＤの断面図である。
ＥＤの断面図である。
【図３】複数のダイ−反射カップリード対を形成するト
レースがエッチングされたＰＣＢとが整列させられる、
相互接続ストリップを含む相互接続シートの一部の等角
図である。
レースがエッチングされたＰＣＢとが整列させられる、
相互接続ストリップを含む相互接続シートの一部の等角
図である。
【図４】図３の相互接続シート上における相互接続スト
リップ、及び、図２のＰＣＢ上におけるダイ−反射カッ
プリード対の拡大等角図である。
リップ、及び、図２のＰＣＢ上におけるダイ−反射カッ
プリード対の拡大等角図である。
【図５】図４のリードにダイを接続するためにハンダ付
けされた、その余剰端部がトリミングされている、図４
の相互接続ストリップの拡大等角図である。
けされた、その余剰端部がトリミングされている、図４
の相互接続ストリップの拡大等角図である。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐ ａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎｉａ Ｕ．Ｓ．Ａ. (72)発明者 タン・チェン・ホワイ マレーシア ペナン ブキット・メルタジ ャン ブキット・テンガ チップジョーエ ステイト3843 (72)発明者 チョン・チー・ケオン マレーシア ペナン ペライ セベラン・ ジャヤ テンガット・シアカップ11 37 (72)発明者 ガビール・シン マレーシア ペナン ジョージタウン ア イランドパーク ソロック・ベシ11 (72)発明者 サンダー・エー／エル・ナタラジャン・ヨ ガナンダン マレーシア ペナン ペライ バンダー・ セベラン・ジャヤ ぺルシアン・テンギリ ８ (72)発明者 リン・セオン・チョーン マレーシア ペナン エー・アール・エー エスジー ロロング・ケナリ ビー・エ ル・ケー イー・エー−２−２
Claims (7)
- 【請求項１】複数の半導体ダイを関連するリードに実質
的に同時に相互接続する方法であって、 第１のシート上における相互接続のため、前記ダイを前
記関連するリードに近接して、第１の所定のパターンを
なすように配置するステップと、 第２のシート上に第２の所定のパターンをなすようにコ
ネクタを形成するステップと、 前記コネクタが、前記ダイと関連するリードとの相互接
続を同時に行えるように、前記第１のシートと前記第２
のシートとを整列させるステップと、 前記ダイと関連するリードとの間の電気的接続を実施す
るステップと、 前記第２のシートから前記コネクタを分離する単離ステ
ップが含まれている、 方法。 - 【請求項２】前記電気的接続を実施するステップが、レ
ーザ・ビームを利用して実施されることを特徴とする、
請求項１に記載の方法。 - 【請求項３】前記単離ステップが、レーザ・ビームを利
用して実施されることを特徴とする、請求項１に記載の
方法。 - 【請求項４】前記単離ステップが、前記第２のシートを
前記第１のシートからはぎ取り、一方、コネクタはその
ままにしておくことによって実施されることを特徴とす
る、請求項１に記載の方法。 - 【請求項５】前記電気的接続を実施するステップ及び前
記単離ステップが、レーザ・ビームを用いて同時に実施
されることを特徴とする、請求項１に記載の方法。 - 【請求項６】半導体素子であって、 第１のボンド・パッドを備えたダイと、 第２のボンド・パッドを備えたリードと、 前記第１と第２のボンド・パッドを接続するための単離
したコネクタが含まれており、 前記ダイが、第１のシート上で関連する複数のリードに
近接して、第１の所定のパターンをなすように配置され
た複数のダイの１つであり、 前記コネクタが、前記第１と第２のシートが整列する
と、前記複数のコネクタを利用して、前記複数のダイか
ら前記関連する複数のリードへの電気的接続を同時に実
施することができるように、前記第２のシート上に形成
された複数のコネクタの１つであり、前記コネクタは、
前記形成後に単離されて、前記第２のシートから分離さ
れ、前記接続されたダイ及びリードは、単離されて、前
記第１のシートから分離されることを特徴とする、 半導体素子。 - 【請求項７】前記ダイが発光ダイオード・ダイであるこ
とを特徴とする、請求項６に記載の半導体素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US343329 | 1982-01-27 | ||
| US09/343,329 US6242280B1 (en) | 1999-06-30 | 1999-06-30 | Method of interconnecting an electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001068740A true JP2001068740A (ja) | 2001-03-16 |
Family
ID=23345661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000193357A Pending JP2001068740A (ja) | 1999-06-30 | 2000-06-27 | 電子デバイスを相互接続するための方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6242280B1 (ja) |
| JP (1) | JP2001068740A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288229A (ja) * | 2007-05-15 | 2008-11-27 | Citizen Electronics Co Ltd | 発光ダイオード及びその製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002374007A (ja) * | 2001-06-15 | 2002-12-26 | Toyoda Gosei Co Ltd | 発光装置 |
| US6882044B2 (en) * | 2002-05-17 | 2005-04-19 | Agilent Technologies, Inc. | High speed electronic interconnection using a detachable substrate |
| US7919787B2 (en) * | 2003-06-27 | 2011-04-05 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Semiconductor device with a light emitting semiconductor die |
| JP2005093649A (ja) * | 2003-09-17 | 2005-04-07 | Oki Data Corp | 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置 |
| JP4541077B2 (ja) * | 2004-01-13 | 2010-09-08 | 株式会社日立超エル・エス・アイ・システムズ | 半導体記憶装置 |
| US20070290220A1 (en) * | 2006-06-20 | 2007-12-20 | Bily Wang | Package for a light emitting diode and a process for fabricating the same |
| JP2010505217A (ja) * | 2006-09-26 | 2010-02-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ステッチドワイヤ付き光ガイド装置 |
| JP2015056646A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 半導体装置及び半導体モジュール |
| KR102551746B1 (ko) | 2018-06-05 | 2023-07-07 | 삼성전자주식회사 | 광원모듈 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4600138A (en) | 1984-07-25 | 1986-07-15 | Hughes Aircraft Company | Bonding tool and clamp assembly and wire handling method |
| US5616958A (en) * | 1995-01-25 | 1997-04-01 | International Business Machines Corporation | Electronic package |
| US5731244A (en) * | 1996-05-28 | 1998-03-24 | Micron Technology, Inc. | Laser wire bonding for wire embedded dielectrics to integrated circuits |
-
1999
- 1999-06-30 US US09/343,329 patent/US6242280B1/en not_active Expired - Lifetime
-
2000
- 2000-06-27 JP JP2000193357A patent/JP2001068740A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288229A (ja) * | 2007-05-15 | 2008-11-27 | Citizen Electronics Co Ltd | 発光ダイオード及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6242280B1 (en) | 2001-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6534391B1 (en) | Semiconductor package having substrate with laser-formed aperture through solder mask layer | |
| US5357674A (en) | Method of manufacturing a printed circuit board | |
| EP1168461B1 (en) | Light source | |
| US7358114B2 (en) | Semiconductor device substrate, semiconductor device, and manufacturing method thereof | |
| US8383950B1 (en) | Metal etch stop fabrication method and structure | |
| KR100499003B1 (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| CN101166394A (zh) | 安装有电子元件的多层配线基板及其制造方法 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JP5329083B2 (ja) | ポストおよびパッドを有する部品 | |
| US6252178B1 (en) | Semiconductor device with bonding anchors in build-up layers | |
| US5661337A (en) | Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages | |
| KR20050096851A (ko) | 회로 장치 및 그 제조 방법 | |
| JP2001068740A (ja) | 電子デバイスを相互接続するための方法 | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| US8359740B2 (en) | Process for the wafer-scale fabrication of electronic modules for surface mounting | |
| US20160007463A1 (en) | Electronic device module and method of manufacturing the same | |
| JP2022168143A (ja) | 半導体装置用基板、および半導体装置 | |
| JP2004039988A (ja) | 素子搭載用回路基板及び電子装置 | |
| KR20040098170A (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JP7412376B2 (ja) | 半導体装置用基板 | |
| JP6846484B2 (ja) | 半導体装置用基板及びその製造方法、半導体装置 | |
| KR100320447B1 (ko) | 반도체 패키지의 제조방법 | |
| US7951697B1 (en) | Embedded die metal etch stop fabrication method and structure | |
| KR100974244B1 (ko) | 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법 | |
| JPH10294549A (ja) | プリント配線基板の製造方法及びプリント配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060412 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070326 |