CN102768958A - 具有与垫件连接的集成电路封装系统及其制造方法 - Google Patents

具有与垫件连接的集成电路封装系统及其制造方法 Download PDF

Info

Publication number
CN102768958A
CN102768958A CN2012101377167A CN201210137716A CN102768958A CN 102768958 A CN102768958 A CN 102768958A CN 2012101377167 A CN2012101377167 A CN 2012101377167A CN 201210137716 A CN201210137716 A CN 201210137716A CN 102768958 A CN102768958 A CN 102768958A
Authority
CN
China
Prior art keywords
lead
periphery
integrated circuit
peripheral
cloth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101377167A
Other languages
English (en)
Other versions
CN102768958B (zh
Inventor
B·T·道
A·S·川斯珀特
蔡佩燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of CN102768958A publication Critical patent/CN102768958A/zh
Application granted granted Critical
Publication of CN102768958B publication Critical patent/CN102768958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及具有与垫件连接的集成电路封装系统及其制造方法，一种制造集成电路封装系统的方法，包括：形成外围导线，该外围导线具有外围导线底侧、外围导线顶侧、外围导线非水平侧、外围导线水平脊、及外围导线导电板，该外围导线水平脊延伸自该外围导线非水平侧；于该外围导线顶侧上形成第一顶部分布层，该第一顶部分布层具有第一顶部终端；将集成电路连接至该第一顶部分布层，该集成电路具有直接在多个该第一顶部终端上的中央部分；以及直接在该第一顶部分布层的底部范围及该外围导线水平脊的外围导线脊较低侧上涂布绝缘层。

Description

具有与垫件连接的集成电路封装系统及其制造方法
【交叉参考的相关应用】
本申请案包含与由Byung Tai Do,Arnel Senosa Trasporto与Zigmund Ramirez Camacho同时申请的美国专利申请案（其案名为“Integrated Circuit Packaging System with Routed circuit lead array andMethod of Manufacture Thereof”）相关的标的。该相关的申请案是让渡给STATS ChipPAC Ltd.，并且是以案卷号码27-809予以识别。于此并入该标的，以供参考。
技术领域
本发明大致上是关于集成电路封装系统，更特别的是关于用于具有连接的集成电路封装系统的系统。
背景技术
现代电子产品，如智能型手机、个人数字助理、定位基础的服务装置、企业级服务器、或企业级存储数组，而预期的物理空间不断缩小，以封装更多的集成电路，降低成本。许多已经开发的技术，以满足这些要求。注重新技术的研究和一些的发展战略，则着重于改善现有的技术和发展的技术。而现有技术的研究和开发，可以采取无数不同的方向。消费类电子产品的需求，要求更多的集成电路于集成电路封装中，而矛盾地于系统中提供更少的物理空间，以增加集成电路的容量。另一个要求是不断降低成本。一些技术主要着重每个集成电路上积体更多的功能。着重战略于一个单一的封装集成电路等技术。虽然这些方法提供更多的功能于集成电路，不过其没有完全解决的高度较低，较小的空间，降低成本的要求。
一种成熟有效的方法来降低成本，使用成熟的封装技术，于现有的制造方法和设备。奇怪的是，倚用现有的制造过程，通常不会导致封装尺寸减少。仍需再继续降低成本、更小尺寸与更多的功能。
因此，仍然需要集成电路封装系统，包括成本较低、较小尺寸，以及更多的功能。鉴于日益增加的需要，以提高集成度和降低成本，而可以发现这些问题是日益重要。鉴于日益增加的商业竞争压力，且随着越来越多的消费者的期望和有意义的产品在市场上减少分化的机会，关键是，为这些问题找到答案。此外，需要降低成本，提高效率和性能，并满足竞争的压力，增加了更大的紧迫性，有必要为寻找这些问题的答案。为解决这些问题已经长期追求，但先前发展不具有教或任何建议的解答，因此，解决这些问题，要长期的躲避在技术中的技巧。
发明内容
本发明提供一种制造集成电路封装系统的方法，包括：形成外围导线，该外围导线具有外围导线底侧、外围导线顶侧、外围导线非水平侧、外围导线水平脊、及外围导线导电板，该外围导线水平脊延伸自该外围导线非水平侧；于该外围导线顶侧上形成第一顶部分布层，该第一顶部分布层具有第一顶部终端；将集成电路连接至该第一顶部分布层，该集成电路具有直接在多个该第一顶部终端上的中央部分；以及直接在该第一顶部分布层的底部范围及该外围导线水平脊的外围导线脊较低侧上涂布绝缘层。
本发明提供一种集成电路封装系统，包括：外围导线，具有外围导线底侧、外围导线顶侧、外围导线非水平侧、外围导线水平脊、及外围导线导电板，该外围导线水平脊延伸自该外围导线非水平侧；第一顶部分布层，位于该外围导线顶侧上；集成电路，连接至该第一顶部分布层，该集成电路具有直接在多个该第一顶部终端上上的中央部分；以及绝缘层，直接在该第一顶部分布层的底部范围及该外围导线水平脊的外围导线脊较低侧上。
本发明的某些实施例除了以上所描述的步骤或组件外，尚具有其它步骤或组件、或者以该其它步骤或组件取代该步骤或组件。本领域技术人员，在阅读接下来的详细描述、并参考伴随的图式，该步骤或组件将变得明显。
附图说明
图1为本发明的第一具体实施例中于集成电路封装系统中，以显示沿着图2的线1-1的横截面。
图2为集成电路封装系统的第一实施例俯视图。
图3为集成电路封装系统的第二实施例俯视图。
图4为集成电路封装系统的仰视面。
图5为一部分该第一顶部分布层的俯视图。
图6为电镀生产阶段的图1的结构。
图7为固定阶段的图6的结构。
图8为连接阶段的图7的结构。
图9为模塑阶段的图8的结构。
图10为移除阶段的图9的结构。
图11为应用阶段的图10的结构。
图12为显示本发明的第二具体实施例的集成电路封装系统的横截面。
图13为一部分该第一顶部分布层的俯视图。
图14为该第一顶部分布层沿着图13的线14-14的横截面。
图15为本发明的第三具体实施例的集成电路封装系统的横截面。
图16为一部分该第一顶部分布层的俯视图。
图17为该第一顶部分布层沿着图16的线17-17的横截面。
图18为本发明的第四具体实施例的集成电路封装系统的横截面。
图19为本发明的另外具体实施例中制造集成电路封装系统的方法的流程图。
具体实施方式
以下具体实施例中描述了足够的细节，以致能本领域技术人员得以制作与使用本发明。以目前的揭露为基础，以不偏离本发明的范围、工艺、流程、或机械变化，于此可了解到，其它的实施例将为显而易见的。
于以下的描述中，给予许多具体的细节，以供透彻的了解本发明。然而，其明显的，若没有这些具体细节，还是可实行本发明。为了避免本发明的模糊，一些现有的电路，系统配置和技术步骤没有透露出细节。
以显示系统具体实施例的草图，以半图解和不按照比例，特别是一些细部的尺寸，且显示夸大的图于草图中。同样，虽然为了方便说明，于草图中以显示普遍类似的方向针，而以任意概略的于图中描绘主要部份。于一般情况，可以在任何方向上操作发明。
多个实施例揭露和清晰描述以便于说明，以描述和理解不足的地方，譬如像一个到另一个有一些共同的特点，通常将被描述为类似的参考数字。将具体实施例编号为第一具体实施例，第二具体实施例等。而为方便描述，不打算有任何其它的意义，或者给本发明局限。
关于说明目的，此处使用的“横向”是指做为一个平面平行的平面或集成电路的表面，无论其方向。“垂直”一词指的是刚刚定义的水平垂直方向。表示，如“以上”，“以下”，“底”，“顶”，“侧”（如在“侧壁”），“更高”，“更低”，“上”，“之上”，“之下“，以定义关于水平平面，且以数字显示。表示“上”的意思是指元素之间的直接接触。表示“上直接”一词的意思是指一个元素与另一个元素之间的直接接触，与组件并不相干。
表示“作用侧”一词是指一侧的模具，一模块，一封装件，或具有其制作作用电路的电路结构或连接到模具、模块、封装件或电子结构。此处所用的“工艺”一词包括沉积光阻或材料，图案，曝光，清洁，蚀刻，清洗，和/或移除材料或光阻，做为要求形成结构的描述。
四方扁平无引线直立终端（QFNs-ST）多行封装件，具有一长导线跨距的问题和困难的交叉线。较长线跨间会导致更多使用的线和提高组装成本。由于粘接布局的复杂性，另一个问题，可能会出现较大的封装尺寸四方扁平无引线直立终端（QFNs-ST）封装件，需要更昂贵的模具系统。本发明的实施例提供解决方案或解决问题的答案。
请参考图1，其中，本发明的第一具体实施例，于集成电路封装系统中，以显示沿着图2的线1-1的横截面。集成电路封装系统100可包括四扁平无引线（QFN）数组。
该集成电路封装系统100可包括外围导线102，定义做为电信号或集成电路封装系统100和外部系统（未显示）之间潜在的电位级别，以供结构连接。该积体封装系统100可以包括多该外围导线102。例如，该外围导线102可以代表包括终端或衬垫的互连。
于该外围导线102可包括外围导线底侧104和相对于该外围导线底侧104的外围导线顶侧106。该外围导线底侧104和该外围导线顶侧106分别定义为该外围导线102的底部和顶部侧。而该外围导线102可包括外围导线非水平侧108延伸于该外围导线底侧104和该外围导线顶侧106之间。
该外围导线102可包括该外围导线水平脊110，其被定义为该外围导线102从该外围导线非水平侧108水平延伸的端点。该外围导线水平脊110可以延伸自该外围导线顶侧106。该外围导线水平脊110可包括外围导线脊较低侧112和在该外围导线脊较低侧112上方的外围导线脊上侧114。
而该外围导线脊上侧114的平面，可与该外围导线顶侧106的平面共平面。该外围导线非水平侧108的平面，可与该外围导线脊上侧114和该外围导线顶侧106相交。该外围导线非水平侧108的平面与该外围导线脊上侧114及该外围导线顶侧106的平面的相交，可表示该外围导线脊上侧114与该外围导线顶侧106之间的分割线或分界线。
例如，该外围导线脊较低侧112可以包括任何包括曲面或任何非平面的表面。也可举例，该外围导线脊上侧114可包括任何表面，包括平坦表面或任何平面。
该外围导线102可包含外围导线导电板116，其定义做为固定位置，供电性连接至该外围导线102。该外围导线导电板116可形成在该外围导线底侧104。
例如，该外围导线导电板116可于终端上的底部电镀工艺予以形成。也可举例，底部终端（显示如该外围导线102）可根据不同的应用，可电镀或外露铜（Cu）。
该外围导线水平脊110可包含封装芯片垫118，其可定义做为安装半导体于其上的支撑结构。该封装芯片垫118可包含芯片垫底部侧120与相对于该芯片垫底部侧120的芯片垫顶部侧122。芯片垫底部侧120与该芯片垫顶部侧122定义做为该封装芯片垫118的底部与底部侧。该封装芯片垫118可包含芯片垫非水平侧124延伸于该芯片垫底部侧120与该芯片垫顶部侧122之间。
而该封装芯片垫118可包含芯片垫水平脊126，而其定义为该封装芯片垫118的水平末端，由芯片垫非水平侧124突出。该芯片垫水平脊126可由该芯片垫顶部侧122延伸。而该芯片垫水平脊126可包含芯片垫较低侧脊128与该芯片垫较低侧脊128之上的芯片垫上侧脊130。
该芯片垫上侧脊130的平面与该芯片垫顶部侧122的平面可共平面。该芯片垫非水平侧124可于该芯片垫上侧脊130的平面与该芯片垫顶部侧122有交叉平面。该芯片垫非水平侧124与该芯片垫上侧脊130的平面及该芯片垫顶部侧122有交叉平面，可表示于该芯片垫上侧脊130的平面与该芯片垫顶部侧122之间的操作线或分割线。
例如，该芯片垫较低侧脊128可包含任何包括曲面或任何非平面的表面。亦可举例，该芯片垫上侧脊130可以包括任何表面，包括一个平坦的表面或任何平面。
该封装芯片垫118可包含芯片垫导电板132，其定义为固定位置，供电性连接至该封装芯片垫118。该芯片垫导电板132可设置于该芯片垫底部侧120。
集成电路封装系统100可包含第一顶部分布层134，其定义做为供半导体装置与该外围导线102之间的电性连接的结构。该第一顶部分布层134从集成电路136将电性连接或重新分配电性信号绕线到该外围导线102。
该集成电路136是定义为半导体装置。该集成电路136可位于该第一顶部分布层134上方。该集成电路136可包含非活动侧138与相对该非活动侧138的活动侧140。例如，该集成电路136可包含半导体装置，其包含导线芯片、覆置芯片或硅芯片。
集成电路封装系统100可包含多个该第一顶部分布层134。例如，该第一顶部分布层134可表示包含具有绕线电路或分布层（RDL）的上板的电性连接器。亦可举例，该第一顶部分布层134可包含平坦的上部。
第一顶部分布层134可电性连接至该外围导线102。该第一顶部分布层134可直接形成于一部分该外围导线顶侧106上、一部分该芯片垫顶部侧122上方、或两者兼而有的。
集成电路136可包含面对该芯片垫顶部侧122的该非活动侧138。通过该连接层142安装该集成电路136于该芯片垫顶部侧122的上方，该连接层142是定义做为芯片连接材料或粘着材料。该连接层142可固定至该芯片垫顶部侧122及该非活动侧138。
集成电路136可于该外围导线102与其它该外围导线102之间。该集成电路136可由包含多个该外围导线102的数组所包围。而该外围导线102可包围集成电路136的周边。
该集成电路封装系统100可包含内部连接器144，该内部连接器144是定义连接或固定至该第一顶部分布层134与该内部连接器144的电性导电连接器。该集成电路封装系统100可包含多个该内部连接器。例如，该内部连接器144可表示包含互连导线、焊线或导线凸块的电性连接。
集成电路封装系统100可包含包覆封装146，其定义做为半导体封装件的封装件覆盖于密封半导体封装，以供机械或环境保护。该包覆封装146可形成覆盖或于该外围导线顶侧106、芯片垫顶部侧122、第一顶部分布层134、集成电路136、连接层142以及内部连接器144。
包覆封装146可包含包覆封装的底侧148。而该包覆封装的底侧148的平面可与任一该外围导线顶侧106的平面、芯片垫顶部侧122与该第一顶部分布层134的底部范围可共平面。
集成电路封装系统100可包含绝缘层150，而定义做为该第一顶部分布层134的底部范围的保护层。该绝缘层150可包含绝缘材料，该绝缘材料包含钝化、防焊、环氧树脂或胶粘剂。
绝缘层150可形成或直接应用于部分该外围导线102、封装芯片垫118、第一顶部分布层134以及包覆封装146上。该绝缘层150可形成或直接应用于部分该外围导线非水平侧108、外围导线脊较低侧112、外围导线导电板116的水平范围、芯片垫较低侧脊128、芯片垫导电板132的水平范围、第一顶部分布层134的底部范围以及包覆封装的底侧148上。
绝缘层150可将该外围导线102与为其它该外围导线102电性隔离或者将外围导线102与该封装芯片垫118电性隔离。该绝缘层150可形成包围该外围导线102与该封装芯片垫118。该绝缘层150可将该第一顶部分布层134与其它该第一顶部分布层134电性隔离。
绝缘层150可包含绝缘底侧152与相对该绝缘底侧152的绝缘顶侧154。该绝缘底侧152的平面可与任一该外围导线底侧104与该芯片垫底部侧120的平面共平面。例如，该绝缘底侧152的平面可与任何外围导线导电板116的底部范围的平面与该芯片垫导电板132的底部范围共平面。该绝缘顶侧154的平面可与任一该外围导线脊上侧114与该芯片垫上侧脊130的平面共平面。
关于本发明的目的，该绝缘底侧152的平面以显示该外围导线底侧104与该芯片垫底部侧120的平面共平面，另一方面可了解该绝缘底侧152的平面可为与任一该外围导线底侧104与该芯片垫底部侧120的平面非共平面。例如，该绝缘底侧152的平面可为较低或低于任何该外围导线底侧104与该芯片垫底部侧120的平面。
集成电路封装系统100可包含外部连接器156，该外部连接器156是定义为连接或固定至该外围导线导电板116与该外部系统的电性导电连接器。该集成电路封装系统100可包含多个该外部连接器156。
例如，该外部连接器156可代表包含导电球的电性连接器。亦举例，该外部连接器156可形成具有包含焊球、金属或金属层的导电材料。对于具体举例，该外部连接器156可利用焊球于加强板阶可靠度性能。
该外围导线导电板116可包含在该外围导线底侧104的凹部158。该外部连接器156可固定至该外围导线导电板116的底部范围并在该凹部158内。
例如，该外围导线102可包含植球结构，以显示做为该外围导线导电板116具有该凹部158，譬如以焊球与印刷适合的方法，以供增强锁定对于板阶可靠度的改善。而定义植球结构做为该外围导线导电板116与该凹部158的结构，以供现场可靠连接于附加的该外部连接器156至该外围导线102。
关于本发明叙述，该外围导线导电板116以显示该凹部158，虽然其可了解到该外围导线导电板116可设置于该凹部158的外部。例如，以虚线表示该外围导线导电板116可包含导电板的底侧160与导电板的顶侧162，以分别做为该外围导线导电板116的底与顶面。而该导电板的底侧160与该导电板的顶侧162可为平面或平坦。该导电板的底侧160的平面可大致平行于该导电板的顶侧162的平面。
集成电路封装系统100可包含具有路由的多行导线架。做为板的底部终端以显示于该外围导线102具有该外围导线导电板116，由蚀刻过程的方式形成个体终端的保护。保护材料或层的涂布以显示于该绝缘层150，可应用于保护或安全电路或迹线，显示做为例如该第一顶部分布层134。该绝缘层150可供化学蚀刻以外集合的保护或不受欢迎的环境条件。
经发现，与外围导线底侧104和该芯片垫底部侧120共平面的该绝缘底侧152提供对该外围导线102和该封装芯片垫118的保护，从而提供改进的可靠性。
也经发现，连接到该外围导线102和该集成电路136的该第一顶部分布层134提供导线跨距减少以及封装尺寸减少，节约成本，并消除复杂的布局。
意外发现到具有由该绝缘层150所覆盖的该外围导线水平脊110的该芯片垫底部侧120，通过消除导线拉脱（pullout），以改进该外围导线102或终端的连锁。
意外确定到具有该凹槽158的该外围导线导电板116，提供将该外部连接器156连接至该外围导线102的可靠连接站点，从而成为大于5％的板阶可靠度（BLR）与“植球”结构相比，非接触球或四方扁平无引线（QFN）封装的平面结构的性能改善。
意外已确定该绝缘层150通过将该第一顶部分布层134与另一该第一顶部分布层134隔离、或将该外围导线102与另一该外围导线102隔离，以提高可靠性，从而消除了焊料的改变或电性短路。
意外的确定，具有该凹槽158的该外围导线导电板116，提供该外部连接器156固定至该外围导线102与该外部系统的可靠电性连接。
请参阅图2，其中显示该集成电路封装系统100的第一范例顶部平面视图。而该第一范例顶部平面视图未显示图1的包覆封装146。
第一顶部分布层134可包含第一顶部终端202，而定义做为供该第一顶部分布层134电性连接的电性连接点。该第一顶部终端202可直接在图1中的该外围导线顶侧106。
包含多个该第一顶部终端202的数组可分布整个表面在图1的该外围导线顶侧106或该芯片垫顶部侧122。而定义数组做为物理安排或分布于多该第一顶部终端202的表面区域上的该外围导线顶侧106、芯片垫顶部侧122或两者兼而有的。该数组包含以完全填充的多个该第一顶部终端202、均匀分布或两者兼而有的。
该数组可于该集成电路136的周边外侧。该数组亦可于该集成电路136的周边内，以使该集成电路136的中央部份203可直接在包含多个该第一顶部终端202的数组上。该中央部份203以定义为部分该集成电路136于该集成电路136的中央与隔离该集成电路136的周边。
第一顶部分布层134可包含第一顶部导电迹线204，以定义供导电连接或电路连接线于该第一顶部终端202与指出第一顶部206之间。而该指出第一顶部206以定义做为该内部连接器144于附加的第一顶部分布层134的电性连接点。
第一顶部导电迹线204于图1，可直接在部份该外围导线102与该封装芯片垫118上。该第一顶部导电迹线204可直接在部份该外围导线脊的上侧114与该芯片垫上侧脊130上。例如，该第一顶部导电迹线204可包含电性连接包含分布迹线或线路层。
指出第一顶部206可直接在部分该封装芯片垫118上。而该指出第一顶部206上方可直接于该芯片垫上侧脊130、芯片垫顶部侧122或两者兼而有的。多该指出第一顶部206的数组可设置相邻或周边的该集成电路136。定义该数组做为物理安排或该指出第一顶部206的分布。而该数组包含该指出第一顶部206的行。且该数组包含均匀分布的多该指出第一顶部206。
于图1中的连接层142可直接于部分该第一顶部分布层134上，且位于该集成电路136之下。例如，该连接层142可直接在部份该第一顶部导电迹线204与该第一顶部终端202上，且直接位于该集成电路136之下。
依据本发明目的的叙述，该第一顶部终端202与该指出第一顶部206显示分别为圆形与矩形形状，但据了解，该第一顶部终端202与该指出第一顶部206可包含任何形状。例如，该指出第一顶部206可包含圆形形状。
对于发现的该集成电路136具有该中央部份203，以直接于多该第一顶部终端202的数组上提高高速性能，及减少线路拥塞可增加路线面积。
请参阅图3，其中显示该集成电路封装系统100的第二范例顶部平面视图。而该第二范例顶部平面视图未显示图1的包覆封装146。
集成电路封装系统100包含第二顶部分布层302，其定义做为供图1的外围导线102与其它该外围导线102之间的电性连接结构。例如，该第二顶部分布层302提供对于接地或共同电压导线兼容加入终端的选项。
第二顶部分布层302可包含第一参考终端304以电性连接至第二参考终端306。该第二顶部分布层302可包含第二导电迹线308电性连接至该第一参考终端304与该第二参考终端306。该第二导电迹线308的宽度可包含比图2的一顶部导电迹线204的宽度更宽。
第一参考终端304与部分该第二导电迹线308可直接位于该集成电路136之下。该第二参考终端306与该第二导电迹线308的另ㄧ部份可位于该集成电路136的外侧周围。例如，该第二顶部分布层302可分布由该第一参考终端304至该第二参考终端306的接地信号。
第一参考终端304与部分该第二导电迹线308可直接位于图1的封装芯片垫118上。该第二参考终端306与部分该第二导电迹线308可直接位于部分该外围导线102上。
图1的该连接层142可直接位于部分该外围导线102上，且位于该集成电路136之下。
关于本发明所述的目的，该第一参考终端304与该第二参考终端306显示为圆形形状，但据了解，该第一参考终端304与该第二参考终端306可包含任何形状。例如，该第一参考终端304可包含矩形形状。
现在参考图4，其中，显示该集成电路封装系统100的底部平面视图。该底部平面视图未显示于图1的外部连接器156。而该底部平面视图描绘于该绝缘层150周围，且具有该凹槽158的外围导线导电板116。
集成电路封装系统100可包含底部导电迹线402，其定义做为连接该外围导线导电板116与另ㄧ部份该外围导线导电板116的电性连接。而该集成电路封装系统100提供该底部导电迹线402对于接地或共同电压导线于兼容加入终端的选项。例如，底部终端的线路，显示做为该外围导线导电板116与该底部导电迹线402，可供接地。
现在参考图5，其中，显示部份该第一顶部分布层134的顶部平面视图。该第一顶部分布层134可包含该第一顶部导电迹线204电性连接至该第一顶部终端202。该第一顶部终端202可包含表面面积小于该外围导线导电板116的表面面积。
第一顶部分布层134可包含该第一顶部终端202、第一顶部导电迹线204与图2的指出第一顶部206，形成共同的导电材料，做为一个单一的整体结构。该第一顶部导电迹线204可电性连接至该第一顶部终端202与该指出第一顶部206。
关于本发明所述的目的，顶部视图显示该第一顶部分布层134，但据了解，该顶部视图亦可应用于图3的第二顶部分布层302。例如，该第二顶部分布层302可包含图3的第二参考终端306表面面积小于该外围导线导电板116的表面面积。
现在参考图6，其中，显示图1的结构于电镀制造阶段。而该集成电路封装系统100可包含导线架602，以定义做为安装和连接的半导体器件及其结构。该导线架602可设置电性连接材料包含铜（Cu）或任何其它金属材料。
导线架602可包含导线架的底侧604与相对导线架的底侧604的导线架的顶侧606。而部分该导线架602在该导线架的底侧604可以控制方式于部份移除地区608移除。该部份移除地区608形成移除的过程包含蚀刻。例如，该部份移除地区608可形成于该导线架602半蚀刻。
亦可举例，该导线架602于下一阶段中可供未蚀刻与将蚀刻的结构。
集成电路封装系统100可包含该外围导线导电板116设置于该导线架的底侧604。该外围导线导电板116可设置层数。该外围导线导电板116可形成导线板的导电材料，以做为包括金属材料或金属合金的导电材料。
例如，导线板的导电材料可包含镍（Ni），钯（Pd），金（Au），金属合金，或两者兼而有的。对于一特定的例子，导线板的导电材料可以包括镍钯（镍钯）或镍钯金（NiPdAu）。
举例来说，可于电镀的过程设置该外围导线导电板116。于另一例，该外围导线导电板116可包含一集结预镀框架（PPF）的结构。
集成电路封装系统100可包含该第一顶部分布层134，以直接设置于该导线架的顶侧606上。该第一顶部分布层134可设有层数。而该第一顶部分布层134可形成分布层导电材料，以做为导电材料包括金属材料或金属合金。例如，可以包括分布层的导电材料镍（Ni），金（Au），金（Au）合金，银（Ag），金属合金，或两者兼而有的。
如特别的举例，分布层的导电材料，可以选择包括铜（Cu）或钯（Pd）。另一特别的举例，分布层的导电材料，可以包括金（Au）的7层的组合（或金（Au）合金），钯（PD），镍（Ni），铜（Cu），镍（Ni），钯（Pd），金（Au）的（或金（Au）合金）。如另一特别的举例，该第一顶部分布层134可包含于前面的举例中，金（Au）（或金（Au）合金），钯（Pd），镍（Ni），铜（Cu），银（银）银（Ag）做为替代三层五层组合镍（Ni），钯（Pd），金（Au）（或金（Au）合金）。
举例来说，该第一顶部分布层134可形成一个电镀工艺。另举例，该第一顶部分布层134可包含一集结预镀框架（PPF）的结构。
于另一具体实施例中，该第一顶部分布层134的步骤，可直接在导电层上的导线架的顶侧606形成。于进一步的具体实施例中，该第一顶部分布层134可直接设置步骤与设置悬挂的导线架602于较长的步骤。在尚未进一步的具体实施例中，中间或中央部分的导线架602可包含多该部份移除地区608的数组、导电板于该导线架的底侧604的数组、分布层于该导线架的顶侧606的数组或其它组合。
现在参考图7，其中，显示附加阶段于图6的结构。该集成电路封装系统100可包含芯片粘着方法，以安装该集成电路136于该导线架602之上。该集成电路136可附加于该导线架的顶侧606与该连接层142。
现在参考图8，其中，显示连接阶段于图7的结构。该集成电路封装系统100可包含该内部连接器144附加于该第一顶部分布层134与该活动侧140。该内部连接器144可做为直接附加于图2的指出第一顶部206。
关于本发明所述的目的，该内部连接器144以显示焊线，但可了解到该内部连接器144可包含任何其它的导电连接。例如，该内部连接器144可以代表导电凸块、导电柱、或导电粘贴。也例如，该内部连接器144可形成导电材料，包括焊料、金属、或金属合金。
现在参考图9，其中，显示模压阶段于图8的结构。该集成电路封装系统100可包含模压过程包含形成该包覆封装146的液体环氧树脂模具。
包覆封装146可模压于该导线架602、第一顶部分布层134、集成电路136以及内部连接器144之上。该包覆封装146可设置覆盖于该导线架的顶侧606、第一顶部分布层134、集成电路136以及内部连接器144。
现在参考图10，其中，显示移除阶段于图9的结构。该集成电路封装系统100可包含在移除阶段，包括蚀刻去除过程。移除过程中不影响或移除该第一顶部分布层134。例如，移除过程可以包括铜（Cu）蚀刻。
于图6的部分该导线架602，在图6的导线架的底侧604可移除图6设有该外围导线102与该封装芯片垫118中的部份移除地区608。如移除部分的导线架602中的部份移除地区608，以外露第一顶部分布层134的底部。
现在参考图11，其中，显示应用阶段于图10的结构。该集成电路封装系统100可包含的应用，包括屏幕印刷、自旋涂层、发放、或毛细作用的方法。例如，应用阶段可包含保护层的底部迹线，以显示该绝缘层150，之后蚀刻铜（Cu）的过程。
集成电路封装系统100可包含该绝缘层150应用或直接充填于部分的外围导线102上、外围导线导电板116的水平范围、封装芯片垫118、芯片垫导电板132的水平范围、第一顶部分布层134与包覆封装146。举例，该绝缘层150可供外露的电路保护，从环境的危害和元素，做为之后移除阶段该第一顶部分布层134的部分外露。
绝缘层150可保护该第一顶部分布层134的底部表面与图3的第二顶部分布层302。该绝缘层150可保护图4的该底部导电迹线402。
绝缘层150可电性隔离该外围导线102与另一该外围导线102。该绝缘层150可设置周边的外围导线水平脊110。该绝缘层150可直接形成于该外围导线脊较低侧112上。
在随后的阶段，该集成电路封装系统100可包含封装切割过程，以供个别单位或该集成电路封装系统100的封装件。而封装切割过程可以包括机械或光学过程。
现在参考图12，其中，显示本发明第二具体实施例在集成电路封装系统1200的横截面视图。该集成电路封装系统1200可包含一线路板和一可选的悬顶盘。而该集成电路封装系统1200可包含铜（Cu）盖的两铜（Cu）层。
用类似图1的集成电路封装系统100的方式，该集成电路封装系统1200包含外围导线1202，且具有外围导线顶侧1204。以类似该集成电路封装系统100的方式，而该集成电路封装系统1200亦包含第一顶部分布层1206、集成电路1208、内部连接器1210以及封装件1212。用类似该集成电路封装系统100的方式，该集成电路封装系统1200包含封装芯片垫1214，且具有水平脊的芯片垫1216。用类似该集成电路封装系统100的方式，该集成电路封装系统1200亦包含中间层1218，且具有中间顶侧1220。
集成电路封装系统1200包含导电盖1222，以做为层级，直接设置于该外围导线顶侧1204上。例如，该导电盖1222可表示第二铜（Cu）层，使用铜（Cu）建立环环相扣的模具。
导电盖1222可形成导电材料，包括铜（Cu）或任何其它金属材料。该导电盖1222以供提高结构于该外围导线顶侧1204上，且部分外围分布间距件1224的第一顶部分布层1206可形成于该外围导线顶侧1204之上。
第一顶部分布层1206可包含以外围分布的基础部分件1226，整体设置于部分周围分布步骤1224。该外围分布的基础部分件1226于该部分外围分布间距件1224下方。该中间层1218可直接于该外围分布的基础部分件1226的部份底部范围上，以保护该第一顶部分布层1206。
外围分布的基础部分件1226可于该封装芯片垫1214与该中间层1218之上。该外围分布的基础部分件1226可直接位于该水平脊的芯片垫1216与该中间顶侧1220上。
部分外围分布间距件1224可直接于该导电盖1222上。该部分外围分布间距件1224的长度比该导电盖1222长，而该第一顶部分布层1206可包含横向向外延伸于该导电盖1222的非水平侧于外围分布悬1228。
封装件1212可设置于该外围导线顶侧1204、第一顶部分布层1206以及导电盖1222之上。该封装件1212可直接设置于该外围分布悬1228的底部范围之上。
集成电路封装系统1200包含建立（CAP）的铜（Cu）结构，已被镀在线路的上方，做为显示该导电盖1222与该第一顶部分布层1206。该结构不仅提供了线路，使用的焊线间距较短，而且提供模具环环相扣封装的信号。
再者，可发现到该第一顶部分布层1206具有向外延伸的部分外围分布间距件1224，而该封装件1212设置该外围分布悬1228以大幅提高可靠性，与直接设置该封装件1212于该外围分布悬1228的底部范围上，以供模具环环相扣封装。
现在参考图13，其中，显示部分该第一顶部分布层1206的上视图。该第一顶部分布层1206可包含第一顶部导电迹线1302连接于第一顶部终端1304。该第一顶部终端1304可包含表面积小于图12的外围导线1202的外围导电板1306的表面积。
第一顶部分布层1206可包含该第一顶部终端1304与该第一顶部导电迹线1302形成了一个共同的导电材料做为一个单一的整体结构。而该第一顶部导电迹线1302可电性连接至该第一顶部终端1304。
现在参考图14，其中，显示沿着图13的线14-14的第一顶部分布层1206的横截面视图。该第一顶部分布层1206可包含整体该外围分布的基础部分件1226设置于该部分外围分布间距件1224。而该外围分布的基础部分件1226可包含于图13的第一顶部导电迹线1302。
部分外围分布间距件1224可包含图13的第一顶部终端1304。该部分外围分布间距件1224可直接位于导电盖1222上。而该部分外围分布间距件1224所包含的长度可比该导电盖1222的长度更长，且该第一顶部分布层1206可包含该外围分布悬1228以向外横向延伸非水平侧的导电盖1222。
现在参考图15，其中，显示本发明于第三具体实施例中的集成电路封装系统1500的横截面视图。该集成电路封装系统1500可以包含铜（Cu）的厚度于顶部部分蚀刻或部分蚀刻为凹凸的铜（Cu）。
用类似图1的集成电路封装系统100的方式，该集成电路封装系统1500包含外围导线1502，且具有外围导线顶侧1504。用类似图1的集成电路封装系统100的方式，该集成电路封装系统1500亦包含第一顶部分布层1506、集成电路1508、内部连接1510以及封装件1512。
于类似图1的集成电路封装系统100的方式，该集成电路封装系统1500包含封装芯片垫1514，且具有水平脊的芯片垫1516。用类似该集成电路封装系统100的方式，该集成电路封装系统1500亦包含中间层1518，且具有中间顶侧1520。
集成电路封装系统1500包含具有部份外围导线间距件1522于整体结构的设置，且定义于层级之上或者从该外围导线顶侧1504垂直凸出。例如，该部份外围导线间距件1522可表示由铜（Cu）或以导线框架为基础的部分的铜（Cu）。亦例如，该部份外围导线间距件1522可以包含一顶部部分蚀刻的铜（Cu）厚度。
部份外围导线间距件1522可设置具有导电材料，包括铜（Cu）或任何其它金属材料。该部份外围导线间距件1522以供提升结构于该外围导线顶侧1504上，且该第一顶部分布层1506的部份外围分布间距件1524可设置于该外围导线顶侧1504上。
第一顶部分布层1506可包含外围分布的基础部分件1526具有设置整体的部份外围分布间距件1524。该外围分布的基础部分件1526位于该部份外围分布间距件1524之下。而该中间层1518可直接设于该第一顶部分布层1506中的外围分布的基础部分件1526的部分底部范围上。
外围分布的基础部分件1526可位于该封装芯片垫1514与该中间层1518之上。该外围分布的基础部分件1526可直接位于该水平脊的芯片垫1516与该中间顶侧1520上。
部份外围分布间距件1524可直接位于该部份外围导线间距件1522上。该部份外围分布间距件1524的长度可包含比该部份外围导线间距件1522的长度更长，且该第一顶部分布层1506
可包含外围分布悬1528，以横向扩展超出部分的外围导线非水平侧间距件1522。
封装件1512可设置该外围导线顶侧1504、第一顶部分布层1506以及外围导线间距件1522之上。该封装件1512可直接设置于下底部该外围分布悬1528的范围。
集成电路封装系统1500可包含已镀在线路上方的部分铜（Cu）蚀刻结构，做为显示该外围导线间距件1522与该第一顶部分布层1506。而该结构不仅提供了路径信号，且使用较短的焊线，以及但是为环环相扣的模具封装。
可发现到，该第一顶部分布层1506具有外部延伸的部份外围分布间距件1524，而设置该外围分布悬1522可大幅提高该外围导线间距件1522的可靠性，且封装件1512具有直接设置于下底部该外围分布悬1528的范围，提供环环相扣的模具封装件。
现在参考图16，其中，显示部分的第一顶部分布层1506的上视图。该第一顶部分布层1506可包含第一顶部导电迹线件1602以连接第一顶部终端1604。该第一顶部终端1604可包含的表面积小于外围导线导电板1606的图15的外围导线1502。而该第一顶部终端1604可包含比该外围导线间距件1522有较大的表面积。
第一顶部分布层1506可包含该第一顶部终端1604与设置该第一顶部导电迹线件1602做为单一整体结构与常见的导电材料。而该第一顶部导电迹线件1602可电性连接至该第一顶部终端1604。
现在参考图17，其中，显示沿着图16的线17-17的第一顶部分布层1506的横截面视图。该第一顶部分布层1506可包含设置整体的外围分布的基础部分件1526与该部份外围分布间距件1524。而该外围分布的基础部分件1526可包含图16的第一顶部导电迹线件1602。
部份外围分布间距件1524可包含图16的第一顶部终端1604。而该部份外围分布间距件1524可直接位于该外围导线间距件1522上。且该部份外围分布间距件1524的长度可包含比该外围导线间距件1522的长度更长，而做为该第一顶部分布层1506可包含该外围分布悬1528，以横向扩展超出部分的外围导线非水平侧间距件1522。
现在参考图18，其中，显示本发明于第四具体实施例中的集成电路封装系统1800的横截面视图。用类似图1的集成电路封装系统100，该集成电路封装系统1800包含外围导线1802，且具有外围导线顶侧1804。
类似图1的集成电路封装系统100，该集成电路封装系统1800亦包含第一顶部分布层1806、集成电路1808、内部连接1810以及封装件1812。于类似图1的集成电路封装系统100中，该集成电路封装系统1800亦包含中间层1818，具有顶侧的中间层1820。
外围导线1802可包含部份外围导线间距件1822，其定义形成于层级上或者由外围导线顶侧1804垂直扩展。可设置该部份外围导线间距件1822与导电材料，包括铜（Cu）或任何其它金属材料。而提供提高结构于该部份外围导线间距件1822于该外围导线顶侧1804之上，做为该第一顶部分布层1806的部份外围分布间距件1824，可设置于该外围导线顶侧1804之上。
第一顶部分布层1806可包含整体设置外围分布的基础部分件1826与该部份外围分布间距件1824。该外围分布的基础部分件1826位于该部份外围分布间距件1824之下。而该中间层1818的上方可直接设置于该第一顶部分布层1806的外围分布的基础部分件1826的部份底部范围。
外围分布的基础部分件1826可位于该中间层1818之上。该外围分布的基础部分件1826可直接位于该顶侧的中间层1820上。
部份外围分布间距件1824可直接位于该部份外围导线间距件1822上。该部份外围分布间距件1824的长度比该外围导线间距1822的长度更长，而做为该第一顶部分布层1806可包含该外围分布悬1828，以横向扩展超出部分的外围导线非水平侧间距件1822。
类似图1的集成电路封装系统100中，该集成电路封装系统1800包含附加层1830以做为芯片附加材料或粘合材料。该集成电路封装系统1800可包含中央导线1832，以做为提供电信号或电势水平于该集成电路封装系统100和外部系统（未显示）之间的连接。
集成电路封装系统1800可包含部份的外围导线1802与该中央导线1832的全数组。其可了解到先述所描述的具体实施例可以包括多个数组，例如，该外围导线1802、中央导线1832或两者兼而有的。
集成电路封装系统1800可包含包围多该中央导线1832或邻近的多该外围导线1802。以至少一的部份的中央导线1832可直接位于该集成电路1808之下。该中央导线1832可包含部份中央导线间距件1834，以定义做为提升部份中央导线1832，且该中央导线1832垂直延伸至顶侧的中央导线1836之上。
集成电路封装系统1800可包含中央顶部分布层1838，以定义结构做为提供该集成电路1808与该中央导线1832之间的电性连接。而该中央顶部分布层1838可包含于中央分布的基础部分件1842之上的部分中央分布间隔件1840。
部分中央分布间隔件1840可直接位于该部份中央导线间距件1834上。
中央分布的基础部分件1842可位于该中央导线1836之上及直接位于中央导线水平脊1844上，做为该中央导线1832的末端，且由该中央导线1832的顶侧的中央导线1836水平突出。中央导线非水平侧1846延伸于该中央导线1832的底侧的中央导线1848与该中央导线1836之间。
中央导线1832可包含中央导线导电板1850，做为设置附件，提供该中央导线1832的电性连接。该中央导线导电板1850可设置于底侧的中央导线1848。该中央导线导电板1850的部份底部范围可表示该底侧的中央导线1848。而该中央导线导电板1850的底部范围的平面可共面于该中间层1818的中央底侧1852的平面。
封装件1812可形成于该外围导线顶侧1804、第一顶部分布层1806、部份外围导线间距件1822以及中央顶部分布层1838上。直接于该外围分布悬1828的底部范围之下形成该封装件1812。
其可发现到，该第一顶部分布层1806具有该部份外围分布间距件1824向外延伸至该部份外围导线间距件1822，设置该外围分布悬1828可大幅提高可靠度与提供锁定直接设置于该外围分布悬1828的底部范围下的该封装件1812。
其亦可发现到，该中央顶部分布层1838可包含于中央分布的基础部分件1842之上的部分中央分布间隔件1840，提高可靠性与提供许多表面积做为附加于该附加层1830的中央顶部分布层1838，以及做为提供改善互锁于中央分布的基础部分件1842，防止导线撤出。
现在参考图19，其中，进一步显示本发明具体实施例的制造集成电路封装系统的方法1900的流程图。该方法1900包含，在方块1902中，形成具有外围导线底侧、外围导线顶侧、外围导线非水平侧、外围导线水平脊、及外围导线导电板的外围导线，该外围导线水平脊延伸自该该外围导线非水平侧；在区块1904中，在该外围导线顶侧上形成第一顶部分布层，该第一顶部分布层具有第一顶部终端；在方块1906中，连接集成电路至第一顶部分布层，该集成电路具在直接在多个该第一顶部终端上方的中央部分；以及在区块1908中，直接在该第一顶部分布层的底部范围上及该外围导线水平脊的外围导线脊较低侧上涂布绝缘层。
因此，已发现到，本发明的集成电路封装系统提供重要的与从前未知及可用的解决方案，性能，功能方面对于连接集成电路与包装系统。由此产生的方法，工艺，仪器，设备，产品，和/或简单的系统，成本效益，简单，高度灵活和有效的，很意外地和不具有显著的实施例做为适应现有技术，因此容易适合于有效和经济地制造集成电路封装系统，与完全兼容现有的制造方法或制成和技术。
本发明的另一个重要方面是，其为有价值的支持和服务降低成本的历史趋势、简化了系统，以及提高性能。
这些和本发明其它有价值的各个方面，于进一步的技术状态，至少有一个新的水平。
同时，本发明已描述结合特定的最佳模式，其可了解到很多的选择，和变化在技术技能的那些描述将是显而易见的。因此，本发明目的是拥抱所有的选择，修改，和降低包含权利要求书的范围内的变化。所有重要先前的阐述或解释说明性和非限制的意义以显示于所附的附图中。

Claims (10)

1.一种制造集成电路封装系统的方法，包括：
形成外围导线，该外围导线具有外围导线底侧、外围导线顶侧、外围导线非水平侧、外围导线水平脊、及外围导线导电板，该外围导线水平脊延伸自该外围导线非水平侧；
于该外围导线顶侧上形成第一顶部分布层，该第一顶部分布层具有第一顶部终端；
将集成电路连接至该第一顶部分布层，该集成电路具有直接在多个该第一顶部终端上的中央部分；以及
直接在该第一顶部分布层的底部范围及该外围导线水平脊的外围导线脊较低侧上涂布绝缘层。
2.如权利要求1所述的方法，其中，形成该外围导线包含形成具有该外围导线导电板的该外围导线，在该外围导线底侧处有凹部。
3.如权利要求1所述的方法，另包括直接在该外围导线顶侧上形成导电盖。
4.如权利要求1所述的方法，其中，形成该外围导线包含形成具有从该外围导线顶侧延伸的周边导线步阶部分的该外围导线。
5.如权利要求1所述的方法，另包括直接在该集成电路下方形成中央导线上。
6.一种集成电路封装系统，包括：
外围导线，具有外围导线底侧、外围导线顶侧、外围导线非水平侧、外围导线水平脊、及外围导线导电板，该外围导线水平脊延伸自该外围导线非水平侧；
第一顶部分布层，位于该外围导线顶侧上；
集成电路，连接至该第一顶部分布层，该集成电路具有直接在多个该第一顶部终端上上的中央部分；以及
绝缘层，直接在该第一顶部分布层的底部范围及该外围导线水平脊的外围导线脊较低侧上。
7.如权利要求6所述的集成电路封装系统，其中，该外围导线包含该外围导线导电板，在该外围导线底侧处有凹部。
8.如权利要求6所述的集成电路封装系统，另包括导电盖，直接在该外围导线顶侧上。
9.如权利要求6所述的集成电路封装系统，其中，该外围导线包含外围导线步阶部分，延伸自该外围导线顶侧。
10.如权利要求6所述的集成电路封装系统，另包括中央导线，直接在该集成电路下方。
CN201210137716.7A 2011-05-05 2012-05-04 具有与垫件连接的集成电路封装系统及其制造方法 Active CN102768958B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/102,041 2011-05-05
US13/102,041 US8557638B2 (en) 2011-05-05 2011-05-05 Integrated circuit packaging system with pad connection and method of manufacture thereof

Publications (2)

Publication Number Publication Date
CN102768958A true CN102768958A (zh) 2012-11-07
CN102768958B CN102768958B (zh) 2016-12-14

Family

ID=47089710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210137716.7A Active CN102768958B (zh) 2011-05-05 2012-05-04 具有与垫件连接的集成电路封装系统及其制造方法

Country Status (4)

Country Link
US (1) US8557638B2 (zh)
CN (1) CN102768958B (zh)
SG (1) SG185202A1 (zh)
TW (1) TWI541914B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051394A (zh) * 2013-03-15 2014-09-17 联合科技(股份有限)公司 半导体封装和封装半导体装置的方法
CN105529277A (zh) * 2014-10-20 2016-04-27 英飞凌科技股份有限公司 用于将电路载体与载体板焊接的方法
CN106057764A (zh) * 2015-04-02 2016-10-26 日月光半导体制造股份有限公司 半导体封装和相关制造方法
CN112802764A (zh) * 2020-12-31 2021-05-14 上海易卜半导体有限公司 封装件及其形成方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8460970B1 (en) * 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US9576873B2 (en) * 2011-12-14 2017-02-21 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with routable trace and method of manufacture thereof
US8623711B2 (en) * 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9219029B2 (en) * 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US9324641B2 (en) * 2012-03-20 2016-04-26 Stats Chippac Ltd. Integrated circuit packaging system with external interconnect and method of manufacture thereof
US9105620B1 (en) 2012-12-27 2015-08-11 Stats Chippac Ltd. Integrated circuit packaging system with routable traces and method of manufacture thereof
US8987064B2 (en) 2013-01-11 2015-03-24 Stats Chippac Ltd. Integrated circuit packaging system with molded grid-array mechanism and method of manufacture thereof
US9620480B1 (en) 2013-06-28 2017-04-11 STATS ChipPAC Pte. Ltd Integrated circuit packaging system with unplated leadframe and method of manufacture thereof
US9190349B1 (en) 2013-06-28 2015-11-17 Stats Chippac Ltd. Integrated circuit packaging system with leadframe and method of manufacture thereof
US9177897B1 (en) * 2013-06-28 2015-11-03 Stats Chippac Ltd. Integrated circuit packaging system with trace protection layer and method of manufacture thereof
US8937379B1 (en) * 2013-07-03 2015-01-20 Stats Chippac Ltd. Integrated circuit packaging system with trenched leadframe and method of manufacture thereof
US9123712B1 (en) * 2013-07-24 2015-09-01 Stats Chippac Ltd. Leadframe system with warp control mechanism and method of manufacture thereof
TWI563606B (en) * 2014-01-29 2016-12-21 Siliconware Precision Industries Co Ltd Package substrate as well as manufacturing method thereof and semiconductor package as well as manufacturing method thereof
US9331003B1 (en) 2014-03-28 2016-05-03 Stats Chippac Ltd. Integrated circuit packaging system with pre-molded leadframe and method of manufacture thereof
US10002843B2 (en) * 2015-03-24 2018-06-19 Advanced Semiconductor Engineering, Inc. Semiconductor substrate structure, semiconductor package and method of manufacturing the same
US10020239B2 (en) * 2016-01-12 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9972558B1 (en) * 2017-04-04 2018-05-15 Stmicroelectronics, Inc. Leadframe package with side solder ball contact and method of manufacturing
US10692996B1 (en) * 2018-02-05 2020-06-23 United States Of America As Represented By The Secretary Of The Air Force Systems, methods and apparatus for radio frequency devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359641A (zh) * 2007-07-31 2009-02-04 精工爱普生株式会社 衬底及其制造方法、半导体装置及其制造方法
WO2010111885A1 (en) * 2009-04-03 2010-10-07 Kaixin, Inc. Leadframe for ic package and method of manufacture
WO2010137899A2 (en) * 2009-05-27 2010-12-02 Lg Innotek Co., Ltd. Leadframe and method for manufacturing the same
WO2011026261A1 (en) * 2009-09-02 2011-03-10 Tunglok Li Ic package and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498099B1 (en) 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
JP3679687B2 (ja) * 2000-06-08 2005-08-03 三洋電機株式会社 混成集積回路装置
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
TWI358809B (en) 2007-06-13 2012-02-21 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method there
MY163911A (en) 2009-03-06 2017-11-15 Shenzhen Standarad Patent & Trademark Agent Ltd Leadless integrated circuit package having high density contacts
US8803300B2 (en) * 2009-10-01 2014-08-12 Stats Chippac Ltd. Integrated circuit packaging system with protective coating and method of manufacture thereof
US8669649B2 (en) * 2010-09-24 2014-03-11 Stats Chippac Ltd. Integrated circuit packaging system with interlock and method of manufacture thereof
US8519518B2 (en) * 2010-09-24 2013-08-27 Stats Chippac Ltd. Integrated circuit packaging system with lead encapsulation and method of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359641A (zh) * 2007-07-31 2009-02-04 精工爱普生株式会社 衬底及其制造方法、半导体装置及其制造方法
WO2010111885A1 (en) * 2009-04-03 2010-10-07 Kaixin, Inc. Leadframe for ic package and method of manufacture
WO2010137899A2 (en) * 2009-05-27 2010-12-02 Lg Innotek Co., Ltd. Leadframe and method for manufacturing the same
WO2011026261A1 (en) * 2009-09-02 2011-03-10 Tunglok Li Ic package and method for manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051394A (zh) * 2013-03-15 2014-09-17 联合科技(股份有限)公司 半导体封装和封装半导体装置的方法
CN104051394B (zh) * 2013-03-15 2017-06-06 联测总部私人有限公司 半导体封装和封装半导体装置的方法
CN105529277A (zh) * 2014-10-20 2016-04-27 英飞凌科技股份有限公司 用于将电路载体与载体板焊接的方法
CN105529277B (zh) * 2014-10-20 2019-07-12 英飞凌科技股份有限公司 用于将电路载体与载体板焊接的方法
CN106057764A (zh) * 2015-04-02 2016-10-26 日月光半导体制造股份有限公司 半导体封装和相关制造方法
CN112802764A (zh) * 2020-12-31 2021-05-14 上海易卜半导体有限公司 封装件及其形成方法
CN112802764B (zh) * 2020-12-31 2024-03-26 上海易卜半导体有限公司 封装件及其形成方法

Also Published As

Publication number Publication date
US20120280377A1 (en) 2012-11-08
CN102768958B (zh) 2016-12-14
US8557638B2 (en) 2013-10-15
SG185202A1 (en) 2012-11-29
TW201248748A (en) 2012-12-01
TWI541914B (zh) 2016-07-11

Similar Documents

Publication Publication Date Title
CN102768958A (zh) 具有与垫件连接的集成电路封装系统及其制造方法
US8513788B2 (en) Integrated circuit packaging system with pad and method of manufacture thereof
CN1875481B (zh) 半导体装置及其制造方法
TWI521619B (zh) 具有銲墊連接之積體電路封裝系統及其製造方法
US8633063B2 (en) Integrated circuit packaging system with pad connection and method of manufacture thereof
TWI557815B (zh) 具有導線包覆之積體電路封裝系統及其製造方法
CN101901791B (zh) 一个可用于多封装组件的模组以及一种制作该模组和多封装组件的方法
US10211184B2 (en) Apparatus and methods for multi-die packaging
KR20090060132A (ko) 전자기적으로 격리된 집적회로 패키지 시스템
KR20080053234A (ko) 적층된 집적회로 패키지 인 패키지 시스템
CN102132404A (zh) 半导体封装件以及具有提高的布线设计灵活性的走线基板及其制造方法
CN102569096A (zh) 具有垫连接的集成电路封装系统及其制造方法
KR20090033142A (ko) 베이스 구조 디바이스를 갖춘 집적회로 패키지 시스템
CN101807560A (zh) 半导体器件的封装结构及其制造方法
US20130154105A1 (en) Integrated circuit packaging system with routable trace and method of manufacture thereof
US9054098B2 (en) Integrated circuit packaging system with redistribution layer and method of manufacture thereof
JP2009064897A5 (zh)
CN103650131B (zh) 半导体装置
CN111863794B (zh) 一种半导体封装器件
CN100576517C (zh) 电路装置及其制造方法
US7863737B2 (en) Integrated circuit package system with wire bond pattern
CN207966971U (zh) 用于半导体封装结构的万用转接电路层
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
TWI389296B (zh) 可堆疊式封裝結構及其製造方法及半導體封裝結構
CN111276503A (zh) 一种光学器件的扇出型封装方法及光学器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Singapore, Singapore City

Patentee after: Stats Chippac Ltd.

Address before: Singapore, Singapore City

Patentee before: Stats Chippac Ltd.