JP3420709B2 - Locタイプのリードフレーム及びその製造方法 - Google Patents

Locタイプのリードフレーム及びその製造方法

Info

Publication number
JP3420709B2
JP3420709B2 JP31743698A JP31743698A JP3420709B2 JP 3420709 B2 JP3420709 B2 JP 3420709B2 JP 31743698 A JP31743698 A JP 31743698A JP 31743698 A JP31743698 A JP 31743698A JP 3420709 B2 JP3420709 B2 JP 3420709B2
Authority
JP
Japan
Prior art keywords
lead
lead frame
leads
bent
frame material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31743698A
Other languages
English (en)
Other versions
JP2000150757A (ja
Inventor
哲一郎 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP31743698A priority Critical patent/JP3420709B2/ja
Publication of JP2000150757A publication Critical patent/JP2000150757A/ja
Application granted granted Critical
Publication of JP3420709B2 publication Critical patent/JP3420709B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はリードフレーム及び
その製造方法に関し、より詳細にはLOC(Leadon chi
p)タイプのリードフレーム及びその製造方法に関す
る。
【0002】
【従来の技術】図3はLOCタイプのリードフレームの
一例を示す。LOCタイプのリードフレームは図のよう
に、複数のインナーリード10を相互に平行になるよう
に配列し、フレームの長手方向と平行に配列したアウタ
ーリード12との間を屈曲リード14によって連結する
構造となっている。屈曲リード14がインナーリード1
0とアウターリード12との間で屈曲するように配置す
るのは、インナーリード12が密に配置されるのに対し
て、アウターリード12のリード間隔を広げるようにす
るためである。
【0003】
【発明が解決しようとする課題】ところが、このように
屈曲リード14によってインナーリード10とアウター
リード12とを連結する構造のLOCタイプのリードフ
レームでは、屈曲リード14が相互に接近してくるとい
う問題がある。図4はクワッドタイプのリードフレーム
でのインナーリードの配置を示すものである。クワッド
タイプのリードフレームではインナーリードの先端側で
リード間隔がもっとも狭くなり、外方に向かうにしたが
ってリード間隔が広がるのに対して、LOCタイプのリ
ードフレームでは図5に示すように、その配置上、屈曲
リード14部分でのリード間隔がインナーリード10で
のリード間隔よりも狭くなる。
【0004】リードフレームのインナーリード10は半
導体素子の高密度化とともに、リード間隔がより狭くな
る傾向にある。この場合、LOCタイプのリードフレー
ムでは屈曲リード14のリード間隔がインナーリード1
0のリード間隔よりもさらに狭くなるから、リードフレ
ームの微細ピッチ化の要請に対して、とくに屈曲リード
14部分でのパターニングが困難になるという問題が生
じてきた。エッチング方法あるいはプレス加工方法によ
ってリードフレームを製造する場合、リードパターンを
微細に形成できる程度は一般にリードフレーム材の厚さ
に依存するから、インナーリード10を成形できてもよ
り微細なパターンとなる屈曲リード14が形成できない
という問題が生じる。
【0005】本発明はこのようなLOCタイプのリード
フレームにおいて、より高密度にリードを形成すること
を可能にするリードフレーム及びその製造方法を提供す
ることを目的とする。
【0006】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は次の構成を備える。すなわち、それぞれが
ワイヤボンディング面と、該ワイヤボンディング面と反
対側に半導体素子を搭載する接着テープが貼着される面
とを有して、相互に平行に延在する複数のインナーリー
ドと、該インナーリードとアウターリードとの間に屈曲
する複数の屈曲リードとを有し、該屈曲リードのリード
間隔に前記インナーリードのリード間隔より狭い部分を
有するLOCタイプのリードフレームにおいて、前記屈
曲リードの厚さが、リードフレームを形成するリードフ
レーム材の厚さより薄厚に形成されていると共に、前記
アウターリード及びインナーリードの厚さが、リードフ
レーム材の厚さと略同厚に形成されていることを特徴と
する。
【0007】また、それぞれがワイヤボンディング面
と、該ワイヤボンディング面と反対側に半導体素子を搭
載する接着テープが貼着される面とを有して、相互に平
行に延在する複数のインナーリードと、該インナーリー
ドとアウターリードとの間に屈曲する複数の屈曲リード
とを有し、該屈曲リードのリード間隔に前記インナーリ
ードのリード間隔より狭い部分を有するLOCタイプの
リードフレームの製造方法において、リードフレーム材
の両面に感光性のレジストを用いて、前記インナーリー
ド及びアウターリードを形成する部位については、該イ
ンナーリード及びアウターリードのパターンにしたがっ
てリードフレーム材の両面にレジストパターンを形成
し、前記屈曲リードを形成する部位については、リード
フレーム材の一方の面にのみ屈曲リードのパターンにし
たがってレジストパターンを形成し、前記レジストパタ
ーンをマスクとしてリードフレーム材を両面からエッチ
ングして、前記屈曲リードの厚さを、リードフレームを
形成するリードフレーム材の厚さより薄厚に形成すると
共に、前記アウターリード及びインナーリードの厚さ
を、リードフレーム材の厚さと略同厚に形成することを
特徴とする。
【0008】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて詳細に説明する。図1は本発明に係るリードフレ
ームの一実施形態の断面図を示す。同図で10がインナ
ーリード、12がアウターリード、14が屈曲リードで
ある。なお、図1では半導体素子16をリードフレーム
に搭載し、インナーリード10と半導体素子16とをワ
イヤボンディングした状態を示している。インナーリー
ド10のボンディング面とは反対側の下面には複数のイ
ンナーリード10にわたってインナーリード10に半導
体素子16を搭載する接着テープ18が貼着される。2
0は半導体素子16のボンディングパッドとインナーリ
ード10とを電気的に接続するボンディングワイヤであ
る。22は樹脂封止範囲を示す。
【0009】本実施形態のリードフレームで特徴とする
構成は、屈曲リード14に対応するリード部分の下面に
凹部14aが形成され屈曲リード14の厚さがインナー
リード10及びアウターリード12よりも薄厚に設けら
れたことにある。インナーリード10及びアウターリー
ド12の厚さはリードフレーム材と同じ厚さに形成する
のに対して、屈曲リード14についてはリードフレーム
材の材厚よりも薄くして屈曲リード14を微細に形成し
たものである。エッチング方法あるいはプレス加工方法
によってリードフレームを形成する場合、リード間隔は
リードフレーム材の材厚によって規制されるから屈曲リ
ード14を形成する部位の材厚を薄厚にすることによっ
て屈曲リード14をインナーリード10よりも微細ピッ
チに形成することが可能となる。
【0010】一方、インナーリード10についてはリー
ドフレーム材と同厚に形成することによって、リードフ
レームの製造工程で接着テープ18を貼る操作も従来の
装置をそのまま使用することができ、半導体素子16を
リードフレームに搭載してワイヤボンディングする工程
も従来とまったく同様に行うことができる。また、アウ
ターリード12についてはリードフレーム材と同厚に形
成することにより所要の強度を得ることができる。この
ように、実施形態のリードフレームはリードフレームの
製造工程やワイヤボンディング等の従来のアセンブリ工
程を変えることなく製造することができ、微細なピッチ
間隔で屈曲リード14を形成することができることか
ら、半導体素子の高密度化に対応したリードフレームと
して提供することができる。
【0011】なお、図1に示す実施形態では、屈曲リー
ド14の下面に凹部14aを形成して屈曲リード14を
パターニングしたが、凹部14aはリードフレーム材の
材厚を薄くしてより微細なパターニングを可能にするこ
とを目的とするから、屈曲リードフレーム14の上面に
凹部14aを形成してパターニングすることももちろん
可能である。また、屈曲リード14に設ける凹部14a
の深さも屈曲リード14のリード間隔に応じて適宜設定
される。屈曲リード14のリード間隔がより狭くなる場
合には凹部14aがより深くなる。
【0012】次に、エッチング方法により上述したリー
ドフレームを製造する方法について説明する。図2はイ
ンナーリード10を形成する部位(図5のA−A線断
面)と屈曲リード14を形成する部位(図5のB−B線
断面)について各々リードが形成される様子を示す。図
2(a) はリードフレーム材30の表面にインナーリード
10、アウターリード12、屈曲リード14のリードパ
ターンにしたがってレジストパターン32を設けた状態
である。レジストパターン32はリードフレーム材の両
面に感光性のレジスト膜を形成し、形成すべきリードの
パターンにしたがって露光、現像することによって形成
する。
【0013】図2(a) に示すように、レジストパターン
32を形成する場合、インナーリード10とアウターリ
ード12を形成する部位についてはリードフレーム材3
0の両面に各々リードのパターンにしたがってレジスト
パターン32を設ける一方、屈曲リード14を形成する
部位についてはリードフレーム材30の一方の面にのみ
屈曲リード14のリードのパターンにしたがってレジス
トパターン32を形成する。リードフレーム材30はレ
ジストパターン32をマスクとして両面からエッチング
液を放射し、リードフレーム材30の両面からエッチン
グを進めるようにする。
【0014】図2(b) はエッチング液によってリードフ
レーム材30がややエッチングされた状態を示す。リー
ドフレーム材30はレジストパターン32によって被覆
されず露出している部位が浸食されて徐々に薄厚になっ
ていく。図2(b) のA−A部分を示す図では、リードフ
レーム材30の両面にレジストパターン32を設けてい
るから、レジストパターン32によって挟まれた中間部
分が両面から浸食されていく。これに対して、図2(b)
のB−B部分を示す図では、リードフレーム材30の上
面についてはレジストパターン32によって挟まれた部
位が浸食される一方、リードフレーム材30の下面につ
いてはリードフレーム材30がレジストパターン32に
よって被覆されずに全面が露出しているから、リードフ
レーム材30全体の厚さが薄くなるようにエッチングさ
れていく。
【0015】図2(c) はさらにリードフレーム材30の
エッチングが進んだ状態で、リードフレーム材30のイ
ンナーリード10を形成する部分では、レジストパター
ン32によって挟まれた部位がほぼ貫通する状態になっ
ている。一方、屈曲リード14を形成する部位ではリー
ドフレーム材30がさらに薄厚になり、レジストパター
ン32によって挟まれた中間部分がほぼ貫通する状態に
なっている。
【0016】図2(d) はさらにリードフレーム材30を
エッチングし、エッチングを最終的に停止した状態であ
る。A−A部分ではインナーリード10が独立したパタ
ーンに形成され、B−B部分では屈曲リード14が独立
したパターンに形成されている。この後、レジストパタ
ーン32をリードの表面から除去することによって、所
定のリードパターンを有するリードフレームが得られ
る。図2(d) からわかるように、インナーリード10及
びアウターリード12はリードフレーム材30の厚さと
同じ厚さに形成されるのに対して、屈曲リード14は下
面側からリードフレーム材30がエッチングされること
によってリードフレーム材30の厚さよりも薄くなる。
【0017】このように、屈曲リード14を形成する部
位についてリードフレーム材30の下面の全面をエッチ
ングすることにより、図1に示すように、屈曲リード1
4とインナーリード10及びアウターリード12との境
界部分が段差状になり、屈曲リード14を形成した部位
の厚さがインナーリード10、アウターリード12より
も薄くなって、凹部14aが形成される。この後、イン
ナーリード10の下面に接着テープ18を貼着してLO
Cタイプのリードフレームとして提供する。
【0018】上記製造方法で説明したように、屈曲リー
ド14を形成する部位について、リードフレーム材30
の一方の面にレジストパターン32を形成し他方の面を
露出させてエッチングする方法によれば、屈曲リード1
4を形成する部位については実質的にリードフレーム材
30の材厚が薄くなったと同様に作用するから、屈曲リ
ード14を容易に微細間隔で形成することができる。リ
ードフレーム材30をエッチングする方向は上下を問わ
ないから、屈曲リード14を形成する部位についてリー
ドフレーム材30の下面にレジストパターン32を設
け、リードフレーム材30の上面を露出させてエッチン
グしても同様である。
【0019】このようにリードフレーム材30の片面を
露出させてエッチングする方法は屈曲リード14でピッ
チ間隔がきわめて狭くなる部位に適用すればよく、屈曲
リード14のうち比較的ピッチ間隔が広い部位について
はリードフレーム材30の両面にレジストパターン32
を設けてもよい。
【0020】また、上記実施形態ではリードフレーム材
30をエッチングして所要のインナーリード10、アウ
ターリード12、屈曲リード14を形成したが、プレス
加工によってリードフレームを形成する場合に、屈曲リ
ード14を形成する部位について、あらかじめエッチン
グ方法やプレスによる押圧によってリードフレーム材3
0を薄厚に形成しておいて、プレス抜き加工することも
可能である。
【0021】
【発明の効果】本発明に係るリードフレームは、上述し
たように、インナーリードとアウターリードとを連結す
る屈曲リードが微細ピッチで形成され、半導体素子の高
集積化に好適に対応できるリードフレームとして提供す
ることができる。また、本発明に係るリードフレームの
製造方法によれば、インナーリードとアウターリードと
を連結する屈曲リードをきわめて微細ピッチに形成する
ことができ、高集積化された半導体装置を搭載するリー
ドフレームとして好適に提供することが可能になる。
【図面の簡単な説明】
【図1】本発明に係るリードフレームの一実施形態を示
す断面図である。
【図2】本発明に係るリードフレームの製造方法を示す
説明図である。
【図3】LOCタイプのリードフレームの平面図であ
る。
【図4】クワッドタイプのリードフレームのリードパタ
ーンを示す説明図である。
【図5】LOCタイプのリードフレームのリードパター
ンを示す説明図である。
【符号の説明】
10 インナーリード 12 アウターリード 14 屈曲リード 16 半導体素子 18 接着テープ 20 ボンディングワイヤ 30 リードフレーム材 32 レジストパターン

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 それぞれがワイヤボンディング面と、該
    ワイヤボンディング面と反対側に半導体素子を搭載する
    接着テープが貼着される面とを有して、相互に平行に延
    在する複数のインナーリードと、 該インナーリードとアウターリードとの間に屈曲する複
    数の屈曲リードとを有し、 該屈曲リードのリード間隔に前記インナーリードのリー
    ド間隔より狭い部分を有するLOCタイプの リードフレ
    ームにおいて、 前記屈曲リードの厚さが、リードフレームを形成するリ
    ードフレーム材の厚さより薄厚に形成されていると共
    に、前記アウターリード及びインナーリードの厚さが、
    リードフレーム材の厚さと略同厚に形成されていること
    を特徴とするLOCタイプのリードフレーム。
  2. 【請求項2】 それぞれがワイヤボンディング面と、該
    ワイヤボンディング面と反対側に半導体素子を搭載する
    接着テープが貼着される面とを有して、相互に平行に延
    在する複数のインナーリードと、 該インナーリードとアウターリードとの間に屈曲する複
    数の屈曲リードとを有し、 該屈曲リードのリード間隔に前記インナーリードのリー
    ド間隔より狭い部分を有するLOCタイプの リードフレ
    ームの製造方法において、 リードフレーム材の両面に感光性のレジストを用いて、
    前記インナーリード及びアウターリードを形成する部位
    については、該インナーリード及びアウターリードのパ
    ターンにしたがってリードフレーム材の両面にレジスト
    パターンを形成し、前記屈曲リードを形成する部位につ
    いては、リードフレーム材の一方の面にのみ屈曲リード
    のパターンにしたがってレジストパターンを形成し、 前記レジストパターンをマスクとしてリードフレーム材
    を両面からエッチングして、前記屈曲リードの厚さを、
    リードフレームを形成するリードフレーム材の厚さより
    薄厚に形成すると共に、前記アウターリード及びインナ
    ーリードの厚さを、リードフレーム材の厚さと略同厚に
    形成することを特徴とするLOCタイプのリードフレー
    ムの製造方法。
JP31743698A 1998-11-09 1998-11-09 Locタイプのリードフレーム及びその製造方法 Expired - Fee Related JP3420709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31743698A JP3420709B2 (ja) 1998-11-09 1998-11-09 Locタイプのリードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31743698A JP3420709B2 (ja) 1998-11-09 1998-11-09 Locタイプのリードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000150757A JP2000150757A (ja) 2000-05-30
JP3420709B2 true JP3420709B2 (ja) 2003-06-30

Family

ID=18088206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31743698A Expired - Fee Related JP3420709B2 (ja) 1998-11-09 1998-11-09 Locタイプのリードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP3420709B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807498B2 (en) * 2007-07-31 2010-10-05 Seiko Epson Corporation Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication

Also Published As

Publication number Publication date
JP2000150757A (ja) 2000-05-30

Similar Documents

Publication Publication Date Title
US4711700A (en) Method for densifying leadframe conductor spacing
US7102210B2 (en) Lead frame, manufacturing method of the same, and semiconductor device using the same
US6225146B1 (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
US5230144A (en) Method of producing lead frame
KR19980069861A (ko) 배선부재 및 이를 소유하는 리드 프래임
EP0701280B1 (en) Lead frame and process of producing it
KR20050043514A (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
KR101169686B1 (ko) 반도체 패키지용 기판 및 이의 제조 방법
JP3420709B2 (ja) Locタイプのリードフレーム及びその製造方法
JPH04299851A (ja) 半導体装置用リードフレーム
JP2632456B2 (ja) リードフレームの製造方法
JPS61170053A (ja) 半導体装置用リ−ドフレ−ム
US5492233A (en) Manufacturing method for lead frame
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JP2816757B2 (ja) 半導体装置の製造方法
JP3637730B2 (ja) リードフレーム
JPS62144349A (ja) 半導体装置用リ−ドフレ−ムおよびその製造方法
JPH0766350A (ja) 半導体装置用リードフレーム
JP2635722B2 (ja) リードフレームおよびその製造方法
JP3595176B2 (ja) 半導体装置の製造方法
JPH0834275B2 (ja) リードフレームの製造方法
JP2000315763A (ja) リードフレーム及びその製造方法
JPH01133340A (ja) リードフレームおよびその製造方法
JPS5824020B2 (ja) 半導体装置
JP2001210774A (ja) 半導体装置用リードフレーム及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees