JP5968827B2 - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP5968827B2
JP5968827B2 JP2013092263A JP2013092263A JP5968827B2 JP 5968827 B2 JP5968827 B2 JP 5968827B2 JP 2013092263 A JP2013092263 A JP 2013092263A JP 2013092263 A JP2013092263 A JP 2013092263A JP 5968827 B2 JP5968827 B2 JP 5968827B2
Authority
JP
Japan
Prior art keywords
semiconductor package
leads
semiconductor
package
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013092263A
Other languages
English (en)
Other versions
JP2014216466A (ja
Inventor
嵩司 岩部
嵩司 岩部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2013092263A priority Critical patent/JP5968827B2/ja
Publication of JP2014216466A publication Critical patent/JP2014216466A/ja
Application granted granted Critical
Publication of JP5968827B2 publication Critical patent/JP5968827B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体パッケージおよびその製造方法に関する。
POP(Package On Package)では、各半導体パッケージを積層するために、半導体チップの電極に接続される各外部接続用端子を、封止樹脂の表裏両面に露出させる。
各半導体チップの厚さを薄くするために、各外部接続用端子を、外部接続電極と、半導体チップの電極にワイヤボンディングされる内部電極とを連結部で連結した端子構造とし、内部電極の厚さを外部電極の厚さよりも薄くする構造が知られている。この構造では、すべての外部接続用端子は、半導体チップのいずれかの電極にワイヤボンディングされている(たとえば、特許文献1参照)。
特開2002−76175号公報
複数個の半導体パッケージデバイスを積層した積層パッケージデバイスにおいては、積層された各パッケージの端子同士が接触して積層されるようになっており、したがって同種の半導体パッケージデバイスの積層のみを対象とするものであった。このような積層パッケージデバイスおよびこの積層のための個々の半導体パッケージの構造では、半導体パッケージの上に更に、配線がデバイスの組み合わせ毎に異なるような、様々な異種のパッケージデバイスあるいは表面実装デバイス等を積層することはできなかった。
(1)請求項1に記載の発明は、半導体チップを樹脂で封止した矩形の半導体パッケージであって、ダイパッドと、半導体パッケージの4辺の各辺に設けられた複数のリードと、を備え、複数のリードは、半導体パッケージの対向する2辺に設けられた複数の第1のリードと、対向する2辺とは別の対向する2辺に設けられた複数の第2のリードとを含み、第1のリードは、それぞれ、ダイパッドと同じ厚さを有し、半導体パッケージに封止された半導体チップとボンディングワイヤ接続され、複数の第2のリードは、それぞれ、ダイパッドと同じ厚さを有する低背部と、低背部より厚く形成され、ボンディングワイヤより高くなるように低背部の内側に、該低背部と一体に形成された高背部とを有し、かつ半導体チップと接続されず、第1のリードのパッケージ下面側の端面およびパッケージ側面側の端面は半導体パッケージの表面に露出し、第2のリードの低背部および高背部の下面側と、高背部の上面側の端面および低背部の側面側の端面は半導体パッケージの表面に露出していることを特徴とする半導体パッケージである。
(2)請求項2に記載の発明は、請求項1に記載の半導体装置の製造方法であって、複数のダイパッドを備え、複数のダイパッドの各々の周囲に複数の第1のリードと複数の第2のリードが設けられたリードフレームを準備する第1の工程と、数のダイパッドの各々に半導体チップを戴置して、当該半導体チップと複数の第1のリードとをボンディング接続する第2の工程と、第2の工程後、リードフレーム全体を樹脂で封止する第3の工程と、第3の工程後、カッターで個々の半導体パッケージに裁断する第4の工程と、半導体パッケージに別の半導体パッケージあるいはデバイスを積層して第2のリードと接続する第5の工程とを有することを特徴とする半導体パッケージの製造方法である。
(3)請求項3に記載の発明は、請求項1に記載の半導体パッケージの製造方法であって、複数のダイパッドを備え、複数のダイパッドの各々の周囲に複数の第1のリードと複数の第2のリードが設けられたリードフレームを準備する第1の工程と、複数のダイパッドの各々に半導体チップを戴置して、当該半導体チップと複数の第1のリードとをボンディング接続する第2の工程と、第2の工程後、リードフレーム全体を樹脂で封止する第3の工程と、第3の工程後、半導体チップの上部に別の半導体パッケージあるいはデバイスを積層して第2のリードと接続する第4の工程と、第4の工程後、カッターで個々の半導体パッケージに裁断する第5の工程とを有することを特徴とする半導体パッケージの製造方法である。
本発明による半導体パッケージを用いることにより、様々な異種のデバイスやパッケージデバイスを積層した積層デバイスを製造することができる。これにより、小型かつ高密度の積層デバイスを製造することができる。また、本発明では、このような積層デバイスを効率良く製造することができる。
本発明による半導体パッケージの製造方法を説明するための図であり、リードフレームの構造例を示す斜視図である。 図1に続く工程を説明するための斜視図であり、半導体チップとリードフレームとのボンディングを行った状態を示す図である。 図2に続く工程を説明するための図であり、リードフレーム全体を樹脂でモールドした状態を示す外観斜視図である。 図3に続く工程を説明するための図であり、モールドされたリードフレームから個々の半導体パッケージを切り出す状態を示す外観斜視図である。 (a)は、本発明の半導体パッケージの一実施の形態を示し、封止樹脂を透過して内部構造を示す斜視図であり、(b)は、(a)の半導体パッケージを封止樹脂により封止した外観斜視図であり、c)は(b)の半導体パッケージの上に別のデバイス(半導体パッケージ、チップ抵抗、チップコンデンサ、 チップインダクタ、各種センサのパッケージ、小型PCB等)を搭載した積層デバイスの外観斜視図である。 本発明による半導体パッケージの製造方法の1つの変形例であり、図3に示す状態で別の素子を搭載し、この後で個々の半導体パッケージを切り出す方法を示す概略図である。 図1のリードフレームに、更に半導体パッケージに積層デバイスのGND接続用のリードを設けるためのリードフレームの構造例を示す図である。
図1〜7を参照して、本発明による半導体パッケージおよびその製造方法の実施形態および変形実施例を説明する。
なお、本発明による半導体パッケージの最終形態の例が図5(a)、図5(b)に示されている。半導体パッケージは図5(c)に図示されるように半導体パッケージ21上にデバイス(上部デバイスと称する)22が搭載された積層デバイス23として構成される。
図1は、本発明による半導体パッケージの製造に用いるリードフレーム1の例を示す。ダイパッド2には、図5(a)に図示された半導体チップ6が戴置される(図2参照)。ダイパッド2の周囲の4辺の内、対向する2辺には、半導体チップ6の電極(不図示)とボンディングワイヤで接続されるリード3a〜3fが設けられている。
また、別の対向する2辺には、図5(c)で示すようなパッケージデバイス21の上側に積層される上部デバイス22に接続するためのリード4a〜4hが設けられている。したがって、このリード4a〜4hは半導体チップ6の電極とは接続されていない。半導体チップ6の電極(不図示)に接続されるリード3a〜3fは、その高さ(厚さ)はダイパッド2あるいはこのダイパッド2に戴置した半導体チップ6と同程度の高さとなっている。これに対し、リード4a〜4hは、その高さ(厚さ)は、半導体チップ6とリード3a〜3fを接続するボンディングワイヤ7a〜7fの高さよりも高くなるような厚さとなっている。
このように半導体チップ6接続用のリード3a〜3fと上部デバイス22接続用のリード4a〜4hをそれぞれ専用に設けることにより、リードの大きさを小さくでき、積層デバイス23に用いる半導体パッケージ21を小さくすることができる。リード3a〜3fとリード4a〜4hを共に、半導体チップ6あるいは上部デバイスを接続できるような形状、すなわち半導体チップ側で高さが低く、外側で高くなるような2段となったような形状のリード(たとえば特開2008−60652号公報の端子部110のような形状)とすることも可能であるが、このような形状のリードは必然的に大きく(長く)なるため、半導体パッケージ21の小型化に向いていない。
なお、リード3a〜3fおよび4a〜4hの個数は、図1〜6に示されているような個数に限定されるものではない。それぞれ半導体チップ6の接続パッドの数や、上側に積層される上部デバイス22の仕様により適宜変更することが可能である。あるいは、異なる仕様の半導体チップや、積層されるデバイスの自由度を更に確保するため、適宜多めに配置しておいてもよい。また、図1および図2では、対向する2組の辺のそれぞれの2辺で、同数のリードが設けられているが、対向する2辺のそれぞれで異なる数のリードを設けても構わない。
また、図1から4および6では、説明のため、半導体パッケージ21の4個分の領域のみ示してある。したがって、図1では、ダイパッド2、リード3a〜3fおよび4a〜4h、フレーム部5が一体成形されているリードフレーム1の半導体パッケージ21の4個分の領域が示されている。図1および図2では、説明のため、この4個分の半導体パッケージ21の内、右上の1個について、参照番号を付与して説明しているが、他の3個についても同様な構成となっている。図1、2では、リード3d〜3fがどこにも接続されていないように示されているが、これは説明のために、これらのリードが一体成形されているフレーム部5を省略しているためである。
図2のように半導体チップ6とリード3a〜3fをボンディングワイヤで接続したのち、このような複数の半導体チップ6が戴置されたリードフレーム1全体に、リード4a〜4hの高さまで封止樹脂8を流し込んで硬化させ、図3に示すような形態とする。必要に応じ、上面を研磨し、リード4a〜4hの上面が露出するようにしておく。
封止樹脂8が硬化後、図4に示すように、カッター9を用いて裁断し、個々の半導体パッケージ21を作製する。なお、図4では図示を省略しているが、フレーム部5に一体で成形されたリード3a〜3fおよび4a〜4hをフレーム部5から切り離すために、2つの隣り合う半導体パッケージの間では、カッター9による裁断が実際は2回行われている。
図5(a)〜(c)は、上記の製造工程が分かり易いように、図4で示すように個々の半導体パッケージ21に裁断された後の、1個の半導体パッケージ21を示す。
図5(a)は、図2で説明したボンディングワイヤ接続状態が分かるように、図5(b)のように封止された封止樹脂8を透明にして示したものである。
この半導体パッケージ21の上に必要に応じて、他の半導体パッケージや、チップ抵抗、チップコンデンサ、チップインダクタ、各種センサのパッケージ、小型PCB等の種々のデバイス22(上部デバイスと称する)を積層して半田等で接続し、図5(c)に示す積層パッケージ23を形成することができる。半導体パッケージ21と上部デバイス22とは、リード4a〜4dが上部デバイス22の一方の電極に接続され、リード4e〜4hが上部デバイス22の他方の電極に接続される。上部デバイス22が3つ以上の電極を有していたり、半導体パッケージ21上に複数のデバイス22を積層する場合には、リード4a〜4hは、それぞれ、上部デバイス22の異なる電極に接続される。この接続は半田以外の導電性接着剤等で行ってもよい。なお、デバイス22として様々のデバイスが戴置されるので、上部デバイス22の半田付け用のリードは省略してある。
なお、半導体パッケージ21の大きさは、搭載する半導体チップ6の大きさにより、たとえば数mmから数cm程度である。上部デバイス22に関しても、必要に応じて、その大きさに依存するが、同じあるいは異なるデバイスを複数個搭載することも可能である。
以上図1〜5を参照して説明した本発明による半導体パッケージ21の形状は、いわゆるSONタイプのパッケージに類似している。すなわち、半導体パッケージ21に搭載された半導体チップ6に接続されたリードは、パッケージの外部で対向する2辺において、パッケージの下面および側面に外部の回路との接続(半田付け等)のためのリードの端面が露出している。
しかしながら、本発明の半導体パッケージ21では、この半導体パッケージ21において別の対向する2辺に、半導体チップに接続されていないリードがさらに設けられている。このリードは図1〜5で分かるように、半導体パッケージ21の下面と側面だけでなく上面にも露出している。
なお、分かり易いように図5(b)には、リード3a〜3cがパッケージ側面側に露出した端面31a〜31cと、ダイパッドサポート部35(図7参照)の端面35a、リード4a〜4hがパッケージ上面側に露出した端面41a〜41h、リード4e〜4hがパッケージ側面側に露出した端面42e〜42hを示してある。これら以外のリードの端面は図では隠れて見えないので省略する。
以上のようにして製造された積層半導体パッケージ23は、これより大型の、たとえばPCB(不図示)に戴置されて、このPCBでの配線により、半導体パッケージ21の半導体チップ6および、積層された上部デバイス22が、所望の回路に組み込まれる。
従来の積層パッケージデバイスでは、積層した2つのパッケージデバイスの上側のパッケージデバイスと下側のパッケージデバイスが接続されており、したがって、上側のパッケージデバイスと下側のパッケージデバイスの組み合わせは既に決まった構成の積層パッケージデバイスであった。しかしながら、本発明による半導体パッケージ21を用いた積層デバイスおよびこの製造方法においては、上部デバイス(パッケージデバイスであってもよい)22と下側の半導体パッケージ21を種々の組み合わせとすることができる。特に上部デバイス22として必要に応じ、フレキシブルに異種のデバイスを搭載することが可能である。
以上の説明をまとめると、本発明による半導体パッケージ21は以下のような構造を有している。
本発明による半導体パッケージ21は、半導体チップ6を封止樹脂8で封止した矩形の半導体パッケージであって、この半導体パッケージ21の4辺に周設された複数のリードを備えている。この複数のリードには、搭載された半導体チップ6とボンディングワイヤで接続される第1のリード3a〜3fと半導体チップと接続されない第2のリード4a〜4hを含んでいる。半導体チップ6に接続される第1のリードは、リードフレーム1のダイパッド2に戴置されている半導体チップ6の高さと同程度の高さとなっており、これらは半導体チップ6を挟んで対向する2辺、すなわち矩形の半導体パッケージ21の対向する2辺に沿って周設されている。この2辺とは別の対向する2辺に沿って、ボンディングワイヤより高くなるように形成された第2のリードが周設されている。第1のリードのパッケージ下面側端面およびパッケージ側面側の端面は、半導体パッケージ21の表面に露出し、第2のリードのパッケージ下面側と上面側の端面およびパッケージ側面側の端面は前記半導体パッケージ21の表面に露出している。
以上のような構造の半導体パッケージ21を用いて、この半導体パッケージ21とは異なるパッケージデバイスや種々のデバイス、たとえば表面実装デバイス等を上部デバイス22として半導体パッケージ21の上に積層して、積層デバイス23を構成する。
また本発明による上記のような構成の半導体パッケージ21の製造方法をまとめると以下のようになる。
本発明の半導体パッケージ21の製造方法では、まず複数のダイパッド2を備え、前記複数のダイパッドの各々の周囲に上記の第1のリードと第2のリードが周設されたリードフレームを準備する(第1の工程)。次にこの複数のダイパッドの各々に前記半導体チップを戴置して、当該半導体チップと複数の第1のリードとをボンディング接続する(第2の工程)。これに続いて、リードフレーム全体を樹脂で封止し硬化させる(第3の工程)。なお、この工程で、樹脂の硬化後必要に応じ、第1のリードと第2のリードの端面がパッケージ外側に十分露出するように研磨または洗浄を行う場合がある。この第3の工程後、カッターで個々の半導体パッケージに裁断する(第4の工程)。
個々の半導体パッケージに裁断後、さらにそれぞれの半導体パッケージ21に別の半導体パッケージあるいはデバイス(上部デバイス22)を積層して第2のリードと半田等で接続する(第5の工程)。
(変形実施例1)
図6は、本発明による半導体パッケージデバイスを用いた積層デバイスの製造方法の変形実施例を示す。
以上の説明では、図4、図5に示すように、個々の半導体パッケージ21を切り出した後で、各半導体パッケージ21の上に別のデバイス22を戴置して半田等で接続・固定する。しかしながら、図6に示す例では、図3に示す状態で、デバイス22をそれぞれの半導体パッケージに対応して戴置して半田ディップ等でまとめて接続・固定したのち、図4のようにカッターで個々の積層デバイス23に裁断する。このように製造することで、工程を省き、製造時間を短縮することができる。
(変形実施例2)
以上に説明した、本発明による積層デバイスの製造方法は、図1に示す複数のダイパッド2の各々にそれぞれ異なる半導体チップを搭載し、また上側に積層するデバイス22もそれぞれ必要に応じ異なるデバイスを積層搭載することも可能である(図示省略)。このような製造方法により、1枚のリードフレームから複数の異なる機能の積層デバイスを製造することができる。このような製造方法は、少量多品種の積層パッケージデバイスの製造に極めて適合している。
(変形実施例3)
上記の変形実施例2で説明したような、多品種の積層デバイスを1枚のリードフレームから製造する場合は、図1に示すダイパッド2の表面や、図3の示す樹脂封入後の半導体パッケージ21の上面および下面、更には図5あるいは図6の上部デバイス22に、積層デバイス23のタイプをレーザー等で刻印しておく(図示せず)。このような刻印のデータを製造装置のコンピュータに記憶しておき、この刻印のデータを基に、積層する上部デバイスを選択したり、さらに最終形態の積層パッケージデバイスの種類を判別することができる。このようにして、1枚のリードフレームから、異なる機能の積層デバイスを間違いなく製造することが可能となり、またこのような異なる機能の積層デバイスを分別することも容易となる。
(変形実施例4)
以上の説明では、本発明による半導体パッケージは、SONタイプのパッケージに類似していると説明した。しかしながら、本発明は、外部接続のためのリードの外側部分がパッケージの外側部分にさらに延伸しているような種々のパッケージデバイスにも適用できる。ただし上部デバイス22に接続されるリード、すなわち半導体チップ6に接続されないリードの上面部分はパッケージデバイス21の上面に露出した形状となる。
(変形実施例5)
図7は、上記で説明した半導体パッケージにおいて、さらに別の接続用リード34を設けるためのリードフレーム1の構造を示すものである。説明のため、リードフレーム1の半導体パッケージ1個分の範囲のみ示している。
このリード34は、リード4a〜4hと同様の形状を有しているが、さらに半導体チップ6にもボンディング接続するための半導体チップ接続部34aを有している。
このリード34にたとえば半導体チップのGNDパッド(不図示)を接続しておくことにより、この半導体パッケージ21のGNDと、この半導体パッケージ21に積層された上部デバイス22のGNDとを接続し、さらにこのGNDが積層デバイスの上下の面にリード34の端面として露出される。このような構造により、積層デバイスをマウンタやハンドラで搬送する場合にGND接続を維持することが可能となり、静電気等によるデバイスの破損を防ぐことができる。
このようなリード34は、ボンディング作業の邪魔とならないように、たとえば図7のように矩形の半導体パッケージ21の隅部に設けておけばよく、各隅部にそれぞれ設けてもよい。また各隅部に複数個備えてもよい。
なお、このようなリード34は、GND接続以外の目的、たとえば積層される上部デバイス22が、図5あるいは図7の状態で半導体チップ6と回路的に接続されるような場合にも用いることができる。
また、図示は省略するが、このようなリード34をGND接続のためだけに用いるのであれば、当初よりこのリード34がたとえばダイパッドと連接されたような構造としておくことも可能である。あるいは、このリード34が、図7でダイパッド2がフレーム枠と接続しているダイパッドサポート部35と連接されるように、リードフレームを最初から形成しておいてもよい。
以上の説明は本発明の実施形態の例であり、本発明はこれらの実施形態や実施例に限定されない。当業者であれば、本発明の特徴を損なわずに様々な変形実施が可能である。
1・・・リードフレーム
2・・・ダイパッド
3a〜3f・・・半導体チップ接続用リード
4a〜4h・・・上部デバイス接続用リード
5・・・リードフレーム枠
6・・・半導体チップ(ダイ)
7a〜7f・・・ボンディングワイヤ
8・・・封入樹脂
9・・・カッター
21・・・半導体パッケージ
22・・・上部デバイス
23・・・積層デバイス
31a〜31c・・・リード3a〜3cのパッケージ側面側端面
34・・・接続用リード
34a・・・接続用リード34の半導体チップ接続部
35・・・ダイパッドサポート部
41a〜41h・・・リード4a〜4hのパッケージ上面側端面
42e〜42h・・・リード4e〜4hのパッケージ側面側端面

Claims (5)

  1. 半導体チップを樹脂で封止した矩形の半導体パッケージであって、
    ダイパッドと、
    前記半導体パッケージの4辺の各辺に設けられた複数のリードと、を備え、
    前記複数のリードは、前記半導体パッケージの対向する2辺に設けられた複数の第1のリードと、前記対向する2辺とは別の対向する2辺に設けられた複数の第2のリードとを含み、
    前記第1のリードは、それぞれ、前記ダイパッドと同じ厚さを有し、前記半導体パッケージに封止された前記半導体チップとボンディングワイヤ接続され、
    前記複数の第2のリードは、それぞれ、前記ダイパッドと同じ厚さを有する低背部と、前記低背部より厚く形成され、前記ボンディングワイヤより高くなるように前記低背部の内側に、該低背部と一体に形成された高背部とを有し、かつ前記半導体チップと接続されず、
    前記第1のリードのパッケージ下面側の端面およびパッケージ側面側の端面は前記半導体パッケージの表面に露出し、
    前記第2のリードの前記低背部および前記高背部の下面側と前記高背部の上面側の端面および前記低背部の側面側の端面は前記半導体パッケージの表面に露出していることを特徴とする半導体パッケージ。
  2. 請求項1に記載の半導体パッケージの製造方法であって、
    複数の前記ダイパッドを備え、複数の前記ダイパッドの各々の周囲に前記複数の第1のリードと前記複数の第2のリードが設けられたリードフレームを準備する第1の工程と、
    数の前記ダイパッドの各々に前記半導体チップを戴置して、当該半導体チップと前記複数の第1のリードとをボンディング接続する第2の工程と、
    前記第2の工程後、前記リードフレーム全体を樹脂で封止する第3の工程と、
    前記第3の工程後、カッターで個々の半導体パッケージに裁断する第4の工程と、
    前記半導体パッケージに別の半導体パッケージあるいはデバイスを積層して前記第2のリードと接続する第5の工程とを有することを特徴とする半導体パッケージの製造方法。
  3. 請求項1に記載の半導体パッケージの製造方法であって、
    複数の前記ダイパッドを備え、複数の前記ダイパッドの各々の周囲に前記複数の第1のリードと前記複数の第2のリードが設けられたリードフレームを準備する第1の工程と、
    数の前記ダイパッドの各々に前記半導体チップを戴置して、当該半導体チップと前記複数の第1のリードとをボンディング接続する第2の工程と、
    前記第2の工程後、前記リードフレーム全体を樹脂で封止する第3の工程と、
    前記第3の工程後、前記半導体チップの上部に別の半導体パッケージあるいはデバイスを積層して前記第2のリードと接続する第4の工程と、
    前記第4の工程後、カッターで個々の半導体パッケージに裁断する第5の工程とを有することを特徴とする半導体パッケージの製造方法。
  4. 請求項1に記載の半導体パッケージにおいて、
    前記第2のリードの前記低背部および前記高背部とそれぞれ同じ高さの低背部および高背部と、前記高背部の内側に、前記ダイパッドと同じ厚さであって前記半導体チップとボンディング接続可能な接続部を有する第3のリードを備えることを特徴とする半導体パッケージ。
  5. 請求項1に記載の前記半導体パッケージの上に、別の半導体パッケージもしくはデバイスを戴置して前記第2のリードと接続して構成されることを特徴とする積層デバイス。
JP2013092263A 2013-04-25 2013-04-25 半導体パッケージおよびその製造方法 Active JP5968827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013092263A JP5968827B2 (ja) 2013-04-25 2013-04-25 半導体パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013092263A JP5968827B2 (ja) 2013-04-25 2013-04-25 半導体パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2014216466A JP2014216466A (ja) 2014-11-17
JP5968827B2 true JP5968827B2 (ja) 2016-08-10

Family

ID=51941962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013092263A Active JP5968827B2 (ja) 2013-04-25 2013-04-25 半導体パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5968827B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242937B2 (en) 2017-01-31 2019-03-26 Katoh Electric Co, Ltd. Electronic device and method for manufacturing electronic device
US11373937B2 (en) 2020-03-19 2022-06-28 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482888B2 (ja) * 1998-10-12 2004-01-06 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP3941877B2 (ja) * 2005-11-16 2007-07-04 国立大学法人九州工業大学 両面電極パッケージ及びその製造方法
MY144694A (en) * 2006-06-22 2011-10-31 Dainippon Printing Co Ltd Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
JP4533875B2 (ja) * 2006-09-12 2010-09-01 株式会社三井ハイテック 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法
JP5378643B2 (ja) * 2006-09-29 2013-12-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP2009049173A (ja) * 2007-08-20 2009-03-05 Mitsui High Tec Inc 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242937B2 (en) 2017-01-31 2019-03-26 Katoh Electric Co, Ltd. Electronic device and method for manufacturing electronic device
US10707156B2 (en) 2017-01-31 2020-07-07 Katoh Electric Co., Ltd. Electronic device
US11373937B2 (en) 2020-03-19 2022-06-28 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2014216466A (ja) 2014-11-17

Similar Documents

Publication Publication Date Title
JP5337110B2 (ja) 半導体記憶装置
TWI442325B (zh) Semiconductor memory device and manufacturing method thereof
JP6125486B2 (ja) 小型smdダイオードパッケージおよびその製造プロセス
TWI565012B (zh) 一種封裝結構及其製造方法
US8643189B1 (en) Packaged semiconductor die with power rail pads
JP2009295959A (ja) 半導体装置及びその製造方法
CN1937194A (zh) 制作叠层小片封装的方法
JP2002203939A (ja) 集積型電子部品及びその集積方法
TWI486105B (zh) 封裝結構及其製造方法
EP2733727B1 (en) Packaging method of quad flat non-leaded package
US20130093069A1 (en) Package structure and the method to fabricate thereof
JP2006516832A (ja) 薄い多重半導体ダイ・パッケージ
US9698083B2 (en) Three-dimensional stack of leaded package and electronic member
JP5968827B2 (ja) 半導体パッケージおよびその製造方法
US10529680B2 (en) Encapsulated electronic device mounted on a redistribution layer
KR100663549B1 (ko) 반도체 패키지 및 그 제조방법
KR101450758B1 (ko) 집적회로 패키지
KR101650895B1 (ko) 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정
KR100788341B1 (ko) 칩 적층형 반도체 패키지
KR100671268B1 (ko) Z자형 외부리드를 구비하는 반도체 패키지 및 이를 이용한패키지 적층 구조와 방법
TWI595617B (zh) 利用印刷電路板的多裸片堆疊方法及利用其的半導體封裝件
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
CN215600358U (zh) 一种gbu封装的引线框架结构及gbu封装结构
JP2004342849A (ja) 半導体装置およびその製造方法
US20230260879A1 (en) Three-dimensional functional integration

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160706

R150 Certificate of patent or registration of utility model

Ref document number: 5968827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250