JP5968827B2 - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP5968827B2 JP5968827B2 JP2013092263A JP2013092263A JP5968827B2 JP 5968827 B2 JP5968827 B2 JP 5968827B2 JP 2013092263 A JP2013092263 A JP 2013092263A JP 2013092263 A JP2013092263 A JP 2013092263A JP 5968827 B2 JP5968827 B2 JP 5968827B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- leads
- semiconductor
- package
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 163
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000011347 resin Substances 0.000 claims description 17
- 229920005989 resin Polymers 0.000 claims description 17
- 238000007789 sealing Methods 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
各半導体チップの厚さを薄くするために、各外部接続用端子を、外部接続電極と、半導体チップの電極にワイヤボンディングされる内部電極とを連結部で連結した端子構造とし、内部電極の厚さを外部電極の厚さよりも薄くする構造が知られている。この構造では、すべての外部接続用端子は、半導体チップのいずれかの電極にワイヤボンディングされている(たとえば、特許文献1参照)。
(2)請求項2に記載の発明は、請求項1に記載の半導体装置の製造方法であって、複数のダイパッドを備え、複数のダイパッドの各々の周囲に複数の第1のリードと複数の第2のリードが設けられたリードフレームを準備する第1の工程と、複数のダイパッドの各々に半導体チップを戴置して、当該半導体チップと複数の第1のリードとをボンディング接続する第2の工程と、第2の工程後、リードフレーム全体を樹脂で封止する第3の工程と、第3の工程後、カッターで個々の半導体パッケージに裁断する第4の工程と、半導体パッケージに別の半導体パッケージあるいはデバイスを積層して第2のリードと接続する第5の工程とを有することを特徴とする半導体パッケージの製造方法である。
(3)請求項3に記載の発明は、請求項1に記載の半導体パッケージの製造方法であって、複数のダイパッドを備え、複数のダイパッドの各々の周囲に複数の第1のリードと複数の第2のリードが設けられたリードフレームを準備する第1の工程と、複数のダイパッドの各々に半導体チップを戴置して、当該半導体チップと複数の第1のリードとをボンディング接続する第2の工程と、第2の工程後、リードフレーム全体を樹脂で封止する第3の工程と、第3の工程後、半導体チップの上部に別の半導体パッケージあるいはデバイスを積層して第2のリードと接続する第4の工程と、第4の工程後、カッターで個々の半導体パッケージに裁断する第5の工程とを有することを特徴とする半導体パッケージの製造方法である。
なお、本発明による半導体パッケージの最終形態の例が図5(a)、図5(b)に示されている。半導体パッケージは図5(c)に図示されるように半導体パッケージ21上にデバイス(上部デバイスと称する)22が搭載された積層デバイス23として構成される。
図5(a)は、図2で説明したボンディングワイヤ接続状態が分かるように、図5(b)のように封止された封止樹脂8を透明にして示したものである。
しかしながら、本発明の半導体パッケージ21では、この半導体パッケージ21において別の対向する2辺に、半導体チップに接続されていないリードがさらに設けられている。このリードは図1〜5で分かるように、半導体パッケージ21の下面と側面だけでなく上面にも露出している。
本発明による半導体パッケージ21は、半導体チップ6を封止樹脂8で封止した矩形の半導体パッケージであって、この半導体パッケージ21の4辺に周設された複数のリードを備えている。この複数のリードには、搭載された半導体チップ6とボンディングワイヤで接続される第1のリード3a〜3fと半導体チップと接続されない第2のリード4a〜4hを含んでいる。半導体チップ6に接続される第1のリードは、リードフレーム1のダイパッド2に戴置されている半導体チップ6の高さと同程度の高さとなっており、これらは半導体チップ6を挟んで対向する2辺、すなわち矩形の半導体パッケージ21の対向する2辺に沿って周設されている。この2辺とは別の対向する2辺に沿って、ボンディングワイヤより高くなるように形成された第2のリードが周設されている。第1のリードのパッケージ下面側端面およびパッケージ側面側の端面は、半導体パッケージ21の表面に露出し、第2のリードのパッケージ下面側と上面側の端面およびパッケージ側面側の端面は前記半導体パッケージ21の表面に露出している。
本発明の半導体パッケージ21の製造方法では、まず複数のダイパッド2を備え、前記複数のダイパッドの各々の周囲に上記の第1のリードと第2のリードが周設されたリードフレームを準備する(第1の工程)。次にこの複数のダイパッドの各々に前記半導体チップを戴置して、当該半導体チップと複数の第1のリードとをボンディング接続する(第2の工程)。これに続いて、リードフレーム全体を樹脂で封止し硬化させる(第3の工程)。なお、この工程で、樹脂の硬化後必要に応じ、第1のリードと第2のリードの端面がパッケージ外側に十分露出するように研磨または洗浄を行う場合がある。この第3の工程後、カッターで個々の半導体パッケージに裁断する(第4の工程)。
個々の半導体パッケージに裁断後、さらにそれぞれの半導体パッケージ21に別の半導体パッケージあるいはデバイス(上部デバイス22)を積層して第2のリードと半田等で接続する(第5の工程)。
図6は、本発明による半導体パッケージデバイスを用いた積層デバイスの製造方法の変形実施例を示す。
以上の説明では、図4、図5に示すように、個々の半導体パッケージ21を切り出した後で、各半導体パッケージ21の上に別のデバイス22を戴置して半田等で接続・固定する。しかしながら、図6に示す例では、図3に示す状態で、デバイス22をそれぞれの半導体パッケージに対応して戴置して半田ディップ等でまとめて接続・固定したのち、図4のようにカッターで個々の積層デバイス23に裁断する。このように製造することで、工程を省き、製造時間を短縮することができる。
以上に説明した、本発明による積層デバイスの製造方法は、図1に示す複数のダイパッド2の各々にそれぞれ異なる半導体チップを搭載し、また上側に積層するデバイス22もそれぞれ必要に応じ異なるデバイスを積層搭載することも可能である(図示省略)。このような製造方法により、1枚のリードフレームから複数の異なる機能の積層デバイスを製造することができる。このような製造方法は、少量多品種の積層パッケージデバイスの製造に極めて適合している。
上記の変形実施例2で説明したような、多品種の積層デバイスを1枚のリードフレームから製造する場合は、図1に示すダイパッド2の表面や、図3の示す樹脂封入後の半導体パッケージ21の上面および下面、更には図5あるいは図6の上部デバイス22に、積層デバイス23のタイプをレーザー等で刻印しておく(図示せず)。このような刻印のデータを製造装置のコンピュータに記憶しておき、この刻印のデータを基に、積層する上部デバイスを選択したり、さらに最終形態の積層パッケージデバイスの種類を判別することができる。このようにして、1枚のリードフレームから、異なる機能の積層デバイスを間違いなく製造することが可能となり、またこのような異なる機能の積層デバイスを分別することも容易となる。
以上の説明では、本発明による半導体パッケージは、SONタイプのパッケージに類似していると説明した。しかしながら、本発明は、外部接続のためのリードの外側部分がパッケージの外側部分にさらに延伸しているような種々のパッケージデバイスにも適用できる。ただし上部デバイス22に接続されるリード、すなわち半導体チップ6に接続されないリードの上面部分はパッケージデバイス21の上面に露出した形状となる。
図7は、上記で説明した半導体パッケージにおいて、さらに別の接続用リード34を設けるためのリードフレーム1の構造を示すものである。説明のため、リードフレーム1の半導体パッケージ1個分の範囲のみ示している。
このリード34にたとえば半導体チップのGNDパッド(不図示)を接続しておくことにより、この半導体パッケージ21のGNDと、この半導体パッケージ21に積層された上部デバイス22のGNDとを接続し、さらにこのGNDが積層デバイスの上下の面にリード34の端面として露出される。このような構造により、積層デバイスをマウンタやハンドラで搬送する場合にGND接続を維持することが可能となり、静電気等によるデバイスの破損を防ぐことができる。
2・・・ダイパッド
3a〜3f・・・半導体チップ接続用リード
4a〜4h・・・上部デバイス接続用リード
5・・・リードフレーム枠
6・・・半導体チップ(ダイ)
7a〜7f・・・ボンディングワイヤ
8・・・封入樹脂
9・・・カッター
21・・・半導体パッケージ
22・・・上部デバイス
23・・・積層デバイス
31a〜31c・・・リード3a〜3cのパッケージ側面側端面
34・・・接続用リード
34a・・・接続用リード34の半導体チップ接続部
35・・・ダイパッドサポート部
41a〜41h・・・リード4a〜4hのパッケージ上面側端面
42e〜42h・・・リード4e〜4hのパッケージ側面側端面
Claims (5)
- 半導体チップを樹脂で封止した矩形の半導体パッケージであって、
ダイパッドと、
前記半導体パッケージの4辺の各辺に設けられた複数のリードと、を備え、
前記複数のリードは、前記半導体パッケージの対向する2辺に設けられた複数の第1のリードと、前記対向する2辺とは別の対向する2辺に設けられた複数の第2のリードとを含み、
前記第1のリードは、それぞれ、前記ダイパッドと同じ厚さを有し、前記半導体パッケージに封止された前記半導体チップとボンディングワイヤで接続され、
前記複数の第2のリードは、それぞれ、前記ダイパッドと同じ厚さを有する低背部と、前記低背部より厚く形成され、前記ボンディングワイヤより高くなるように前記低背部の内側に、該低背部と一体に形成された高背部とを有し、かつ前記半導体チップと接続されず、
前記第1のリードのパッケージ下面側の端面およびパッケージ側面側の端面は前記半導体パッケージの表面に露出し、
前記第2のリードの前記低背部および前記高背部の下面側と、前記高背部の上面側の端面および前記低背部の側面側の端面は前記半導体パッケージの表面に露出していることを特徴とする半導体パッケージ。 - 請求項1に記載の半導体パッケージの製造方法であって、
複数の前記ダイパッドを備え、複数の前記ダイパッドの各々の周囲に前記複数の第1のリードと前記複数の第2のリードが設けられたリードフレームを準備する第1の工程と、
複数の前記ダイパッドの各々に前記半導体チップを戴置して、当該半導体チップと前記複数の第1のリードとをボンディング接続する第2の工程と、
前記第2の工程後、前記リードフレーム全体を樹脂で封止する第3の工程と、
前記第3の工程後、カッターで個々の半導体パッケージに裁断する第4の工程と、
前記半導体パッケージに別の半導体パッケージあるいはデバイスを積層して前記第2のリードと接続する第5の工程とを有することを特徴とする半導体パッケージの製造方法。 - 請求項1に記載の半導体パッケージの製造方法であって、
複数の前記ダイパッドを備え、複数の前記ダイパッドの各々の周囲に前記複数の第1のリードと前記複数の第2のリードが設けられたリードフレームを準備する第1の工程と、
複数の前記ダイパッドの各々に前記半導体チップを戴置して、当該半導体チップと前記複数の第1のリードとをボンディング接続する第2の工程と、
前記第2の工程後、前記リードフレーム全体を樹脂で封止する第3の工程と、
前記第3の工程後、前記半導体チップの上部に別の半導体パッケージあるいはデバイスを積層して前記第2のリードと接続する第4の工程と、
前記第4の工程後、カッターで個々の半導体パッケージに裁断する第5の工程とを有することを特徴とする半導体パッケージの製造方法。 - 請求項1に記載の半導体パッケージにおいて、
前記第2のリードの前記低背部および前記高背部とそれぞれ同じ高さの低背部および高背部と、前記高背部の内側に、前記ダイパッドと同じ厚さであって前記半導体チップとボンディング接続可能な接続部とを有する第3のリードを備えることを特徴とする半導体パッケージ。 - 請求項1に記載の前記半導体パッケージの上に、別の半導体パッケージもしくはデバイスを戴置して前記第2のリードと接続して構成されることを特徴とする積層デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013092263A JP5968827B2 (ja) | 2013-04-25 | 2013-04-25 | 半導体パッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013092263A JP5968827B2 (ja) | 2013-04-25 | 2013-04-25 | 半導体パッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014216466A JP2014216466A (ja) | 2014-11-17 |
JP5968827B2 true JP5968827B2 (ja) | 2016-08-10 |
Family
ID=51941962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013092263A Active JP5968827B2 (ja) | 2013-04-25 | 2013-04-25 | 半導体パッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5968827B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10242937B2 (en) | 2017-01-31 | 2019-03-26 | Katoh Electric Co, Ltd. | Electronic device and method for manufacturing electronic device |
US11373937B2 (en) | 2020-03-19 | 2022-06-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3482888B2 (ja) * | 1998-10-12 | 2004-01-06 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP3941877B2 (ja) * | 2005-11-16 | 2007-07-04 | 国立大学法人九州工業大学 | 両面電極パッケージ及びその製造方法 |
MY144694A (en) * | 2006-06-22 | 2011-10-31 | Dainippon Printing Co Ltd | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device |
JP4533875B2 (ja) * | 2006-09-12 | 2010-09-01 | 株式会社三井ハイテック | 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法 |
JP5378643B2 (ja) * | 2006-09-29 | 2013-12-25 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
JP2009049173A (ja) * | 2007-08-20 | 2009-03-05 | Mitsui High Tec Inc | 半導体装置及びその製造方法 |
-
2013
- 2013-04-25 JP JP2013092263A patent/JP5968827B2/ja active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10242937B2 (en) | 2017-01-31 | 2019-03-26 | Katoh Electric Co, Ltd. | Electronic device and method for manufacturing electronic device |
US10707156B2 (en) | 2017-01-31 | 2020-07-07 | Katoh Electric Co., Ltd. | Electronic device |
US11373937B2 (en) | 2020-03-19 | 2022-06-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2014216466A (ja) | 2014-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5337110B2 (ja) | 半導体記憶装置 | |
TWI442325B (zh) | Semiconductor memory device and manufacturing method thereof | |
JP6125486B2 (ja) | 小型smdダイオードパッケージおよびその製造プロセス | |
TWI565012B (zh) | 一種封裝結構及其製造方法 | |
US8643189B1 (en) | Packaged semiconductor die with power rail pads | |
JP2009295959A (ja) | 半導体装置及びその製造方法 | |
CN1937194A (zh) | 制作叠层小片封装的方法 | |
JP2002203939A (ja) | 集積型電子部品及びその集積方法 | |
TWI486105B (zh) | 封裝結構及其製造方法 | |
EP2733727B1 (en) | Packaging method of quad flat non-leaded package | |
US20130093069A1 (en) | Package structure and the method to fabricate thereof | |
JP2006516832A (ja) | 薄い多重半導体ダイ・パッケージ | |
US9698083B2 (en) | Three-dimensional stack of leaded package and electronic member | |
JP5968827B2 (ja) | 半導体パッケージおよびその製造方法 | |
US10529680B2 (en) | Encapsulated electronic device mounted on a redistribution layer | |
KR100663549B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR101450758B1 (ko) | 집적회로 패키지 | |
KR101650895B1 (ko) | 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정 | |
KR100788341B1 (ko) | 칩 적층형 반도체 패키지 | |
KR100671268B1 (ko) | Z자형 외부리드를 구비하는 반도체 패키지 및 이를 이용한패키지 적층 구조와 방법 | |
TWI595617B (zh) | 利用印刷電路板的多裸片堆疊方法及利用其的半導體封裝件 | |
KR20080020137A (ko) | 역피라미드 형상의 적층 반도체 패키지 | |
CN215600358U (zh) | 一种gbu封装的引线框架结构及gbu封装结构 | |
JP2004342849A (ja) | 半導体装置およびその製造方法 | |
US20230260879A1 (en) | Three-dimensional functional integration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5968827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |