JP5968827B2 - 半導体パッケージおよびその製造方法 - Google Patents

Description

本発明は、半導体パッケージおよびその製造方法に関する。

ＰＯＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）では、各半導体パッケージを積層するために、半導体チップの電極に接続される各外部接続用端子を、封止樹脂の表裏両面に露出させる。
各半導体チップの厚さを薄くするために、各外部接続用端子を、外部接続電極と、半導体チップの電極にワイヤボンディングされる内部電極とを連結部で連結した端子構造とし、内部電極の厚さを外部電極の厚さよりも薄くする構造が知られている。この構造では、すべての外部接続用端子は、半導体チップのいずれかの電極にワイヤボンディングされている（たとえば、特許文献１参照）。

特開２００２−７６１７５号公報

複数個の半導体パッケージデバイスを積層した積層パッケージデバイスにおいては、積層された各パッケージの端子同士が接触して積層されるようになっており、したがって同種の半導体パッケージデバイスの積層のみを対象とするものであった。このような積層パッケージデバイスおよびこの積層のための個々の半導体パッケージの構造では、半導体パッケージの上に更に、配線がデバイスの組み合わせ毎に異なるような、様々な異種のパッケージデバイスあるいは表面実装デバイス等を積層することはできなかった。

（１）請求項１に記載の発明は、半導体チップを樹脂で封止した矩形の半導体パッケージであって、ダイパッドと、半導体パッケージの４辺の各辺に設けられた複数のリードと、を備え、複数のリードは、半導体パッケージの対向する２辺に設けられた複数の第１のリードと、対向する２辺とは別の対向する２辺に設けられた複数の第２のリードとを含み、第１のリードは、それぞれ、ダイパッドと同じ厚さを有し、半導体パッケージに封止された半導体チップとボンディングワイヤで接続され、複数の第２のリードは、それぞれ、ダイパッドと同じ厚さを有する低背部と、低背部より厚く形成され、ボンディングワイヤより高くなるように低背部の内側に、該低背部と一体に形成された高背部とを有し、かつ半導体チップと接続されず、第１のリードのパッケージ下面側の端面およびパッケージ側面側の端面は半導体パッケージの表面に露出し、第２のリードの低背部および高背部の下面側と、高背部の上面側の端面および低背部の側面側の端面は半導体パッケージの表面に露出していることを特徴とする半導体パッケージである。
（２）請求項２に記載の発明は、請求項１に記載の半導体装置の製造方法であって、複数のダイパッドを備え、複数のダイパッドの各々の周囲に複数の第１のリードと複数の第２のリードが設けられたリードフレームを準備する第１の工程と、複数のダイパッドの各々に半導体チップを戴置して、当該半導体チップと複数の第１のリードとをボンディング接続する第２の工程と、第２の工程後、リードフレーム全体を樹脂で封止する第３の工程と、第３の工程後、カッターで個々の半導体パッケージに裁断する第４の工程と、半導体パッケージに別の半導体パッケージあるいはデバイスを積層して第２のリードと接続する第５の工程とを有することを特徴とする半導体パッケージの製造方法である。
（３）請求項３に記載の発明は、請求項１に記載の半導体パッケージの製造方法であって、複数のダイパッドを備え、複数のダイパッドの各々の周囲に複数の第１のリードと複数の第２のリードが設けられたリードフレームを準備する第１の工程と、複数のダイパッドの各々に半導体チップを戴置して、当該半導体チップと複数の第１のリードとをボンディング接続する第２の工程と、第２の工程後、リードフレーム全体を樹脂で封止する第３の工程と、第３の工程後、半導体チップの上部に別の半導体パッケージあるいはデバイスを積層して第２のリードと接続する第４の工程と、第４の工程後、カッターで個々の半導体パッケージに裁断する第５の工程とを有することを特徴とする半導体パッケージの製造方法である。

本発明による半導体パッケージを用いることにより、様々な異種のデバイスやパッケージデバイスを積層した積層デバイスを製造することができる。これにより、小型かつ高密度の積層デバイスを製造することができる。また、本発明では、このような積層デバイスを効率良く製造することができる。

本発明による半導体パッケージの製造方法を説明するための図であり、リードフレームの構造例を示す斜視図である。 図１に続く工程を説明するための斜視図であり、半導体チップとリードフレームとのボンディングを行った状態を示す図である。 図２に続く工程を説明するための図であり、リードフレーム全体を樹脂でモールドした状態を示す外観斜視図である。 図３に続く工程を説明するための図であり、モールドされたリードフレームから個々の半導体パッケージを切り出す状態を示す外観斜視図である。 （ａ）は、本発明の半導体パッケージの一実施の形態を示し、封止樹脂を透過して内部構造を示す斜視図であり、（ｂ）は、（ａ）の半導体パッケージを封止樹脂により封止した外観斜視図であり、ｃ）は（ｂ）の半導体パッケージの上に別のデバイス（半導体パッケージ、チップ抵抗、チップコンデンサ、 チップインダクタ、各種センサのパッケージ、小型ＰＣＢ等）を搭載した積層デバイスの外観斜視図である。 本発明による半導体パッケージの製造方法の１つの変形例であり、図３に示す状態で別の素子を搭載し、この後で個々の半導体パッケージを切り出す方法を示す概略図である。 図１のリードフレームに、更に半導体パッケージに積層デバイスのＧＮＤ接続用のリードを設けるためのリードフレームの構造例を示す図である。

図１〜７を参照して、本発明による半導体パッケージおよびその製造方法の実施形態および変形実施例を説明する。
なお、本発明による半導体パッケージの最終形態の例が図５（ａ）、図５（ｂ）に示されている。半導体パッケージは図５（ｃ）に図示されるように半導体パッケージ２１上にデバイス（上部デバイスと称する）２２が搭載された積層デバイス２３として構成される。

図１は、本発明による半導体パッケージの製造に用いるリードフレーム１の例を示す。ダイパッド２には、図５（ａ）に図示された半導体チップ６が戴置される（図２参照）。ダイパッド２の周囲の４辺の内、対向する２辺には、半導体チップ６の電極（不図示）とボンディングワイヤで接続されるリード３ａ〜３ｆが設けられている。

また、別の対向する２辺には、図５（ｃ）で示すようなパッケージデバイス２１の上側に積層される上部デバイス２２に接続するためのリード４ａ〜４ｈが設けられている。したがって、このリード４ａ〜４ｈは半導体チップ６の電極とは接続されていない。半導体チップ６の電極（不図示）に接続されるリード３ａ〜３ｆは、その高さ（厚さ）はダイパッド２あるいはこのダイパッド２に戴置した半導体チップ６と同程度の高さとなっている。これに対し、リード４ａ〜４ｈは、その高さ（厚さ）は、半導体チップ６とリード３ａ〜３ｆを接続するボンディングワイヤ７ａ〜７ｆの高さよりも高くなるような厚さとなっている。

このように半導体チップ６接続用のリード３ａ〜３ｆと上部デバイス２２接続用のリード４ａ〜４ｈをそれぞれ専用に設けることにより、リードの大きさを小さくでき、積層デバイス２３に用いる半導体パッケージ２１を小さくすることができる。リード３ａ〜３ｆとリード４ａ〜４ｈを共に、半導体チップ６あるいは上部デバイスを接続できるような形状、すなわち半導体チップ側で高さが低く、外側で高くなるような２段となったような形状のリード（たとえば特開２００８−６０６５２号公報の端子部１１０のような形状）とすることも可能であるが、このような形状のリードは必然的に大きく（長く）なるため、半導体パッケージ２１の小型化に向いていない。

なお、リード３ａ〜３ｆおよび４ａ〜４ｈの個数は、図１〜６に示されているような個数に限定されるものではない。それぞれ半導体チップ６の接続パッドの数や、上側に積層される上部デバイス２２の仕様により適宜変更することが可能である。あるいは、異なる仕様の半導体チップや、積層されるデバイスの自由度を更に確保するため、適宜多めに配置しておいてもよい。また、図１および図２では、対向する２組の辺のそれぞれの２辺で、同数のリードが設けられているが、対向する２辺のそれぞれで異なる数のリードを設けても構わない。

また、図１から４および６では、説明のため、半導体パッケージ２１の４個分の領域のみ示してある。したがって、図１では、ダイパッド２、リード３ａ〜３ｆおよび４ａ〜４ｈ、フレーム部５が一体成形されているリードフレーム１の半導体パッケージ２１の４個分の領域が示されている。図１および図２では、説明のため、この４個分の半導体パッケージ２１の内、右上の１個について、参照番号を付与して説明しているが、他の３個についても同様な構成となっている。図１、２では、リード３ｄ〜３ｆがどこにも接続されていないように示されているが、これは説明のために、これらのリードが一体成形されているフレーム部５を省略しているためである。

図２のように半導体チップ６とリード３ａ〜３ｆをボンディングワイヤで接続したのち、このような複数の半導体チップ６が戴置されたリードフレーム１全体に、リード４ａ〜４ｈの高さまで封止樹脂８を流し込んで硬化させ、図３に示すような形態とする。必要に応じ、上面を研磨し、リード４ａ〜４ｈの上面が露出するようにしておく。

封止樹脂８が硬化後、図４に示すように、カッター９を用いて裁断し、個々の半導体パッケージ２１を作製する。なお、図４では図示を省略しているが、フレーム部５に一体で成形されたリード３ａ〜３ｆおよび４ａ〜４ｈをフレーム部５から切り離すために、２つの隣り合う半導体パッケージの間では、カッター９による裁断が実際は２回行われている。

図５（ａ）〜（ｃ）は、上記の製造工程が分かり易いように、図４で示すように個々の半導体パッケージ２１に裁断された後の、１個の半導体パッケージ２１を示す。
図５（ａ）は、図２で説明したボンディングワイヤ接続状態が分かるように、図５（ｂ）のように封止された封止樹脂８を透明にして示したものである。

この半導体パッケージ２１の上に必要に応じて、他の半導体パッケージや、チップ抵抗、チップコンデンサ、チップインダクタ、各種センサのパッケージ、小型ＰＣＢ等の種々のデバイス２２（上部デバイスと称する）を積層して半田等で接続し、図５（ｃ）に示す積層パッケージ２３を形成することができる。半導体パッケージ２１と上部デバイス２２とは、リード４ａ〜４ｄが上部デバイス２２の一方の電極に接続され、リード４ｅ〜４ｈが上部デバイス２２の他方の電極に接続される。上部デバイス２２が３つ以上の電極を有していたり、半導体パッケージ２１上に複数のデバイス２２を積層する場合には、リード４ａ〜４ｈは、それぞれ、上部デバイス２２の異なる電極に接続される。この接続は半田以外の導電性接着剤等で行ってもよい。なお、デバイス２２として様々のデバイスが戴置されるので、上部デバイス２２の半田付け用のリードは省略してある。

なお、半導体パッケージ２１の大きさは、搭載する半導体チップ６の大きさにより、たとえば数ｍｍから数ｃｍ程度である。上部デバイス２２に関しても、必要に応じて、その大きさに依存するが、同じあるいは異なるデバイスを複数個搭載することも可能である。

以上図１〜５を参照して説明した本発明による半導体パッケージ２１の形状は、いわゆるＳＯＮタイプのパッケージに類似している。すなわち、半導体パッケージ２１に搭載された半導体チップ６に接続されたリードは、パッケージの外部で対向する２辺において、パッケージの下面および側面に外部の回路との接続（半田付け等）のためのリードの端面が露出している。
しかしながら、本発明の半導体パッケージ２１では、この半導体パッケージ２１において別の対向する２辺に、半導体チップに接続されていないリードがさらに設けられている。このリードは図１〜５で分かるように、半導体パッケージ２１の下面と側面だけでなく上面にも露出している。

なお、分かり易いように図５（ｂ）には、リード３ａ〜３ｃがパッケージ側面側に露出した端面３１ａ〜３１ｃと、ダイパッドサポート部３５（図７参照）の端面３５ａ、リード４ａ〜４ｈがパッケージ上面側に露出した端面４１ａ〜４１ｈ、リード４ｅ〜４ｈがパッケージ側面側に露出した端面４２ｅ〜４２ｈを示してある。これら以外のリードの端面は図では隠れて見えないので省略する。

以上のようにして製造された積層半導体パッケージ２３は、これより大型の、たとえばＰＣＢ（不図示）に戴置されて、このＰＣＢでの配線により、半導体パッケージ２１の半導体チップ６および、積層された上部デバイス２２が、所望の回路に組み込まれる。

従来の積層パッケージデバイスでは、積層した２つのパッケージデバイスの上側のパッケージデバイスと下側のパッケージデバイスが接続されており、したがって、上側のパッケージデバイスと下側のパッケージデバイスの組み合わせは既に決まった構成の積層パッケージデバイスであった。しかしながら、本発明による半導体パッケージ２１を用いた積層デバイスおよびこの製造方法においては、上部デバイス（パッケージデバイスであってもよい）２２と下側の半導体パッケージ２１を種々の組み合わせとすることができる。特に上部デバイス２２として必要に応じ、フレキシブルに異種のデバイスを搭載することが可能である。

以上の説明をまとめると、本発明による半導体パッケージ２１は以下のような構造を有している。
本発明による半導体パッケージ２１は、半導体チップ６を封止樹脂８で封止した矩形の半導体パッケージであって、この半導体パッケージ２１の４辺に周設された複数のリードを備えている。この複数のリードには、搭載された半導体チップ６とボンディングワイヤで接続される第１のリード３ａ〜３ｆと半導体チップと接続されない第２のリード４ａ〜４ｈを含んでいる。半導体チップ６に接続される第１のリードは、リードフレーム１のダイパッド２に戴置されている半導体チップ６の高さと同程度の高さとなっており、これらは半導体チップ６を挟んで対向する２辺、すなわち矩形の半導体パッケージ２１の対向する２辺に沿って周設されている。この２辺とは別の対向する２辺に沿って、ボンディングワイヤより高くなるように形成された第２のリードが周設されている。第１のリードのパッケージ下面側端面およびパッケージ側面側の端面は、半導体パッケージ２１の表面に露出し、第２のリードのパッケージ下面側と上面側の端面およびパッケージ側面側の端面は前記半導体パッケージ２１の表面に露出している。

以上のような構造の半導体パッケージ２１を用いて、この半導体パッケージ２１とは異なるパッケージデバイスや種々のデバイス、たとえば表面実装デバイス等を上部デバイス２２として半導体パッケージ２１の上に積層して、積層デバイス２３を構成する。

また本発明による上記のような構成の半導体パッケージ２１の製造方法をまとめると以下のようになる。
本発明の半導体パッケージ２１の製造方法では、まず複数のダイパッド２を備え、前記複数のダイパッドの各々の周囲に上記の第１のリードと第２のリードが周設されたリードフレームを準備する（第１の工程）。次にこの複数のダイパッドの各々に前記半導体チップを戴置して、当該半導体チップと複数の第１のリードとをボンディング接続する（第２の工程）。これに続いて、リードフレーム全体を樹脂で封止し硬化させる（第３の工程）。なお、この工程で、樹脂の硬化後必要に応じ、第１のリードと第２のリードの端面がパッケージ外側に十分露出するように研磨または洗浄を行う場合がある。この第３の工程後、カッターで個々の半導体パッケージに裁断する（第４の工程）。
個々の半導体パッケージに裁断後、さらにそれぞれの半導体パッケージ２１に別の半導体パッケージあるいはデバイス（上部デバイス２２）を積層して第２のリードと半田等で接続する（第５の工程）。

（変形実施例１）
図６は、本発明による半導体パッケージデバイスを用いた積層デバイスの製造方法の変形実施例を示す。
以上の説明では、図４、図５に示すように、個々の半導体パッケージ２１を切り出した後で、各半導体パッケージ２１の上に別のデバイス２２を戴置して半田等で接続・固定する。しかしながら、図６に示す例では、図３に示す状態で、デバイス２２をそれぞれの半導体パッケージに対応して戴置して半田ディップ等でまとめて接続・固定したのち、図４のようにカッターで個々の積層デバイス２３に裁断する。このように製造することで、工程を省き、製造時間を短縮することができる。

（変形実施例２）
以上に説明した、本発明による積層デバイスの製造方法は、図１に示す複数のダイパッド２の各々にそれぞれ異なる半導体チップを搭載し、また上側に積層するデバイス２２もそれぞれ必要に応じ異なるデバイスを積層搭載することも可能である（図示省略）。このような製造方法により、１枚のリードフレームから複数の異なる機能の積層デバイスを製造することができる。このような製造方法は、少量多品種の積層パッケージデバイスの製造に極めて適合している。

（変形実施例３）
上記の変形実施例２で説明したような、多品種の積層デバイスを１枚のリードフレームから製造する場合は、図１に示すダイパッド２の表面や、図３の示す樹脂封入後の半導体パッケージ２１の上面および下面、更には図５あるいは図６の上部デバイス２２に、積層デバイス２３のタイプをレーザー等で刻印しておく（図示せず）。このような刻印のデータを製造装置のコンピュータに記憶しておき、この刻印のデータを基に、積層する上部デバイスを選択したり、さらに最終形態の積層パッケージデバイスの種類を判別することができる。このようにして、１枚のリードフレームから、異なる機能の積層デバイスを間違いなく製造することが可能となり、またこのような異なる機能の積層デバイスを分別することも容易となる。

（変形実施例４）
以上の説明では、本発明による半導体パッケージは、ＳＯＮタイプのパッケージに類似していると説明した。しかしながら、本発明は、外部接続のためのリードの外側部分がパッケージの外側部分にさらに延伸しているような種々のパッケージデバイスにも適用できる。ただし上部デバイス２２に接続されるリード、すなわち半導体チップ６に接続されないリードの上面部分はパッケージデバイス２１の上面に露出した形状となる。

（変形実施例５）
図７は、上記で説明した半導体パッケージにおいて、さらに別の接続用リード３４を設けるためのリードフレーム１の構造を示すものである。説明のため、リードフレーム１の半導体パッケージ１個分の範囲のみ示している。

このリード３４は、リード４ａ〜４ｈと同様の形状を有しているが、さらに半導体チップ６にもボンディング接続するための半導体チップ接続部３４ａを有している。
このリード３４にたとえば半導体チップのＧＮＤパッド（不図示）を接続しておくことにより、この半導体パッケージ２１のＧＮＤと、この半導体パッケージ２１に積層された上部デバイス２２のＧＮＤとを接続し、さらにこのＧＮＤが積層デバイスの上下の面にリード３４の端面として露出される。このような構造により、積層デバイスをマウンタやハンドラで搬送する場合にＧＮＤ接続を維持することが可能となり、静電気等によるデバイスの破損を防ぐことができる。

このようなリード３４は、ボンディング作業の邪魔とならないように、たとえば図７のように矩形の半導体パッケージ２１の隅部に設けておけばよく、各隅部にそれぞれ設けてもよい。また各隅部に複数個備えてもよい。

なお、このようなリード３４は、ＧＮＤ接続以外の目的、たとえば積層される上部デバイス２２が、図５あるいは図７の状態で半導体チップ６と回路的に接続されるような場合にも用いることができる。

また、図示は省略するが、このようなリード３４をＧＮＤ接続のためだけに用いるのであれば、当初よりこのリード３４がたとえばダイパッドと連接されたような構造としておくことも可能である。あるいは、このリード３４が、図７でダイパッド２がフレーム枠と接続しているダイパッドサポート部３５と連接されるように、リードフレームを最初から形成しておいてもよい。

以上の説明は本発明の実施形態の例であり、本発明はこれらの実施形態や実施例に限定されない。当業者であれば、本発明の特徴を損なわずに様々な変形実施が可能である。

１・・・リードフレーム
２・・・ダイパッド
３ａ〜３ｆ・・・半導体チップ接続用リード
４ａ〜４ｈ・・・上部デバイス接続用リード
５・・・リードフレーム枠
６・・・半導体チップ（ダイ）
７ａ〜７ｆ・・・ボンディングワイヤ
８・・・封入樹脂
９・・・カッター
２１・・・半導体パッケージ
２２・・・上部デバイス
２３・・・積層デバイス
３１ａ〜３１ｃ・・・リード３ａ〜３ｃのパッケージ側面側端面
３４・・・接続用リード
３４ａ・・・接続用リード３４の半導体チップ接続部
３５・・・ダイパッドサポート部
４１ａ〜４１ｈ・・・リード４ａ〜４ｈのパッケージ上面側端面
４２ｅ〜４２ｈ・・・リード４ｅ〜４ｈのパッケージ側面側端面

Claims (5)

1. 半導体チップを樹脂で封止した矩形の半導体パッケージであって、
   ダイパッドと、
   前記半導体パッケージの４辺の各辺に設けられた複数のリードと、を備え、
   前記複数のリードは、前記半導体パッケージの対向する２辺に設けられた複数の第１のリードと、前記対向する２辺とは別の対向する２辺に設けられた複数の第２のリードとを含み、
   前記第１のリードは、それぞれ、前記ダイパッドと同じ厚さを有し、前記半導体パッケージに封止された前記半導体チップとボンディングワイヤで接続され、
   前記複数の第２のリードは、それぞれ、前記ダイパッドと同じ厚さを有する低背部と、前記低背部より厚く形成され、前記ボンディングワイヤより高くなるように前記低背部の内側に、該低背部と一体に形成された高背部とを有し、かつ前記半導体チップと接続されず、
   前記第１のリードのパッケージ下面側の端面およびパッケージ側面側の端面は前記半導体パッケージの表面に露出し、
   前記第２のリードの前記低背部および前記高背部の下面側と、前記高背部の上面側の端面および前記低背部の側面側の端面は前記半導体パッケージの表面に露出していることを特徴とする半導体パッケージ。
2. 請求項１に記載の半導体パッケージの製造方法であって、
   複数の前記ダイパッドを備え、複数の前記ダイパッドの各々の周囲に前記複数の第１のリードと前記複数の第２のリードが設けられたリードフレームを準備する第１の工程と、
   複数の前記ダイパッドの各々に前記半導体チップを戴置して、当該半導体チップと前記複数の第１のリードとをボンディング接続する第２の工程と、
   前記第２の工程後、前記リードフレーム全体を樹脂で封止する第３の工程と、
   前記第３の工程後、カッターで個々の半導体パッケージに裁断する第４の工程と、
   前記半導体パッケージに別の半導体パッケージあるいはデバイスを積層して前記第２のリードと接続する第５の工程とを有することを特徴とする半導体パッケージの製造方法。
3. 請求項１に記載の半導体パッケージの製造方法であって、
   複数の前記ダイパッドを備え、複数の前記ダイパッドの各々の周囲に前記複数の第１のリードと前記複数の第２のリードが設けられたリードフレームを準備する第１の工程と、
   複数の前記ダイパッドの各々に前記半導体チップを戴置して、当該半導体チップと前記複数の第１のリードとをボンディング接続する第２の工程と、
   前記第２の工程後、前記リードフレーム全体を樹脂で封止する第３の工程と、
   前記第３の工程後、前記半導体チップの上部に別の半導体パッケージあるいはデバイスを積層して前記第２のリードと接続する第４の工程と、
   前記第４の工程後、カッターで個々の半導体パッケージに裁断する第５の工程とを有することを特徴とする半導体パッケージの製造方法。
4. 請求項１に記載の半導体パッケージにおいて、
   前記第２のリードの前記低背部および前記高背部とそれぞれ同じ高さの低背部および高背部と、前記高背部の内側に、前記ダイパッドと同じ厚さであって前記半導体チップとボンディング接続可能な接続部とを有する第３のリードを備えることを特徴とする半導体パッケージ。
5. 請求項１に記載の前記半導体パッケージの上に、別の半導体パッケージもしくはデバイスを戴置して前記第２のリードと接続して構成されることを特徴とする積層デバイス。
   

Images