TWI470688B - 晶圓級半導體裝置及其封裝方法 - Google Patents

Description

晶圓級半導體裝置及其封裝方法

本發明是有關於一種半導體，特別是有關於一種新的晶圓級封裝(WLP)的半導體裝置以及生產這種半導體裝置的封裝方法。

對於半導體裝置來說，散熱和裝置尺寸是兩個重要參數；即是說，一般希望在不增加裝置尺寸的基礎上，能夠有更多的面積暴露在塑封體外，以獲得更好的散熱效果。

現有一種半導體裝置的實施結構，其中具有一襯底，該襯底頂面具有鍍銅的電路圖案，襯底的底面形成有複數個錫球作為與外部裝置的電路連接。一個面積較大的第一晶片經由絕緣層粘接在襯底上，一個面積較小的第二晶片進一步藉由另一個絕緣層黏接在第一晶片上。透過導線等鍵接，形成第一晶片、第二晶片與襯底上對應電極的電性連接。最後使用樹脂等材料形成塑封體，對第一晶片、第二晶片及襯底進行封裝。

現有另一種半導體裝置的實施例結構，其中具有一個面積較大的第一晶片，在其頂面上藉由絕緣層黏接有一個面積較小的第二晶片；在第二晶片上形成有一個墊重分佈層，進而在該墊重分佈層上由複數個絕緣體劃分的區域內形成複數個錫球。同時，還藉由 複數個導線進行鍵接，形成第一晶片與第二晶片上對應電極的電性連接。在這些導線與第一晶片表面之間具有固化材料，其從下方對導線形成保護。

與上述兩種結構相類似的包含兩個堆疊晶片的半導體裝置中，一般都藉由導線或金屬貼片來實現晶片與晶片，晶片與襯底上對應電極的電性連接，這樣做不僅製作流程複雜，而且由此生產的裝置尺寸都比較大，散熱性能差。

本發明的目的是提供一種新型結構的晶圓級半導體裝置及其封裝方法，對於晶片電極的電性連接摒棄原先使用的引線鍵接或金屬貼片的方式，可以有效減小裝置尺寸，並能夠將晶片背面暴露出來以改善散熱性能。

為了達到上述目的，本發明的一個技術方案是提供一種晶圓級半導體裝置之封裝方法，其包含以下步驟：

步驟1，設置一第一晶圓，在該第一晶圓上形成有複數個第一晶片，並且，在任意一個該第一晶片的正面形成有複數個第一電極和複數個第二電極。

步驟2，設置一第二晶圓，在該第二晶圓上形成有複數個第二晶片，並且，在任意一個第二晶片的正面形成有複數個第三電極，而在該第二晶片的背面形成有複數個第四電極；對該第二晶圓進行切割，使得所有的第二晶片被分離成各個單顆的晶片。

步驟3，將每個單顆的第二晶片疊設並黏接到第一晶圓上對應的第一晶片上，並且使得每個第二晶片背面的第四電極與第一晶片 正面的第二電極藉由導電黏接形成電性連接。

步驟4中，對黏接了第二晶片的第一晶圓進行模壓封裝後，切割第一晶圓形成各個獨立的半導體裝置，該半導體裝置中第一晶片的背面能夠暴露設置。

步驟1中更包含在該第一晶圓上植球，使每個該第一晶片的第一電極上形成有錫球的過程，並且，第一電極上的錫球在回流焊後具有第一直徑。

步驟2中更包含在該第二晶圓上植球，使每個該第二晶片的第三電極上形成有錫球的過程，並且，第三電極上的錫球在回流焊後具有第二直徑。

步驟3中黏接時該第二晶片的厚度值，與第二晶片上錫球的第二直徑相加後的高度值，與第一晶片上錫球的第一直徑相等。

黏接時該第二晶片的厚度是第二晶圓的原始厚度，或者是在步驟2中對第二晶圓背部進行研磨後減薄的厚度。

一實施例中，步驟4進一步包含以下過程：在該第一晶圓的正面覆蓋設定厚度的塑封體，使得該塑封體的厚度值小於第一晶片上錫球的第一直徑，並且該塑封體的厚度值小於黏接時第二晶片的厚度值與該第二晶片上的錫球第二直徑相加後的高度值，從而將第一晶片及第二晶片的主體都包封在該塑封體內，而同時使得第一晶片及第二晶片上各個錫球的頂部暴露在該塑封體的頂面之外。

另一實施例中，步驟4進一步包含以下過程： 首先，在該第一晶圓的正面覆蓋設定厚度的塑封體，使得該塑封體的厚度值大於第一晶片上錫球的第一直徑，並且該塑封體的厚度值大於黏接時第二晶片的厚度值與該第二晶片上錫球的第二直徑相加後的高度值，從而將第一晶片及第二晶片的主體及第一晶片及第二晶片上的錫球都包封在該塑封體內。

其次，在第一晶圓的正面對塑封體和第一晶片及第二晶片上的錫球進行研磨，以使第一晶片及第二晶片上的錫球經過研磨後在塑封體的頂面暴露，並且研磨後這些錫球的頂面不高於塑封體的頂面。

較佳地，步驟1中所設置的第一晶圓的表面經過Ni/Au電鍍處理。

步驟2中所設置的第二晶圓的表面也經過Ni/Au電鍍處理。

較佳地，步驟2中在切割前，更對該第二晶圓的背面使用Ti/Ni/Ag或者Ti/Ni/Ag/Ni進行背面金屬化處理。

步驟4中在切割前，更對該第一晶圓的背面使用Ti/Ni/Ag/Ni進行背面金屬化處理，此時該第一晶圓具有原始厚度或者是在背部研磨後具有減薄的厚度。

一較佳地實施例中，該第一晶片與第二晶片是MOSFET晶片，該第一晶片的複數個第一電極或複數個第二電極，包含該第一晶片的柵極、源極、漏極中的任意一種電極或任意幾種電極；第一電極與第二電極是相同種類或不同種類的電極。

該第二晶片的複數個第三電極或複數個第四電極，包含該第二晶片的柵極、源極、漏極中的任意一種電極或任意幾種電極；第三 電極與第四電極是相同種類或不同種類的電極，並且，該第四電極與第二電極是不同種類的電極。

一較佳地實施例中，該第一晶片正面的第一電極包含柵極和漏極，該第一晶片正面的第二電極是源極。

該第二晶片正面的第三電極包含柵極和源極，該第二晶片背面的第四電極是漏極，並且，該第二晶片的漏極藉由導電黏接與該第一晶片的源極形成電性連接。

本發明的另一個技術方案是提供一種藉由上述方法封裝的晶圓級半導體裝置：該半導體裝置包含一第一晶片，該第一晶片的正面形成有複數個第一電極和複數個第二電極。

該半導體裝置更包含一第二晶片，該第二晶片的正面形成有複數個第三電極，在該第二晶片的背面形成有複數個第四電極。

該第二晶片疊設在該第一晶片上，並使該第二晶片背面的第四電極導電黏接在該第一晶片正面的第二電極上，使第四電極和第二電極之間形成電性連接。

該半導體裝置的正面更形成有塑封體，而該第一晶片的背面能夠暴露設置。

該第二晶片是從一個第二晶圓上經過切割後與其他第二晶片分離得到的；複數個單顆的第二晶片分別黏接在一第一晶圓上對應的複數個第一晶片上；該半導體裝置則是在對黏接有複數個第二晶片的第一晶圓進行模壓封裝及切割後得到的。

該第一晶片的第一電極上形成有錫球，並且，第一電極上的錫球在回流焊後具有第一直徑。

該第二晶片的第三電極上另外形成有錫球，並且，第三電極上的錫球在回流焊後具有第二直徑。

黏接時該第二晶片的厚度值，與第二晶片上錫球的第二直徑相加後的高度值，與第一晶片上錫球的第一直徑相等。

黏接時該第二晶片的厚度是第二晶圓的原始厚度，或者是對第二晶圓背部進行研磨後減薄的厚度。

一種實施結構中，該塑封體在第一晶圓上覆蓋的厚度值小於第一晶片上錫球的第一直徑，並且該塑封體的厚度值也小於黏接時第二晶片的厚度值與該第二晶片上的錫球第二直徑相加後的高度值，從而將第一晶片及第二晶片的主體都包封在該塑封體內，而同時使得第一晶片及第二晶片上各個錫球的頂部暴露在該塑封體的頂面之外。

另一實施結構中，該塑封體在第一晶圓上覆蓋的厚度值大於第一晶片上錫球的第一直徑，並且該塑封體的厚度值也大於黏接時第二晶片的厚度值與該第二晶片上錫球的第二直徑相加後的高度值，從而將第一晶片及第二晶片的主體與第一晶片及第二晶片上的錫球都包封在該塑封體內，並且對第一晶片及第二晶片上的錫球及塑封體進行研磨後，這些錫球暴露在塑封體的頂面上，但這些錫球的頂面不高於塑封體的頂面。

較佳地，該第一晶片和第二晶片分別包含在該第一晶圓和第二晶圓的表面形成的Ni/Au材料的電鍍層。

較佳地，該第二晶片包含在該第二晶圓的背面形成的Ti/Ni/Ag或者Ti/Ni/Ag/Ni材料的背面金屬層。

該第一晶片包含在該第一晶圓的背面形成的Ti/Ni/Ag/Ni材料的背面金屬層，此時該第一晶圓具有原始厚度或者是在背部研磨後具有減薄的厚度。

該第一晶片的第一電極或第二電極，是該第一晶片的柵極、源極、漏極中的任意一種電極或任意幾種電極；第一電極與第二電極是相同種類或不同種類的電極。

該第二晶片的第三電極或第四電極，是該第二晶片的柵極、源極、漏極中的任意一種電極或任意幾種電極；第三電極與第四電極是相同種類或不同種類的電極，並且該第四電極與第二電極是相同種類或不同種類的電極。

在一個較佳地實施結構中，該第一晶片正面的第一電極包含柵極和漏極，該第一晶片正面的第二電極包含源極。

該第二晶片正面的第三電極包含柵極和源極，該第二晶片背面的第四電極包含漏極，並且，該第二晶片的漏極藉由導電黏接與該第一晶片的源極形成電性連接。

在一個較佳地實施結構中，該第二晶片的面積小於該第一晶片的面積。在另外一個較佳地實施結構中，該第二晶片的面積小於該第一晶片的第二電極的面積。在另外一個較佳地實施結構中，該第二晶片的第四電極的面積小於該第一晶片的第二電極的面積。

現有技術需要對疊設的兩個晶片使用引線鍵接或金屬貼片來連接 相應的電極。與之相比，本發明之新型結構的晶圓級半導體裝置及其封裝方法，可以將第二晶片底面的電極與第一晶片頂面的部分電極藉由導電黏接形成電性連接；在本發明第一種晶片表面錫球外露的封裝方案中，將整個半導體裝置的高度減小為晶圓減薄後第一晶片及第二晶片的厚度，與第二晶片上的錫球直徑相加後的數值；而第二種將錫球全包封後再研磨暴露的封裝方案中，使得研磨後錫球的頂面與塑封體的頂面齊平，因此進一步減小了半導體裝置的高度，有效減少裝置尺寸。此外，本發明中藉由在晶圓進行背面金屬化處理，能夠將第一晶片的背面暴露出來，從而有效改善裝置的散熱效果。

100、100’‧‧‧第一晶圓

10‧‧‧第一晶片

11、21‧‧‧柵極

12、22‧‧‧源極

13、23‧‧‧漏極

200‧‧‧第二晶圓

20‧‧‧第二晶片

31、32、31’、32’‧‧‧錫球

41、42‧‧‧半導體裝置

50、50’‧‧‧塑封體

第1圖至第6圖及第7A圖至第7B圖所示係為本發明之晶圓級半導體之封裝方法中對應各個步驟之結構示意圖，根據上述方法形成如第9圖所示之晶圓級半導體裝置；第1圖至第6圖及第8A圖至第8C圖所示係為本發明之另一晶圓級半導體之封裝方法對應各個步驟之結構示意圖，根據上述方法形成如第10圖所示之晶圓級半導體裝置；在第9圖及第10圖中分別表示本發明所述之兩種晶圓級半導體裝置之正面結構示意圖，上述之其他各個附圖中則可同時表示具晶圓、晶片或半導體裝置之側視圖及俯視圖。

以下結合附圖說明本發明晶圓級半導體裝置及其封裝方法的具體實施方式。

該晶圓級半導體裝置之封裝方法，包含以下步驟：第1圖至第2圖所示係為本發明之封裝方法中對應步驟1之結構示意圖。步驟1中包含有參見第1圖所示的步驟1.1，設置一片表面經過Ni/Au(鎳金)電鍍處理的第一晶圓100，此時該第一晶圓100的厚度為原始晶圓的厚度。在該第一晶圓100上形成有複數個第一晶片10，第一晶片10可以是一個MOSFET晶片，並且，使得任意一個第一晶片10的柵極11、源極12和漏極13位於第一晶圓100的同一面。

第1圖所示的實施例中，這些電極都位於第一晶圓100的正面，且源極12位於各個第一晶片10正面的中間位置，柵極11位於第一晶片10正面上其中一側的兩個角落位置，漏極13則位於相對一側的兩個角落位置。

步驟1中還包含有參見第2圖所示的步驟1.2，在該第一晶圓100上植球，使每一個第一晶片10的柵極11和漏極13上都形成有錫球31。在一種示例的實施結構中，錫球31的球徑為0.6mm，並且在經過回流焊後直徑大概在0.48mm。

第3圖至第5圖所示係為本發明之封裝方法中對應步驟1之結構示意圖。步驟2中包含有參見第3圖所示的步驟2.1，設置另一片表面經過Ni/Au(鎳金)電鍍處理的第二晶圓200，並且在第二晶圓200的背面進行研磨和背面金屬化處理。在上述的實施例中，研磨後第二晶圓200的厚度為0.2mm，背面金屬化使用Ti/Ni/Ag(鈦鎳銀)或者Ti/Ni/Ag/Ni(鈦鎳銀鎳)。

並且，在該第二晶圓200上形成有複數個第二晶片20，第二晶片 20可以是一個MOSFET晶片，使得任意一個第二晶片20的柵極21和源極22位於第二晶圓200的正面，例如使這些電極相互隔開、分別佈置在晶片正面的角落位置；而漏極23則位於第二晶圓200的背面。

步驟2中還包含有參見第4圖所示的步驟2.2，在該第二晶圓200上植球，使每一個第二晶片20的柵極21和源極22上都形成有錫球32，在上述實施例中，該些錫球32的球徑為0.35mm，並且在經過回流焊後直徑約在0.28mm。

步驟2中還包含有參見第5圖所示的步驟2.3，將第二晶圓200進行切割，使得上面的第二晶片20都分離形成各個單顆的晶片。

參見第6圖所示的步驟3，使用導電膠或其他類似的導電材料，將每個單顆的第二晶片20黏接到第一晶圓100上對應的一個第一晶片10上，並且使得每一個第二晶片20背面的漏極23與第一晶片10正面的源極12形成電性連接。在一個較佳的實施結構中，第二晶片的面積小於該第一晶片的面積。在另外一個較佳的實施結構中，第二晶片的面積小於該第一晶片的源極電極的面積。在另外一個較佳的實施結構中，第二晶片的漏極電極的面積小於該第一晶片的源極電極的面積。

在之後的步驟4中，對黏接了第二晶片20的第一晶圓100進行模壓封裝並切割形成各個單顆的半導體裝置。在封裝時可以有兩種方案供選擇：參見第7A圖至第7B圖所示是步驟4中第一種選擇是使錫球外露的方案，該方案進一步包含： 步驟4A，在第一晶圓100上進行模壓封裝以形成具有設定厚度的塑封體50，該塑封體50將第一晶片及第二晶片的主體都包裹在其中，而同時使得第一晶片及第二晶片上的錫球31和32都暴露在塑封體50的正面之外(如第7A圖所示)。

步驟4B，在第一晶圓100的背面進行研磨及背面金屬化處理。在上述的實施例中，研磨後第一晶圓100’的厚度為0.2mm，背面金屬化使用Ti/Ni/Ag/Ni。附圖中標號100表示的是具有原始厚度的第一晶圓，標號100’則表示經過研磨後厚度減小的第一晶圓，其他例如塑封體的50和50’，錫球31和31’，32和32’等相關裝置的標號方式與之類似，下文不再特別說明。

步驟4C，對第一晶圓100進行切割，分離形成各個單顆的半導體裝置41(如第7B圖所示)，該半導體裝置41上疊設有第一晶片10和第二晶片20，並且第一晶片及第二晶片上的錫球31和32都暴露在塑封體50的頂面之外。

參見第8A圖至第8C圖所示是步驟4中第二種選擇是使錫球全包封的方案，該方案進一步包含：

步驟4a，在第一晶圓100上進行模壓封裝以形成具有設定厚度的塑封體50，該塑封體50將第一晶片及第二晶片的主體及其頂面的錫球31和32都包裹在其中(如第8A圖所示)。

步驟4b，在第一晶圓100的正面對塑封體50進行研磨，此時錫球31和32的頂部也受到研磨而使這些錫球的一部分暴露設置。與上述方案相比，在本方案中研磨後的錫球31’和32’沒有高出塑封體50’的頂面(如第8B圖所示)。

步驟4c，在第一晶圓100的背面進行研磨及背面金屬化處理。在上述的實施例中，研磨後第一晶圓100’的厚度為0.2mm，背面金屬化使用Ti/Ni/Ag/Ni。

步驟4d，對第一晶圓100進行切割，分離形成各個單顆的半導體裝置42(如第8C圖所示)，該半導體裝置42上疊設有第一晶片10和第二晶片20，並且使第一晶片及第二晶片上研磨後的錫球31’和32’暴露但不高於塑封體50’的頂面設置。

則如第9圖所示，是根據上述步驟1至步驟3及步驟4A至步驟4C的封裝方法形成的一種半導體裝置41，其中包含一個面積較大的第一晶片10，以及一個面積較小的第二晶片20。第一晶片10的柵極11、源極12和漏極13都形成於該晶片的正面，柵極11和漏極13上還都形成有錫球31；第二晶片20的柵極21、源極22則形成於該晶片的正面並形成有錫球32，漏極23則位於該晶片的背面。第二晶片20疊設在第一晶片10上，並且在第二晶片20背面的漏極23黏接在第一晶片10上形狀面積相匹配的源極12之間使用導電膠等黏接並形成這些電極的電性連接。在進行模壓封裝之後，第一晶片及第二晶片的主體被包裹在塑封體50內，而此時兩個晶片正面的錫球31和32頂部暴露設置在塑封體50的頂面之外，因此，這些錫球31和32的頂部實際上是高於塑封體50的頂面。

而如第10圖所示的是根據上述步驟1至步驟3及步驟4a至步驟4d之封裝方法形成的另一種半導體裝置42，其在封裝前的結構與上段中描述的結構基本一致，即，一個面積較小的第二晶片20背面的漏極23，藉由導電膠等黏接在一個面積較大的第一晶片10正面的源極12之上。第二晶片20正面的柵極21和源極22，第一晶片10正 面的柵極11和漏極13上分別形成有錫球31和32。而不同點在於，當進行模壓封裝之後，第一晶片及第二晶片的錫球31和32一起被包裹在塑封體50內，並在研磨塑封體50的同時也對這些錫球31和32的頂部進行研磨，才使錫球31’和32’暴露在塑封體50的頂面上，因此，研磨後這些錫球31’和32’的頂面與塑封體50’的頂面齊平，並沒有高出塑封體50’的頂面。

具體的，在上述兩種結構的半導體裝置41或42中，都是在一個經過Ni/Au電鍍處理的第一晶圓100上形成多個該的第一晶片10。而另外在一個經過Ni/Au電鍍處理、背面研磨及背面金屬化的第二晶圓200上形成多個該的第二晶片20。並且，是將切割分離後得到的各個獨立的第二晶片20黏接在第一晶圓100上，從而與對應的各個第一晶片10形成電性連接。再經過模壓封裝後，切割第一晶圓100形成各個獨立的半導體裝置41或42。

參見第6圖所示，由一種示例的實施結構可知，第一晶片10正面(位於柵極和漏極上)的錫球31，其球徑在0.6mm，回流焊後直徑約為0.48mm。形成第二晶片20的第二晶圓200由於藉由背部研磨厚度減薄為0.2mm，而在第二晶片20正面(位於柵極21和源極22上)的錫球32，其球徑在0.35mm，回流焊後直徑約為0.28mm。由於第二晶片20的厚度及其錫球32的直徑相加後約高0.2mm+0.28mm=0.48mm，等於第一晶片10上錫球31的直徑高度，因此，當第二晶片20疊設在第一晶片10上以後，兩個晶片上錫球31和32的最高位置基本是處在同一個高度的。

即是說，在後續封裝半導體裝置時，第一種使錫球直接外露的方案中(如第7A圖所示)，在第一晶圓100上覆蓋的塑封體50厚度 ，要小於第一晶片10上錫球31的高度，也就是小於第二晶片20的厚度與其錫球32的直徑相加後的高度，才能使得這些錫球31和32暴露在塑封體50的頂面以外。而第二種將錫球全包封再研磨暴露頂面的方案中(如第8A圖所示)，在第一晶圓100上覆蓋的塑封體50的原始厚度，則要大於第一晶片10上錫球31的高度，也就是大於第二晶片20的厚度與其錫球32的直徑相加後的高度，進而將這些錫球31和32與晶片一起包封在塑封體50內。

綜上所述，本發明中第一晶片10的源極12與第二晶片20的漏極23直接電性黏接；而在第一種方案中兩個晶片正面的錫球31和32直接在塑封體50外暴露，這種方案下裝置的高度基本上為減薄後的第一晶圓100’及第二晶圓200的厚度，加上第二晶片20上的錫球32直徑後得到的數值，相比傳統封裝方式下得到的裝置(例如第1圖)，本發明第一種方案下至少減少了在兩個晶片上鍵接引線或設置金屬貼片的高度，以及在這些引線上方封裝形成的塑封材料的高度。而本發明第二種方案中還研磨了兩個晶片的錫球31和32頂部，使研磨後錫球31’和32’頂面與塑封體50’的頂面齊平，因此進一步減小了半導體裝置的高度。所以本發明提供的晶圓級半導體裝置，能夠有效減少裝置尺寸。並且，本發明中第一晶片10的背面藉由第一晶圓100的研磨及背面金屬化處理，能夠將切割後各個半導體裝置41或42的背面暴露出來，因此，相比傳統封裝方式下得到的半導體裝置(如第1圖或第2圖所示)，本發明中能夠有效改善半導體裝置的散熱效果。

儘管本發明的內容已經藉由上述較佳實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技 術人員閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。例如，上文描述的兩個晶片上各類電極的分佈位置及數量等僅作為一種示例，不應當構成對本發明其他實施結構的限定。除了上述將第二晶片的背面漏極與第一晶片的正面源極導電黏接以外，還可以根據實際的應用需要，將其中的一種或多種電極相互絕緣地設置到第二晶片的背面，以使第二晶片的這些電極能夠與第一晶片正面上對應的一種或多種電極直接導電黏接；而第一或第二晶片的正面上形成並植球的一種或多種電極，則能夠與外部電路板等實現電性連接。又例如，上文中電鍍或背面金屬化使用的材料，錫球的直徑及晶圓研磨後的厚度等也只是為了說明高度關係提供的一種示例，可以根據實際的應用情況選擇其他不同的參數或材料或者不進行研磨。另外，為了製作形成第一晶片或第二晶片的各類電極，而在晶圓上覆蓋複數層薄膜的結構並進行相應製程處理的步驟等，在本文及附圖中沒有具體記載，這些都可以根據本領域的常規手段製作形成。而且，本發明該方法中的各個步驟可以根據實際製作流程來調整具體的順序，例如，步驟1中在第一晶圓上形成第一晶片的過程，與步驟2中製成獨立的第二晶片的過程，兩者可以是在同一時間由不同的設備同時製成的。因此，本發明的保護範圍應由所附的權利要求來限定。

10‧‧‧第一晶片

31、32‧‧‧錫球

41‧‧‧半導體裝置

50‧‧‧塑封體

Claims (21)

1. 一種晶圓級半導體裝置之封裝方法，其包含步驟：步驟1，設置一第一晶圓，在該第一晶圓上形成有複數個第一晶片，該第一晶片係為一MOSFET晶片，並且，在任意一個該第一晶片的正面形成有複數個第一電極和複數個第二電極；該第一晶片的該複數個第一電極，包含該第一晶片的柵極、源極、漏極中的任意一種電極或任意幾種電極；該第一晶片的該複數個第二電極，包含該第一晶片的源極、漏極中的任意一種電極；步驟2，設置一第二晶圓，在該第二晶圓上形成有複數個第二晶片，該第二晶片係為一MOSFET晶片，並且，在任意一個該第二晶片的正面形成有複數個第三電極，而在該第二晶片的背面形成有複數個第四電極；該第二晶片的該複數個第四電極，包含該第二晶片的源極、漏極中的任意一種電極；該第四電極與該第二電極係為不同種類之電極；對該第二晶圓進行切割，使得所有該第二晶片分離為各個單顆的晶片；步驟3，將每個單顆的該第二晶片疊設並黏接到該第一晶圓上對應之該第一晶片上，並且使得每一該第二晶片背面的該第四電極與該第一晶片正面的該第二電極藉由導電黏接形成電性連接；以及步驟4，對黏接了該第二晶片的該第一晶圓進行模壓封裝後，切割該第一晶圓形成各個獨立的一半導體裝置，該半導體裝置中的該第一晶片的背面能夠暴露設置。
2. 如申請專利範圍第1項所述之晶圓級半導體裝置之封裝方法，其中步驟1中更包含在該第一晶圓上植球，使每一該第一晶片的該第一電極上形成有錫球的過程，並且，該第一電極上的錫球在回流焊後具有一第一直徑；步驟2中更包含在該第二晶圓上植球，使每一該第二晶片的該第三電極上形成有錫球的過程，並且，該第三電極上的錫球在回流焊後具有一第二直徑。
3. 如申請專利範圍第2項所述之晶圓級半導體裝置之封裝方法，其中步驟3中黏接時該第二晶片的厚度值，與該第二晶片上錫球的該第二直徑相加後的高度值，與該第一晶片上錫球的該第一直徑相等；黏接時該第二晶片的厚度係為該第二晶圓的原始厚度，或者是在步驟2中對該第二晶圓背部進行研磨後減薄的厚度。
4. 如申請專利範圍第2項或第3項所述之晶圓級半導體裝置之封裝方法，其中步驟4更包含下列步驟：在該第一晶圓的正面覆蓋設定厚度的一塑封體，使得該塑封體的厚度值小於該第一晶片上錫球的該第一直徑，並且該塑封體的厚度值小於黏接時該第二晶片的厚度值與該第二晶片上的錫球之該第二直徑相加後的高度值，進而將該第一晶片及該第二晶片的主體都包封在該塑封體內，而同時使得該第一晶片及該第二晶片上各個錫球的頂部暴露在該塑封體的頂面之外。
5. 如申請專利範圍第2項或第3項所述之晶圓級半導體裝置之封裝方法，其中步驟4更包含下列步驟：在該第一晶圓的正面覆蓋設定厚度的一塑封體，使得該塑封體的厚度值大於該第一晶片上錫球的該第一直徑，並且該塑封體的厚度值大於黏接時該第二晶片的厚度值與該第二晶片上的錫球的該第二直徑相加後的高度值，進而將該第一晶片及該第二晶片的主 體都包封在該塑封體內，而同時使得該第一晶片及該第二晶片上各個錫球的頂部暴露在該塑封體的頂面之外；其次，在該第一晶圓的正面對該塑封體和該第一晶片及該第二晶片上的錫球進行研磨，以使該第一晶片及該第二晶片上錫球經過研磨後在該塑封體的頂面暴露，並且研磨後這些錫球的頂面不高於該塑封體的頂面。
6. 如申請專利範圍第1項所述之晶圓級半導體裝置之封裝方法，其中步驟1中所設置的該第一晶圓的表面經過Ni/Au電鍍處理；步驟2中所設置的該第二晶圓的表面也經過Ni/Au電鍍處理。
7. 如申請專利範圍第1項所述之晶圓級半導體裝置之封裝方法，其中步驟2中在切割前，更對該第二晶圓的背面使用Ti/Ni/Ag或者Ti/Ni/Ag/Ni進行背面金屬化處理。
8. 如申請專利範圍第1項所述之晶圓級半導體裝置之封裝方法，其中步驟4中在切割前，更對該第一晶圓的背面進行背面金屬化處理，此時該第一晶圓具有原始厚度或者是在背部研磨後具有減薄的厚度。
9. 如申請專利範圍第8項所述之晶圓級半導體裝置之封裝方法，其中該第一晶圓的背面金屬化處理使用Ti/Ni/Ag/Ni在背部研磨後進行背面金屬化處理。
10. 如申請專利範圍第1項所述之晶圓級半導體裝置之封裝方法，其中該第一晶片正面的該第一電極包含柵極和漏極，該第一晶片正面的該第二電極係為源極；該第二晶片正面的該第三電極包含柵極和源極，該第二晶片背面的該第四電極係為漏極，並且，該第二晶片的漏極藉由導電黏接與該第一晶片的源極形成電性連接。
11. 一種晶圓級半導體裝置，其包含： 一第一晶片，該第一晶片的正面形成有複數個第一電極和複數個第二電極；一第二晶片，該第二晶片的正面形成有複數個第三電極，在該第二晶片的背面形成有複數個第四電極；該第二晶片疊設在該第一晶片上，並使該第二晶片背面的該第四電極導電黏接在該第一晶片正面的該第二電極上，使該第四電極和該第二電極之間形成電性連接；該晶圓級半導體裝置的正面還形成有一塑封體，而該第一晶片的背面暴露在該塑封體外設置。
12. 如申請專利範圍第11項所述之晶圓級半導體裝置，其中該第二晶片係為一MOSFET晶片；該第一晶片係為一MOSFET晶片。
13. 如申請專利範圍第12項所述之晶圓級半導體裝置，其中該第一晶片的該第一電極上形成的錫球具有一第一直徑；該第二晶片的該第三電極上另外形成的錫球具有一第二直徑。
14. 如申請專利範圍第13項所述之晶圓級半導體裝置，其中該第二晶片的厚度值，與該第二晶片上錫球的該第二直徑相加後的高度值，與該第一晶片上錫球的該第一直徑相等。
15. 如申請專利範圍第13項或第14項所述之晶圓級半導體裝置，其中該塑封體在該第一晶圓上覆蓋的厚度值小於該第一晶片上錫球的該第一直徑，並且該塑封體的厚度值也小於該第二晶片的厚度值與該第二晶片上的錫球之該第二直徑相加後的高度值，從而將該第一晶片及該第二晶片的主體都包封在該塑封體內，而同時使得該第一晶片及該第二晶片上各個錫球的頂部暴露在該塑封體的頂面之外。
16. 如申請專利範圍第13項或第14項所述之晶圓級半導體裝置，其中 該塑封體將該第一晶片及該第二晶片的主體及該第一晶片及該第二晶片上的錫球都包封在該塑封體內，並且錫球具有一個研磨平的頂面暴露在該塑封體的頂面上與該塑封體的頂面共面。
17. 如申請專利範圍第12項所述之晶圓級半導體裝置，其中該第一晶片和該第二晶片分別包含在該第一晶圓和該第二晶圓的表面形成的Ni/Au材料的電鍍層。
18. 如申請專利範圍第12項所述之晶圓級半導體裝置，其中該第二晶片包含在該第二晶圓的背面形成的Ti/Ni/Ag或者Ti/Ni/Ag/Ni材料的背面金屬層；該第一晶片包含在該第一晶圓的背面形成的Ti/Ni/Ag/Ni材料的背面金屬層。
19. 如申請專利範圍第11項所述之晶圓級半導體裝置，其中該第一晶片的該第一電極或該第二電極，係為該第一晶片的柵極、源極、漏極中的任意一種電極或任意幾種電極；該第一電極與該第二電極是相同種類或不同種類的電極；該第二晶片的該第三電極或該第四電極，係為該第二晶片的柵極、源極、漏極中的任意一種電極或任意幾種電極；該第三電極與該第四電極是相同種類或不同種類的電極，並且該第四電極與該第二電極係為不同種類的電極。
20. 如申請專利範圍第11項所述之晶圓級半導體裝置，其中該第一晶片正面的該第一電極包含柵極和漏極，該第一晶片正面的該第二電極包含源極；該第二晶片正面的該第三電極包含柵極和源極，該第二晶片背面的該第四電極包含漏極，並且，該第二晶片的漏極藉由導電黏接與該第一晶片的源極形成電性連接。
21. 如申請專利範圍第11項所述之晶圓級半導體裝置，其中該第二晶片之面積小於該第一晶片的面積。