CN106328545A - 超薄芯片的双面暴露封装结构及其制造方法 - Google Patents
超薄芯片的双面暴露封装结构及其制造方法 Download PDFInfo
- Publication number
- CN106328545A CN106328545A CN201510380295.4A CN201510380295A CN106328545A CN 106328545 A CN106328545 A CN 106328545A CN 201510380295 A CN201510380295 A CN 201510380295A CN 106328545 A CN106328545 A CN 106328545A
- Authority
- CN
- China
- Prior art keywords
- chip
- plastic packaging
- packaging material
- lead frame
- encapsulating structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000004806 packaging method and process Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000005520 cutting process Methods 0.000 claims abstract description 7
- 239000005022 packaging material Substances 0.000 claims description 110
- 235000012431 wafers Nutrition 0.000 claims description 29
- 238000007747 plating Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract 6
- 230000005855 radiation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 239000006185 dispersion Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种超薄芯片的双面暴露封装结构及其制造方法，将具有源极电极和栅极电极的芯片以倒装方式粘结到引线框架上，塑封芯片，研磨减薄塑封料和芯片的厚度，利用掩膜在芯片背面沉积背面金属层，以线夹附着方式连接芯片背面和引线框架，从引线框架的顶面注入第二塑封料，对引线框架和芯片进行顶部暴露塑封，将连接芯片背面和引线框架的线夹暴露在第二塑封料的顶部，将引线框架的底面暴露在第二塑封料的底部，切割引线框架和第二塑封料以形成多个双面暴露的半导体封装结构。本发明采用了减薄的芯片结构，降低了电阻，并且将半导体器件的源极、栅极和漏极都暴露在塑封料之外，这种双面暴露的封装结构，大大提高了器件的散热性能。
Description
技术领域
本发明涉及一种超薄芯片的双面暴露封装结构及其制造方法。
背景技术
对于功率MOSFET（金属氧化物半导体场效应晶体管）而言，阻抗和热性能是两个非常重要的性能参数，为了改善阻抗和热性能，通常的做法是在封装结构中采用更薄的芯片并且将FET（场效应管）的源极或者漏极暴露在封装结构之外，但是当晶片研磨到200 um 以下，就很容易在研磨及后续的切割和封装过程当中发生破裂和碎片，因而有必要研发新的封装工艺以便得到具备低阻抗高散热性能的半导体晶片封装。
发明内容
本发明提供一种超薄芯片的双面暴露封装结构及其制造方法，采用了减薄的芯片结构，降低了电阻，并且将半导体器件的源极、栅极和漏极都暴露在塑封料之外，这种双面暴露的封装结构，大大提高了器件的散热性能。
为了达到上述目的，本发明提供一种制造超薄芯片的双面暴露封装结构的方法，包含以下步骤：
制备顶面具有源极电极和栅极电极的芯片；
提供一引线框架，将芯片通过倒装芯片的方式粘结到引线框架的顶面；
从引线框架的顶面注入第一塑封料，对引线框架上的芯片进行塑封；
研磨第一塑封料和芯片的背面，减薄塑封料和芯片的厚度，将芯片背面暴露在第一塑封料的顶部；
在引线框架的顶面沉积一掩膜层，该掩膜层未覆盖芯片背面的面积；
在芯片背面沉积一背面金属层；
通过线夹附着方式连接芯片背面；
从引线框架的顶面注入第二塑封料，对引线框架和芯片进行顶部暴露塑封，将连接芯片背面的线夹暴露在第二塑封料的顶部，将引线框架的底面暴露在第二塑封料的底部；
切割引线框架和第二塑封料以形成多个双面暴露的半导体封装结构。
在引线框架的顶面沉积该掩膜层覆盖除了芯片背面的所有其他面积，在芯片背面沉积一背面金属层的步骤之后，还包含移除掩膜层的步骤。
在切割引线框架和第二塑封料的步骤之前，还包含在塑封形成的塑封体外露的引线框架表面镀锡的步骤。
所述的制备芯片的步骤进一步包含以下步骤：
在包含多颗芯片的晶片的顶面电镀形成芯片的源极电极和栅极电极；
研磨晶片的背面，减薄晶片的厚度；
切割晶片，将芯片从晶片上分离。
所述的源极金属层和栅极金属层的厚度为10~20um。
研磨晶片的背面，将晶片的厚度研磨至300~400um。
所述的引线框架为平板结构，该引线框架包含若干基岛区，所述的基岛区包含源极连接区和栅极连接区，以及分别位于源极连接区一侧和栅极连接区一侧的漏极连接区。
从引线框架的顶面注入的第一塑封料包裹住芯片，而漏极连接区在第一塑封料外围，所述的线夹连接芯片背面和漏极连接区。
所述的第一塑封料的厚度从引线框架与芯片粘结的顶面算起为450~500um。
在芯片背面沉积的背面金属层为钛镍银合金，所述的背面金属层与芯片背面的漏极区电接触形成芯片的漏极电极。
所述的背面金属层的厚度为20um。
所述的第一塑封料和第二塑封料为环氧塑封料。
暴露于第二塑封料的线夹的桥面部分形成超薄芯片的双面暴露封装结构的漏极，暴露于第二塑封料的引线框架的漏极连接区形成超薄芯片的双面暴露封装结构的漏极，暴露于第二塑封料的引线框架的源极连接区形成超薄芯片的双面暴露封装结构的源极，暴露于第二塑封料的引线框架的栅极连接区形成超薄芯片的双面暴露封装结构的栅极。
研磨第一塑封料和芯片的背面，将第一塑封料的厚度研磨至小于或等于50um，第一塑封料的厚度等于芯片的厚度加上芯片上的源极金属层或栅极金属层的厚度。
本发明还提供一种超薄芯片的双面暴露封装结构，包含：
一芯片，该芯片的顶面设置有源极金属层和栅极金属层，该芯片的背面设置有背面金属层，芯片的厚度加上芯片顶面和背面金属层的厚度小于或等于70um；
一引线框架，该引线框架包含若干基岛区，所述的基岛区包含源极连接区和栅极连接区，以及分别位于源极连接区一侧和栅极连接区一侧的漏极连接区，所述的源极连接区与芯片顶面的源极金属层粘结，所述的栅极连接区与芯片顶面的源极金属层粘结；
第一塑封料，该第一塑封料包覆芯片，而漏极连接区在第一塑封料外围，其中，芯片的背面暴露于第一塑封料；
一线夹，该线夹为桥型结构，该线夹的桥面部分接触芯片背面的背面金属层，线夹的桥脚部分连接引线框架上的漏极连接区；
第二塑封料，该第二塑封料包覆芯片、第一塑封料、线夹和引线框架，其中，线夹的桥面部分暴露于第二塑封料，引线框架的源极连接区、栅极连接区和漏极连接区暴露于第二塑封料。
在晶片的顶面电镀镍/金或电镀铜柱形成芯片上的源极金属层和栅极金属层，所述的源极金属层与芯片顶面上的源极区电接触形成芯片的源极电极，所述的栅极金属层与芯片顶面上的栅极区电接触形成芯片的栅极电极，所述的源极金属层和栅极金属层的厚度为10~20um。
所述的背面金属层为钛镍银合金，所述的背面金属层与芯片背面的漏极区电接触形成芯片的漏极电极，所述的背面金属层的厚度为20um。
所述的引线框架为平板结构，所述的引线框架由导电材料制成。
所述的第一塑封料的厚度小于等于50um，第一塑封料的厚度等于芯片的厚度加上芯片上的源极金属层或栅极金属层的厚度。
暴露于第二塑封料的线夹的桥面部分形成超薄芯片的双面暴露封装结构的漏极，暴露于第二塑封料的引线框架的漏极连接区形成超薄芯片的双面暴露封装结构的漏极，暴露于第二塑封料的引线框架的源极连接区形成超薄芯片的双面暴露封装结构的源极，暴露于第二塑封料的引线框架的栅极连接区形成超薄芯片的双面暴露封装结构的栅极。
本发明采用了减薄的芯片结构，降低了电阻，并且将半导体器件的源极、栅极和漏极都暴露在塑封料之外，这种双面暴露的封装结构，大大提高了器件的散热性能。
附图说明
图1是在晶片上电镀源极电极和栅极电极的示意图。
图2是单个芯片的示意图。
图3是引线框架的示意图。
图4是以倒装芯片的方式将芯片粘结到引线框架上的示意图。
图5是对引线框架上的芯片进行塑封的示意图。
图6是研磨塑封料和芯片的示意图。
图7是在引线框架上设置掩膜层的示意图。
图8是通过线夹附着方式连接芯片背面和引线框架的示意图。
图9对引线框架和芯片进行顶部暴露塑封的示意图。
图10是单个半导体封装结构的剖面图。
图11是单个半导体封装结构的顶面示意图。
图12是单个半导体封装结构的底面示意图。
具体实施方式
以下根据图1～图12，具体说明本发明的较佳实施例。
本发明提供一种制造超薄芯片的双面暴露封装结构的方法，包含以下步骤：
制备芯片，该芯片的顶面具有源极电极和栅极电极；
提供一引线框架，将芯片通过倒装芯片的方式粘结到引线框架的顶面；
对引线框架上的芯片进行塑封；
研磨塑封料和芯片的背面，减薄塑封料和芯片的厚度，暴露芯片背面；
在引线框架的顶面沉积一掩膜层（photo resist），该掩膜层覆盖除了芯片背面的所有其他面积；
在芯片背面沉积一背面金属层；
通过线夹附着方式连接芯片背面和引线框架；
从引线框架的顶面注入塑封料，对引线框架和芯片进行顶部暴露塑封，将连接芯片背面和引线框架的线夹暴露在塑封料的顶部，将引线框架的底面暴露在塑封料的底部；
在塑封形成的塑封体外露的引线框架表面镀锡；（这是一个可选的步骤，目的防止引线框架的外露部分发生氧化，并便于SMT（surface
mounting technology）贴装）。
切割引线框架和塑封料以形成多个双面暴露的半导体封装结构。
所述的制备芯片的步骤进一步包含以下步骤：
在包含多颗芯片的晶片的顶面电镀形成芯片的源极电极和栅极电极；
研磨晶片的背面，减薄晶片的厚度；
切割晶片，将芯片从晶片上分离。
如图1所示，所述的半导体晶片（wafer）1包含若干芯片（die）11，芯片11的源极区（图中未示）和栅极区（图中未示）位于芯片的顶面，芯片11的漏极区（图中未示）位于芯片的底面（背面），在晶片1的顶面电镀镍/金（Ni/Au）或电镀铜柱（Cu pillar）形成芯片上的源极金属层101和栅极金属层102，所述的源极金属层101与芯片的源极区电接触形成芯片11的源极电极，所述的栅极金属层102与芯片的栅极区电接触形成芯片11的栅极电极，电镀形成的源极金属层101和栅极金属层102的厚度大于5 um，优选大约为10~20um。电镀结束后，研磨晶片1的底面，将晶片1的厚度研磨至大约300~400um。如图2所示，将晶片1切割为单个的芯片11，单个芯片11的厚度大约为300~400um。
如图3所示，所述的引线框架2由导电材料制成，所述的引线框架2为平板结构，该引线框架2具有顶面201和底面202，该引线框架包含若干连接在一起的基岛区21成一阵列，所述的基岛区21包含源极连接区211和栅极连接区212。在图3所示的优选实施例中，基岛区21还包含以及分别位于源极连接区211一侧和栅极连接区212一侧的漏极连接区213。在其它优选实施例中也可选择引线框架2的基岛区不提供位于源极连接区211一侧和栅极连接区212一侧的漏极连接区213，而使漏极连接区的位置留空（未显示）。
如图4所示，将芯片11通过倒装芯片（Flip Chip）的方式粘结到引线框架2上的基岛区21，将芯片11上的源极金属层101粘结到引线框架2上的源极连接区211，将芯片11上的栅极金属层102粘结到引线框架2上的栅极连接区212。
如图5所示，对引线框架上的芯片进行塑封，形成的第一塑封料（Molding Compound）3包裹住芯片11，而漏极连接区213在第一塑封料3外围。该第一塑封料3的厚度从引线框架与芯片粘结的顶面算起大约为450~500um，以便完全覆盖芯片，所述的第一塑封料3一般为环氧塑封料。
如图6所示，研磨第一塑封料3和芯片11，将第一塑封料3的厚度研磨至大约50um（或者小于50um），暴露出芯片11背面的漏极区，研磨后的第一塑封料3的厚度从引线框架与芯片粘结的顶面算起等于研磨后的芯片11的厚度加上芯片11上的源极电极101/栅极电极102的厚度，比如：当芯片11上的源极金属层101/栅极金属层102的厚度为20 um，研磨后芯片11的厚度为30 um，第一塑封料3的厚度从引线框架与芯片粘结的顶面算起为50um=芯片11的厚度30 um+芯片11上的源极金属层101/栅极金属层102的厚度20 um。将该研磨制程从较大面积的晶片转移应用到更小面积的芯片，大大减低研磨过程因施加的压力不匀而引起晶片破裂的情形，可以获得低于50um的超薄芯片，在研磨过程中，第一塑封料3能够保护芯片11免于破裂和碎片。
如图7所示，掩膜层4覆盖引线框架2上除了芯片11背面的漏极区以外的所有其他面积，该掩膜层4可采用光刻胶，该掩膜层4的作用是确保在后续的金属沉积制程中，仅仅将背面金属层沉积在芯片11的背面部分，在背面金属层103沉积完成后，该掩膜层4被移除。
如图10所示，在芯片11背面沉积一背面金属层103，该背面金属层103为钛（Ti）镍（Ni）银（Ag）合金，厚度大于5 um，优选厚度为10-20um左右，所述的背面金属层103与芯片背面的漏极区电接触形成芯片11的漏极电极。
如图8和图10所示，通过线夹5连接芯片11的背面和引线框架2，所述的线夹5为桥型结构，线夹5的桥面部分501接触芯片11背面的背面金属层，线夹5的桥脚部分502连接引线框架2上的漏极连接区213。可将若干个线夹5形成的线夹阵列安装在对应的载有已镀好背面金属层103的芯片11的引线框架2阵列上，以提高封装的效率。图10所示的线夹5具有相对于桥面部分501对称的两个桥脚部分502，也可采用单边桥脚的线夹。另外。在其它优选实施例中当选择引线框架2的基岛区不提供位于源极连接区211一侧和栅极连接区212一侧的漏极连接区213。而使漏极连接区的位置留空(未显示) 时，线夹5的桥脚部分502延伸到与源极连接区211和栅极连接区212的底面共面的平面（未显示）。如图9所示，从引线框架2的顶面注入第二塑封料6，对引线框架2和芯片11进行顶部暴露塑封，将连接芯片11背面和引线框架2的线夹5的桥面部分501暴露在第二塑封料6的顶部，将引线框架2的底面暴露在第二塑封料6的底部。
如图10所示，根据图1至图9的方法，本发明提供一种超薄芯片的双面暴露封装结构，包含：
一芯片11，该芯片11的顶面设置有源极金属层101和栅极金属层102，该芯片11的背面设置有背面金属层103，芯片的厚度加上芯片顶面和背面金属层的厚度小于或等于70um；
一引线框架2，该引线框架2包含若干连接在一起的基岛区21（如图3所示），所述的基岛区21包含源极连接区211和栅极连接区212，以及分别位于源极连接区211一侧和栅极连接区212一侧的漏极连接区213，所述的源极连接区211与芯片顶面的源极金属层101粘结，所述的栅极连接区212与芯片顶面的源极金属层102粘结；
第一塑封料3，该第一塑封料3包覆芯片11，而漏极连接区213在第一塑封料3外围，其中，芯片11的背面暴露于第一塑封料3；
一线夹5，该线夹5为桥型结构，该线夹5的桥面部分501接触芯片11背面的背面金属层103，线夹5的桥脚部分502连接引线框架2上的漏极连接区213；
第二塑封料6，该第二塑封料6包覆芯片11、第二塑封料3、线夹5和引线框架2，其中，线夹5的桥面部分501暴露于第二塑封料6，引线框架2的源极连接区211、栅极连接区212和漏极连接区213暴露于第二塑封料6。
如图11和图12所示，暴露于第二塑封料6的线夹5的桥面部分501形成超薄芯片的双面暴露封装结构7的漏极703，暴露于第二塑封料6的引线框架2的漏极连接区213（其连接线夹5的桥脚部分502）形成超薄芯片的双面暴露封装结构7的漏极703，暴露于第二塑封料6的引线框架2的源极连接区211形成超薄芯片的双面暴露封装结构7的源极701，暴露于第二塑封料6的引线框架2的栅极连接区212形成超薄芯片的双面暴露封装结构7的栅极702。
本发明提供的超薄芯片的双面暴露封装结构，将源极、栅极和漏极都暴露在塑封料之外，这种双面暴露的封装结构，大大提高了器件的散热性能，同时由于采用了减薄的芯片结构，降低了电阻。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
Claims (20)
1.一种制造超薄芯片的双面暴露封装结构的方法，其特征在于，包含以下步骤：
制备顶面具有源极电极和栅极电极的芯片；
提供一引线框架，将芯片通过倒装芯片的方式粘结到引线框架的顶面；
从引线框架的顶面注入第一塑封料，对引线框架上的芯片进行塑封；
研磨第一塑封料和芯片的背面，减薄塑封料和芯片的厚度，将芯片背面暴露在第一塑封料的顶部；
在引线框架的顶面沉积一掩膜层，该掩膜层未覆盖芯片背面的面积；
在芯片背面沉积一背面金属层；
通过线夹附着方式连接芯片背面；
从引线框架的顶面注入第二塑封料，对引线框架和芯片进行顶部暴露塑封，将连接芯片背面的线夹暴露在第二塑封料的顶部，将引线框架的底面暴露在第二塑封料的底部；
切割引线框架和第二塑封料以形成多个双面暴露的半导体封装结构。
2.如权利要求1所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，在引线框架的顶面沉积该掩膜层覆盖除了芯片背面的所有其他面积，在芯片背面沉积一背面金属层的步骤之后，还包含移除掩膜层的步骤。
3.如权利要求1所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，在切割引线框架和第二塑封料的步骤之前，还包含在塑封形成的塑封体外露的引线框架表面镀锡的步骤。
4.如权利要求1所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，所述的制备芯片的步骤进一步包含以下步骤：
在包含多颗芯片的晶片的顶面电镀形成芯片的源极电极和栅极电极；
研磨晶片的背面，减薄晶片的厚度；
切割晶片，将芯片从晶片上分离。
5.如权利要求1所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，所述的源极金属层和栅极金属层的厚度为10~20um。
6.如权利要求4所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，研磨晶片的背面，将晶片的厚度研磨至300~400um。
7.如权利要求1所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，所述的引线框架为平板结构，该引线框架包含若干基岛区，所述的基岛区包含源极连接区和栅极连接区，以及分别位于源极连接区一侧和栅极连接区一侧的漏极连接区。
8.如权利要求7所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，从引线框架的顶面注入的第一塑封料包裹住芯片，而漏极连接区在第一塑封料外围，所述的线夹连接芯片背面和漏极连接区。
9.如权利要求6中任意一个所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，所述的第一塑封料的厚度从引线框架与芯片粘结的顶面算起为450~500um。
10.如权利要求1所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，在芯片背面沉积的背面金属层为钛镍银合金，所述的背面金属层与芯片背面的漏极区电接触形成芯片的漏极电极。
11.如权利要求10所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，所述的背面金属层的厚度为20um。
12.如权利要求1所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，所述的第一塑封料和第二塑封料为环氧塑封料。
13.如权利要求8所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，暴露于第二塑封料的线夹的桥面部分形成超薄芯片的双面暴露封装结构的漏极，暴露于第二塑封料的引线框架的漏极连接区形成超薄芯片的双面暴露封装结构的漏极，暴露于第二塑封料的引线框架的源极连接区形成超薄芯片的双面暴露封装结构的源极，暴露于第二塑封料的引线框架的栅极连接区形成超薄芯片的双面暴露封装结构的栅极。
14.如权利要求1-13中任意一个所述的制造超薄芯片的双面暴露封装结构的方法，其特征在于，研磨第一塑封料和芯片的背面，将第一塑封料的厚度研磨至小于或等于50um，第一塑封料的厚度等于芯片的厚度加上芯片上的源极金属层或栅极金属层的厚度。
15.一种超薄芯片的双面暴露封装结构，其特征在于，包含：
一芯片，该芯片的顶面设置有源极金属层和栅极金属层，该芯片的背面设置有背面金属层，芯片的厚度加上芯片顶面和背面金属层的厚度小于或等于70um；
一引线框架，该引线框架包含若干基岛区，所述的基岛区包含源极连接区和栅极连接区，以及分别位于源极连接区一侧和栅极连接区一侧的漏极连接区，所述的源极连接区与芯片顶面的源极金属层粘结，所述的栅极连接区与芯片顶面的源极金属层粘结；
第一塑封料，该第一塑封料包覆芯片，而漏极连接区在第一塑封料外围，其中，芯片的背面暴露于第一塑封料；
一线夹，该线夹为桥型结构，该线夹的桥面部分接触芯片背面的背面金属层，线夹的桥脚部分连接引线框架上的漏极连接区；
第二塑封料，该第二塑封料包覆芯片、第一塑封料、线夹和引线框架，其中，线夹的桥面部分暴露于第二塑封料，引线框架的源极连接区、栅极连接区和漏极连接区暴露于第二塑封料。
16.如权利要求15所述的超薄芯片的双面暴露封装结构，其特征在于，在晶片的顶面电镀镍/金或电镀铜柱形成芯片上的源极金属层和栅极金属层，所述的源极金属层与芯片顶面上的源极区电接触形成芯片的源极电极，所述的栅极金属层与芯片顶面上的栅极区电接触形成芯片的栅极电极，所述的源极金属层和栅极金属层的厚度为10~20um。
17.如权利要求15所述的超薄芯片的双面暴露封装结构，其特征在于，所述的背面金属层为钛镍银合金，所述的背面金属层与芯片背面的漏极区电接触形成芯片的漏极电极，所述的背面金属层的厚度为20um。
18.如权利要求15所述的超薄芯片的双面暴露封装结构，其特征在于，所述的引线框架为平板结构，所述的引线框架由导电材料制成。
19.如权利要求15所述的超薄芯片的双面暴露封装结构，其特征在于，所述的第一塑封料的厚度小于等于50um，第一塑封料的厚度等于芯片的厚度加上芯片上的源极金属层或栅极金属层的厚度。
20.如权利要求15所述的超薄芯片的双面暴露封装结构，其特征在于，暴露于第二塑封料的线夹的桥面部分形成超薄芯片的双面暴露封装结构的漏极，暴露于第二塑封料的引线框架的漏极连接区形成超薄芯片的双面暴露封装结构的漏极，暴露于第二塑封料的引线框架的源极连接区形成超薄芯片的双面暴露封装结构的源极，暴露于第二塑封料的引线框架的栅极连接区形成超薄芯片的双面暴露封装结构的栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510380295.4A CN106328545A (zh) | 2015-07-02 | 2015-07-02 | 超薄芯片的双面暴露封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510380295.4A CN106328545A (zh) | 2015-07-02 | 2015-07-02 | 超薄芯片的双面暴露封装结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106328545A true CN106328545A (zh) | 2017-01-11 |
Family
ID=57726850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510380295.4A Pending CN106328545A (zh) | 2015-07-02 | 2015-07-02 | 超薄芯片的双面暴露封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106328545A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109671635A (zh) * | 2018-12-26 | 2019-04-23 | 合肥矽迈微电子科技有限公司 | 芯片封装方法及封装体 |
| CN111403296A (zh) * | 2020-03-30 | 2020-07-10 | 捷捷微电(上海)科技有限公司 | 一种半导体封装件及其制作方法 |
| CN112185903A (zh) * | 2019-07-03 | 2021-01-05 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| CN112509991A (zh) * | 2020-09-10 | 2021-03-16 | 成都芯源系统有限公司 | 集成电路封装结构、集成电路封装单元及相关制造方法 |
| DE102023200119A1 (de) | 2023-01-10 | 2024-07-11 | Robert Bosch Gesellschaft mit beschränkter Haftung | Chip-Package und Verfahren zum Verpacken eines Bauteils |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569099A (zh) * | 2010-12-28 | 2012-07-11 | 万国半导体(开曼)股份有限公司 | 一种倒装芯片的封装方法 |
| CN103545268A (zh) * | 2012-07-09 | 2014-01-29 | 万国半导体股份有限公司 | 底部源极的功率器件及制备方法 |
| US20140035116A1 (en) * | 2010-12-14 | 2014-02-06 | Alpha And Omega Semiconductor Incorporated | Top Exposed Semiconductor Chip Package |
| CN104347431A (zh) * | 2013-07-23 | 2015-02-11 | 万国半导体股份有限公司 | 一种暴露器件顶面和底面的封装结构及其制作方法 |
| TW201521158A (zh) * | 2013-11-22 | 2015-06-01 | Alpha & Omega Semiconductor Cayman Ltd | 超薄半導體器件及製備方法 |
-
2015
- 2015-07-02 CN CN201510380295.4A patent/CN106328545A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140035116A1 (en) * | 2010-12-14 | 2014-02-06 | Alpha And Omega Semiconductor Incorporated | Top Exposed Semiconductor Chip Package |
| CN102569099A (zh) * | 2010-12-28 | 2012-07-11 | 万国半导体(开曼)股份有限公司 | 一种倒装芯片的封装方法 |
| CN103545268A (zh) * | 2012-07-09 | 2014-01-29 | 万国半导体股份有限公司 | 底部源极的功率器件及制备方法 |
| CN104347431A (zh) * | 2013-07-23 | 2015-02-11 | 万国半导体股份有限公司 | 一种暴露器件顶面和底面的封装结构及其制作方法 |
| TW201521158A (zh) * | 2013-11-22 | 2015-06-01 | Alpha & Omega Semiconductor Cayman Ltd | 超薄半導體器件及製備方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109671635A (zh) * | 2018-12-26 | 2019-04-23 | 合肥矽迈微电子科技有限公司 | 芯片封装方法及封装体 |
| CN109671635B (zh) * | 2018-12-26 | 2023-12-29 | 合肥矽迈微电子科技有限公司 | 芯片封装方法及封装体 |
| CN112185903A (zh) * | 2019-07-03 | 2021-01-05 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| CN111403296A (zh) * | 2020-03-30 | 2020-07-10 | 捷捷微电(上海)科技有限公司 | 一种半导体封装件及其制作方法 |
| CN111403296B (zh) * | 2020-03-30 | 2022-03-25 | 捷捷微电(上海)科技有限公司 | 一种半导体封装件及其制作方法 |
| CN112509991A (zh) * | 2020-09-10 | 2021-03-16 | 成都芯源系统有限公司 | 集成电路封装结构、集成电路封装单元及相关制造方法 |
| DE102023200119A1 (de) | 2023-01-10 | 2024-07-11 | Robert Bosch Gesellschaft mit beschränkter Haftung | Chip-Package und Verfahren zum Verpacken eines Bauteils |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9437528B1 (en) | Dual-side exposed semiconductor package with ultra-thin die and manufacturing method thereof | |
| CN103824836B (zh) | 半导体承载元件及半导体封装件 | |
| CN106328545A (zh) | 超薄芯片的双面暴露封装结构及其制造方法 | |
| TWI405274B (zh) | 無夾且無線之半導體晶粒封裝及其製造方法 | |
| US20140315350A1 (en) | Wafer process for molded chip scale package (mcsp) with thick backside metallization | |
| TWI774164B (zh) | 形成具有導電的互連框的半導體封裝之方法及結構 | |
| TW201145484A (en) | Etch-back type semiconductor package, substrate and manufacturing method thereof | |
| JP2002076040A5 (zh) | ||
| US9520380B2 (en) | Wafer process for molded chip scale package (MCSP) with thick backside metallization | |
| US8642397B1 (en) | Semiconductor wafer level package (WLP) and method of manufacture thereof | |
| JP3013786B2 (ja) | 半導体装置の製造方法 | |
| TW201705426A (zh) | 樹脂密封型半導體裝置及其製造方法 | |
| US11121105B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| JP4073098B2 (ja) | 半導体装置の製造方法 | |
| TW200849419A (en) | Semiconductor package and method for fabricating the same | |
| US10490523B2 (en) | Semiconductor device with a wire bonding and a sintered region, and manufacturing process thereof | |
| TWI456670B (zh) | 晶片外露的半導體裝置及其生產方法 | |
| TWI557813B (zh) | 超薄芯片的雙面暴露封裝結構及其製造方法 | |
| TWI466199B (zh) | 具有晶圓尺寸貼片的封裝方法 | |
| US20150187688A1 (en) | Method For Treating A Leadframe Surface And Device Having A Treated Leadframe Surface | |
| US20180218992A1 (en) | Semiconductor Device, Method for Fabricating a Semiconductor Device and Method for Reinforcing a Die in a Semiconductor Device | |
| CN103681582B (zh) | 一次先蚀后镀金属框减法埋芯片正装凸点结构及工艺方法 | |
| TWI509770B (zh) | 集成堆疊式多晶片的半導體器件及其制備方法 | |
| TWI763529B (zh) | 具有擴大柵極墊的半導體封裝及其製造方法 | |
| TW201727778A (zh) | 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170111 |
|
| RJ01 | Rejection of invention patent application after publication |