CN111403296B - 一种半导体封装件及其制作方法 - Google Patents

一种半导体封装件及其制作方法 Download PDF

Info

Publication number
CN111403296B
CN111403296B CN202010239099.6A CN202010239099A CN111403296B CN 111403296 B CN111403296 B CN 111403296B CN 202010239099 A CN202010239099 A CN 202010239099A CN 111403296 B CN111403296 B CN 111403296B
Authority
CN
China
Prior art keywords
lead frame
cutting
frame
copper sheet
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010239099.6A
Other languages
English (en)
Other versions
CN111403296A (zh
Inventor
黄健
孙闫涛
张朝志
顾昀浦
宋跃桦
吴平丽
樊君
张丽娜
虞翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiejie Microelectronics Shanghai Technology Co ltd
Original Assignee
Jiejie Microelectronics Shanghai Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiejie Microelectronics Shanghai Technology Co ltd filed Critical Jiejie Microelectronics Shanghai Technology Co ltd
Priority to CN202010239099.6A priority Critical patent/CN111403296B/zh
Publication of CN111403296A publication Critical patent/CN111403296A/zh
Application granted granted Critical
Publication of CN111403296B publication Critical patent/CN111403296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device

Abstract

本发明公开了一种半导体封装件及其制作方法，包括：提供一引线框架和一网状铜片框架；将芯片贴附到引线框架上；将网状铜片框架设置在引线框架上，铜片框架与引线框架电连接，芯片的键合焊盘通过位于其上方的铜片键合区域的键合铜片与围绕芯片的所引脚电连接；形成塑封体；从引线框架的背面沿引线框架切割道金属至少部分地切割塑封体，以暴露引脚的侧面；在引脚暴露的侧面形成锡或锡合金；以及将塑封体切割为单个半导体封装件。本发明通过网状铜片框架方式，将每个芯片的键合铜片与铜片框架切割道金属整体连接在一起，在引脚侧面形成锡的时候，网状铜片框架可以作为一个导通的路径，使得引脚在切开以后还可以进行导电，有效提高了生产效率。

Description

一种半导体封装件及其制作方法
技术领域
本发明涉及半导体技术领域，具体为一种半导体封装件及其制作方法。
背景技术
传统DFN的引脚不外露出封装本体，尤其一些尺寸小的DFN封装的引脚面积很小，由于产品和印刷电路板的热膨胀系数不同，在焊接时容易导致虚焊。传统DFN封装的引脚没有镀锡，在焊接过程中爬锡效果不明显，导致焊接好坏的检验困难。使用网状铜片桥接工艺在基板引脚分开后可以作为一个传导电流的路径，在电镀的过程中实现引脚侧面的镀锡。引脚侧面镀锡与PCB板焊接的时候可以有效的解决因引脚面积小而引起的焊接牢度低、虚焊等问题，提高虚焊的检测度而不是只能通过电性能来验证。
芯片封装结构的趋势一直朝向轻、薄、小、高功率密度及低功耗的方向进行。传统的芯片键合方式很难达到产品的性能要求，因此产生了铜片桥接方式，能够实现更高的电流能力及更低的封装阻抗。而对于目前小于3.0×3.0mm的封装尺寸，由于脚间距离小超出了切割铜片模具的制作能力，因此铜片桥接方式也很难实现。
发明内容
本发明的目的在于提供一种半导体封装件及其制作方法，通过网状铜片框架方式，将每个芯片的键合铜片与铜片框架切割道金属整体连接在一起，不仅实现了在比较小的封装体内使用铜片桥接，而且在工艺加工过程中，网状铜片框架不容易旋转以及倾斜，能够达到更好的焊料层效果，同时，在引脚侧面形成锡的时候，网状铜片框架可以作为一个导通的路径，使得引脚在切开以后还可以进行导电，以解决上述背景技术中提出的问题。
为实现上述目的，本发明一方面提供了一种半导体封装件的制作方法，包括：
提供一引线框架，所述引线框架包括引线框架外侧区域及多个芯片封装区域，所述芯片封装区域位于所述引线框架外侧区域以内，每一所述芯片封装区域包括一芯片承载部和多个围绕所述芯片承载部的引脚；
提供一网状铜片框架，包括铜片框架外侧区域及多个铜片键合区域，所述铜片键合区域位于所述铜片框架外侧区域以内，每一所述铜片键合区域包括至少一个键合铜片；
将芯片贴附到所述芯片承载部上；
将所述网状铜片框架设置在所述引线框架上，所述铜片框架外侧区域与所述引线框架外侧区域电连接，所述铜片键合区域位于在所述芯片封装区域的上方，所述芯片的键合焊盘通过位于其上方的所述铜片键合区域的所述键合铜片与围绕所述芯片的所述引脚电连接；
塑封所述网状铜片框架、芯片和引线框架形成塑封体，所述引线框架的背面露出所述塑封体；
从所述引线框架的背面沿引线框架切割道金属，至少部分地切割所述塑封体，以暴露所述引线框架的所述引脚的侧面；
在所述引脚暴露的侧面形成锡或锡合金，在所述引线框架的背面外露部分也会形成锡或锡合金；以及
将所述塑封体切割为单个半导体封装件。
进一步地，所述网状铜片框架的第一方向上的两侧设置有铜片框架连接部，所述网状铜片框架通过所述铜片框架连接部与所述引线框架外侧区域电连接。
进一步地，所述引线框架切割道金属包括第一引线框架切割道金属和第二引线框架切割道金属，所述第一引线框架切割道金属沿所述第一方向延伸，所述第二引线框架切割道金属沿着与所述第一方向垂直的第二方向延伸，所述芯片封装区域由所述第一引线框架切割道金属和所述第二引线框架切割道金属围绕而成。
进一步地，所述网状铜片框架包括第一铜片框架切割道金属和第二铜片框架切割道金属，所述第一铜片框架切割道金属沿所述第一方向延伸，第二铜片框架切割道金属沿所述第二方向延伸，所述铜片键合区域由所述第一铜片框架切割道金属和所述第二铜片框架切割道金属围绕而成。
进一步地，将所述网状铜片框架设置在所述引线框架上之后，所述第一铜片框架切割道金属位于所述第一引线框架切割道金属的上方，所述第二铜片框架切割道金属位于所述第二引线框架切割道金属的上方。
进一步地，从所述引线框架的背面沿引线框架切割道金属，至少部分地切割所述塑封体，以暴露所述引线框架的所述引脚的侧面，具体为：
采用第一切割工具，从所述引线框架的背面沿所述第一方向，依次切割穿透所述第一引线框架切割道金属和所述第一铜片框架切割道金属，并切割穿透所述塑封体，以暴露所述引线框架的所述引脚的侧面。
进一步地，从所述引线框架的背面沿引线框架切割道金属，至少部分地切割所述塑封体，以暴露所述引线框架的所述引脚的侧面，具体为：
采用第一切割工具，从所述引线框架的背面沿所述第一方向，切割穿透所述第一引线框架切割道金属，且不切割所述第一铜片框架切割道金属，以暴露所述引线框架的所述引脚的侧面。
进一步地，在所述引脚暴露的侧面形成锡或锡合金之后，采用第二切割工具，从所述引线框架的背面沿所述第一方向，切割穿透所述第一铜片框架切割道金属，并切割穿透所述塑封体；
所述第二切割工具的宽度小于所述第一切割工具的宽度。
进一步地，从所述引线框架的背面沿引线框架切割道金属，至少部分地切割所述塑封体，以暴露所述引线框架的所述引脚的侧面，具体为：
采用第一切割工具，从所述引线框架的背面沿所述第二方向，切割穿透所述第二引线框架切割道金属，且不切割所述第二铜片框架切割道金属，以暴露所述引线框架的所述引脚的侧面。
进一步地，在所述引脚暴露的侧面形成锡或锡合金之后，采用第二切割工具，从所述引线框架的背面沿所述第二方向，切割穿透所述第二铜片框架切割道金属，并切割穿透所述塑封体；
所述第二切割工具的宽度小于所述第一切割工具的宽度。
进一步地，从所述引线框架的背面沿引线框架切割道金属，至少部分地切割所述塑封体，以暴露所述引线框架的所述引脚的侧面，具体为：
采用第一切割工具，从所述引线框架的背面沿所述第一方向，依次切割穿透所述第一引线框架切割道金属和所述第一铜片框架切割道金属，并切割穿透所述塑封体，并且，从所述引线框架的背面沿所述第二方向，切割穿透所述第二引线框架切割道金属，且不切割所述第二铜片框架切割道金属，以暴露所述引线框架的所述引脚的侧面。通过上述切割方式，使得芯片四周的引脚在镀锡时均能够导通，实现了芯片四周引脚的镀锡，而不仅仅是芯片两侧引脚的镀锡，有效提高了生产效率。
进一步地，在所述引脚暴露的侧面形成锡或锡合金之后，采用第二切割工具，从所述引线框架的背面沿所述第二方向，切割穿透所述第二铜片框架切割道金属，并切割穿透所述塑封体；
所述第二切割工具的宽度小于所述第一切割工具的宽度。
进一步地，从所述引线框架的背面沿引线框架切割道金属，至少部分地切割所述塑封体，以暴露所述引线框架的所述引脚的侧面，具体为：
采用第一切割工具，从所述引线框架的背面沿所述第一方向，切割穿透所述第一引线框架切割道金属，且不切割所述第一铜片框架切割道金属，并且，从所述引线框架的背面沿所述第二方向，切割穿透所述第二引线框架切割道金属，且不切割所述第二铜片框架切割道金属，以暴露所述引线框架的所述引脚的侧面。通过上述切割方式，使得芯片四周的引脚在镀锡时均能够导通，实现了芯片四周引脚的镀锡，而不仅仅是芯片两侧引脚的镀锡，有效提高了生产效率。
进一步地，在所述引脚暴露的侧面形成锡或锡合金之后，采用第二切割工具，从所述引线框架的背面沿所述第一方向，切割穿透所述第一铜片框架切割道金属，并切割穿透所述塑封体，并且，从所述引线框架的背面沿所述第二方向，切割穿透所述第二铜片框架切割道金属，并切割穿透所述塑封体；
所述第二切割工具的宽度小于所述第一切割工具的宽度。
本发明另一方面还提供了一种半导体封装件，由上述半导体封装件的制作方法制作而成。
与现有技术相比，本发明具有如下有益效果：
本发明通过网状铜片框架方式，将每个芯片的键合铜片与铜片框架切割道金属整体连接在一起，不仅实现了在比较小的封装体内使用铜片桥接，而且在工艺加工过程中，网状铜片框架不容易旋转以及倾斜，能够达到更好的焊料层效果，同时，在引脚侧面形成锡的时候，网状铜片框架可以作为一个导通的路径，使得引脚在切开以后还可以进行导电，有效提高了生产效率。
附图说明
图1A至图1G为本发明的第一实施例的封装过程的工艺流程图。
图中：100、引线框架；110、引线框架外侧区域；120、芯片封装区域；130、芯片承载部；140、引脚；150、第一引线框架切割道金属；160、第二引线框架切割道金属；200、网状铜片框架；210、铜片框架外侧区域；220、铜片键合区域；230、键合铜片；240、铜片框架连接部；250、第一铜片框架切割道金属；260、第二铜片框架切割道金属；300、芯片；400、塑封体。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或操作与另一个实体或操作区分开来，而不一定要求或暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
第一实施例
图1A至图1G示出了本实施例的封装过程的工艺流程图，包括：
步骤1、如图1A所示，提供一引线框架100，所述引线框架100包括引线框架外侧区域110及多个芯片封装区域120，所述芯片封装区域120位于所述引线框架外侧区域110以内，每一所述芯片封装区域120包括一芯片承载部130和多个围绕所述芯片承载部130的引脚140。所述引线框架切割道金属包括第一引线框架切割道金属150和第二引线框架切割道金属160，所述第一引线框架切割道金属150沿第一方向延伸，所述第二引线框架切割道金属160沿着与所述第一方向垂直的第二方向延伸，所述芯片封装区域120由所述第一引线框架切割道金属150和所述第二引线框架切割道金属160围绕而成。
步骤2、如图1B所示，提供一网状铜片框架200，包括铜片框架外侧区域210及多个铜片键合区域220，所述铜片键合区域220位于所述铜片框架外侧区域210以内，每一所述铜片键合区域220包括至少一个键合铜片230，所述网状铜片框架200的第一方向上的两侧设置有铜片框架连接部240，所述网状铜片框架200还包括第一铜片框架切割道金属250和第二铜片框架切割道金属260，所述第一铜片框架切割道金属250沿所述第一方向延伸，第二铜片框架切割道金属260沿所述第二方向延伸，所述铜片键合区域220由所述第一铜片框架切割道金属250和所述第二铜片框架切割道金属260围绕而成。
步骤3、如图1C所示，将芯片300贴附到所述芯片承载部130上。
步骤4、如图1D所示，将所述网状铜片框架200设置在所述引线框架100上，所述网状铜片框架200通过所述铜片框架连接部240与所述引线框架外侧区域110电连接，所述铜片键合区域220位于在所述芯片封装区域120的上方，所述芯片300的键合焊盘通过位于其上方的所述铜片键合区域220的所述键合铜片230与围绕所述芯片300的所述引脚140电连接。
其中，将所述网状铜片框架200设置在所述引线框架100上之后，所述第一铜片框架切割道金属250位于所述第一引线框架切割道金属150的上方，所述第二铜片框架切割道金属260位于所述第二引线框架切割道金属160的上方；所述第一铜片框架切割道金属250的宽度小于所述第一引线框架切割道金属150，所述第二铜片框架切割道金属260的宽度小于所述第二引线框架切割道金属160。
步骤5、如图1E所示，塑封所述网状铜片框架200、芯片300和引线框架100形成塑封体400，所述引线框架100的背面露出所述塑封体400。
步骤6、如图1F所示，图中隐藏了塑封体400和网状铜片框架200，采用第一切割工具，从所述引线框架100的背面沿所述第一方向，依次切割穿透所述第一引线框架切割道金属150和所述第一铜片框架切割道金属250，并切割穿透所述塑封体400，以暴露所述引线框架100的所述引脚140的侧面。
步骤7、在所述引脚140暴露的侧面形成锡或锡合金，在所述引线框架100的背面外露部分也会形成锡或锡合金。
步骤8、如图1G所示，从所述引线框架100的背面，依次切割所述第二引线框架切割道金属160和所述第二铜片框架切割道金属260，并切割穿透所述塑封体400，讲所述塑封体400切割为单个半导体封装件。
第二实施例
本实施例与第一实施例的区别之处在于，在步骤6中，本实施例采用第一切割工具，从所述引线框架100的背面沿所述第一方向，切割穿透所述第一引线框架切割道金属150，且不切割所述第一铜片框架切割道金属250，以暴露所述引线框架100的所述引脚140的侧面；在步骤7中，本实施例在所述引脚140暴露的侧面形成锡或锡合金之后，采用第二切割工具，从所述引线框架100的背面沿所述第一方向，切割穿透所述第一铜片框架切割道金属250，并切割穿透所述塑封体400；所述第二切割工具的宽度小于所述第一切割工具的宽度，防止在切割第一铜片框架切割道金属250时，刮擦掉引脚140上形成的锡或锡合金。
本实施例通过分两步切割位于第一方向上的第一引线框架切割道金属150和第一铜片框架切割道金属250，使得芯片300位于第一方向上的两侧的引脚140上能够镀锡。
第三实施例
本实施例与第一实施例的区别之处在于，在步骤6中，本实施例采用第一切割工具，从所述引线框架100的背面沿所述第二方向，切割穿透所述第二引线框架切割道金属160，且不切割所述第二铜片框架切割道金属260，以暴露所述引线框架100的所述引脚140的侧面；在步骤7中，本实施例在所述引脚140暴露的侧面形成锡或锡合金之后，采用第二切割工具，从所述引线框架100的背面沿所述第二方向，切割穿透所述第二铜片框架切割道金属260，并切割穿透所述塑封体400；所述第二切割工具的宽度小于所述第一切割工具的宽度，防止在切割第一铜片框架切割道金属250时，刮擦掉引脚140上形成的锡或锡合金。
本实施例通过分两步切割位于第二方向上的第二引线框架切割道金属160和第二铜片框架切割道金属260，使得芯片300位于第二方向上的两侧的引脚140上能够镀锡。
第四实施例
本实施例与第一实施例的区别之处在于，在步骤6中，本实施例采用第一切割工具，从所述引线框架100的背面沿所述第一方向，依次切割穿透所述第一引线框架切割道金属150和所述第一铜片框架切割道金属250，并切割穿透所述塑封体400，并且，从所述引线框架100的背面沿所述第二方向，切割穿透所述第二引线框架切割道金属160，且不切割所述第二铜片框架切割道金属260，以暴露所述引线框架100的所述引脚140的侧面；在步骤7中，本实施例在所述引脚140暴露的侧面形成锡或锡合金之后，采用第二切割工具，从所述引线框架100的背面沿所述第二方向，切割穿透所述第二铜片框架切割道金属260，并切割穿透所述塑封体400，所述第二切割工具的宽度小于所述第一切割工具的宽度。
本实施例通过一次性切割穿透第一引线框架切割道金属150和所述第一铜片框架切割道金属250，且分两步切割第二引线框架切割道金属160和第二铜片框架切割道金属260，使得芯片300四周的引脚140在镀锡时均能够导通，实现了芯片300四周引脚140的镀锡，而不仅仅是芯片300两侧引脚140的镀锡，有效提高了生产效率。
第五实施例
本实施例与第一实施例的区别之处在于，在步骤6中，本实施例采用第一切割工具，从所述引线框架100的背面沿所述第一方向，切割穿透所述第一引线框架切割道金属150，且不切割所述第一铜片框架切割道金属250，并且，从所述引线框架100的背面沿所述第二方向，切割穿透所述第二引线框架切割道金属160，且不切割所述第二铜片框架切割道金属260，以暴露所述引线框架100的所述引脚140的侧面；在步骤7中，本实施例在所述引脚140暴露的侧面形成锡或锡合金之后，采用第二切割工具，从所述引线框架100的背面沿所述第一方向，切割穿透所述第一铜片框架切割道金属250，并切割穿透所述塑封体400，从所述引线框架100的背面沿所述第二方向，切割穿透所述第二铜片框架切割道金属260，并切割穿透所述塑封体400，所述第二切割工具的宽度小于所述第一切割工具的宽度。
本实施例通过分两步切割穿透第一引线框架切割道金属150和所述第一铜片框架切割道金属250，且分两步切割第二引线框架切割道金属160和第二铜片框架切割道金属260，使得芯片300四周的引脚140在镀锡时均能够导通，实现了芯片300四周引脚140的镀锡，而不仅仅是芯片300两侧引脚140的镀锡，有效提高了生产效率。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (15)

1.一种半导体封装件的制作方法，其特征在于，包括：
提供一引线框架，所述引线框架包括引线框架外侧区域及多个芯片封装区域，所述芯片封装区域位于所述引线框架外侧区域以内，每一所述芯片封装区域包括一芯片承载部和多个围绕所述芯片承载部的引脚；
提供一网状铜片框架，包括铜片框架外侧区域及多个铜片键合区域，所述铜片键合区域位于所述铜片框架外侧区域以内，每一所述铜片键合区域包括至少一个键合铜片；
将芯片贴附到所述芯片承载部上；
将所述网状铜片框架设置在所述引线框架上，所述铜片框架外侧区域与所述引线框架外侧区域电连接，所述铜片键合区域位于在所述芯片封装区域的上方，所述芯片的键合焊盘通过位于其上方的所述铜片键合区域的所述键合铜片与围绕所述芯片的所述引脚电连接；
塑封所述网状铜片框架、芯片和引线框架形成塑封体，所述引线框架的背面露出所述塑封体；
从所述引线框架的背面沿引线框架切割道金属，至少部分地切割所述塑封体，以暴露所述引线框架的所述引脚的侧面；
在所述引脚暴露的侧面形成锡或锡合金,在引脚侧面形成锡的时候，网状铜片框架在引线框架的引脚分开后作为一个传导电流的路径，使得引脚在切开以后还可以进行导电,在电镀的过程中实现引脚侧面的镀锡；以及
将所述塑封体切割为单个半导体封装件。
2.根据权利要求1所述的制作方法，其特征在于，所述网状铜片框架的第一方向上的两侧设置有铜片框架连接部，所述网状铜片框架通过所述铜片框架连接部与所述引线框架外侧区域电连接。
3.根据权利要求2所述的制作方法，其特征在于，所述引线框架切割道金属包括第一引线框架切割道金属和第二引线框架切割道金属，所述第一引线框架切割道金属沿所述第一方向延伸，所述第二引线框架切割道金属沿着与所述第一方向垂直的第二方向延伸，所述芯片封装区域由所述第一引线框架切割道金属和所述第二引线框架切割道金属围绕而成。
4.根据权利要求3所述的制作方法，其特征在于，所述网状铜片框架包括第一铜片框架切割道金属和第二铜片框架切割道金属，所述第一铜片框架切割道金属沿所述第一方向延伸，第二铜片框架切割道金属沿所述第二方向延伸，所述铜片键合区域由所述第一铜片框架切割道金属和所述第二铜片框架切割道金属围绕而成。
5.根据权利要求4所述的制作方法，其特征在于，将所述网状铜片框架设置在所述引线框架上之后，所述第一铜片框架切割道金属位于所述第一引线框架切割道金属的上方，所述第二铜片框架切割道金属位于所述第二引线框架切割道金属的上方。
6.根据权利要求5所述的制作方法，其特征在于，从所述引线框架的背面沿引线框架切割道金属，至少部分地切割所述塑封体，以暴露所述引线框架的所述引脚的侧面，具体为：
采用第一切割工具，从所述引线框架的背面沿所述第一方向，依次切割穿透所述第一引线框架切割道金属和所述第一铜片框架切割道金属，并切割穿透所述塑封体，以暴露所述引线框架的所述引脚的侧面。
7.根据权利要求5所述的制作方法，其特征在于，从所述引线框架的背面沿引线框架切割道金属，至少部分地切割所述塑封体，以暴露所述引线框架的所述引脚的侧面，具体为：
采用第一切割工具，从所述引线框架的背面沿所述第一方向，切割穿透所述第一引线框架切割道金属，且不切割所述第一铜片框架切割道金属，以暴露所述引线框架的所述引脚的侧面。
8.根据权利要求7所述的制作方法，其特征在于，在所述引脚暴露的侧面形成锡或锡合金之后，采用第二切割工具，从所述引线框架的背面沿所述第一方向，切割穿透所述第一铜片框架切割道金属，并切割穿透所述塑封体；
所述第二切割工具的宽度小于所述第一切割工具的宽度。
9.根据权利要求5所述的制作方法，其特征在于，从所述引线框架的背面沿引线框架切割道金属，至少部分地切割所述塑封体，以暴露所述引线框架的所述引脚的侧面，具体为：
采用第一切割工具，从所述引线框架的背面沿所述第二方向，切割穿透所述第二引线框架切割道金属，且不切割所述第二铜片框架切割道金属，以暴露所述引线框架的所述引脚的侧面。
10.根据权利要求9所述的制作方法，其特征在于，在所述引脚暴露的侧面形成锡或锡合金之后，采用第二切割工具，从所述引线框架的背面沿所述第二方向，切割穿透所述第二铜片框架切割道金属，并切割穿透所述塑封体；
所述第二切割工具的宽度小于所述第一切割工具的宽度。
11.根据权利要求5所述的制作方法，其特征在于，从所述引线框架的背面沿引线框架切割道金属，至少部分地切割所述塑封体，以暴露所述引线框架的所述引脚的侧面，具体为：
采用第一切割工具，从所述引线框架的背面沿所述第一方向，依次切割穿透所述第一引线框架切割道金属和所述第一铜片框架切割道金属，并切割穿透所述塑封体，并且，从所述引线框架的背面沿所述第二方向，切割穿透所述第二引线框架切割道金属，且不切割所述第二铜片框架切割道金属，以暴露所述引线框架的所述引脚的侧面。
12.根据权利要求11所述的制作方法，其特征在于，在所述引脚暴露的侧面形成锡或锡合金之后，采用第二切割工具，从所述引线框架的背面沿所述第二方向，切割穿透所述第二铜片框架切割道金属，并切割穿透所述塑封体；
所述第二切割工具的宽度小于所述第一切割工具的宽度。
13.根据权利要求5所述的制作方法，其特征在于，从所述引线框架的背面沿引线框架切割道金属，至少部分地切割所述塑封体，以暴露所述引线框架的所述引脚的侧面，具体为：
采用第一切割工具，从所述引线框架的背面沿所述第一方向，切割穿透所述第一引线框架切割道金属，且不切割所述第一铜片框架切割道金属，并且，从所述引线框架的背面沿所述第二方向，切割穿透所述第二引线框架切割道金属，且不切割所述第二铜片框架切割道金属，以暴露所述引线框架的所述引脚的侧面。
14.根据权利要求13所述的制作方法，其特征在于，在所述引脚暴露的侧面形成锡或锡合金之后，采用第二切割工具，从所述引线框架的背面沿所述第二方向，切割穿透所述第二铜片框架切割道金属，并切割穿透所述塑封体；
所述第二切割工具的宽度小于所述第一切割工具的宽度。
15.一种根据权利要求1-14任一项所述的制作方法制作而成的半导体封装件。
CN202010239099.6A 2020-03-30 2020-03-30 一种半导体封装件及其制作方法 Active CN111403296B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010239099.6A CN111403296B (zh) 2020-03-30 2020-03-30 一种半导体封装件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010239099.6A CN111403296B (zh) 2020-03-30 2020-03-30 一种半导体封装件及其制作方法

Publications (2)

Publication Number Publication Date
CN111403296A CN111403296A (zh) 2020-07-10
CN111403296B true CN111403296B (zh) 2022-03-25

Family

ID=71431349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010239099.6A Active CN111403296B (zh) 2020-03-30 2020-03-30 一种半导体封装件及其制作方法

Country Status (1)

Country Link
CN (1) CN111403296B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628977A (zh) * 2021-06-21 2021-11-09 江西万年芯微电子有限公司 一种框架与铜片器件封装设计方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068961A (ja) * 2001-08-20 2003-03-07 Chie Kan Pan Tao Teii Kofun Yugenkoshi 電力用半導体パッケージ及びその製造方法
CN102082099A (zh) * 2009-11-30 2011-06-01 万国半导体有限公司 引脚外露的半导体封装的工艺方法
CN102117753A (zh) * 2010-01-05 2011-07-06 飞思卡尔半导体公司 封装半导体器件的方法
CN102403295A (zh) * 2010-09-07 2012-04-04 万国半导体股份有限公司 金属键接的半导体封装及其方法
CN103762201A (zh) * 2014-01-26 2014-04-30 美新半导体（无锡）有限公司 Mems传感器、半导体封装器件及方法
CN105489508A (zh) * 2015-12-24 2016-04-13 江苏长电科技股份有限公司 一种防止芯片偏移的夹芯封装工艺方法
CN106328545A (zh) * 2015-07-02 2017-01-11 万国半导体(开曼)股份有限公司 超薄芯片的双面暴露封装结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100390979C (zh) * 2002-10-03 2008-05-28 费尔奇尔德半导体公司 半导体封装、电子装置及它们的制备方法
CN101064261A (zh) * 2006-04-25 2007-10-31 矽品精密工业股份有限公司 半导体封装件及其呈阵列排列的基片结构与制法
CN101335218A (zh) * 2008-07-30 2008-12-31 江苏长电科技股份有限公司 金属平板式新型半导体封装方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068961A (ja) * 2001-08-20 2003-03-07 Chie Kan Pan Tao Teii Kofun Yugenkoshi 電力用半導体パッケージ及びその製造方法
CN102082099A (zh) * 2009-11-30 2011-06-01 万国半导体有限公司 引脚外露的半导体封装的工艺方法
CN102117753A (zh) * 2010-01-05 2011-07-06 飞思卡尔半导体公司 封装半导体器件的方法
CN102403295A (zh) * 2010-09-07 2012-04-04 万国半导体股份有限公司 金属键接的半导体封装及其方法
CN103762201A (zh) * 2014-01-26 2014-04-30 美新半导体（无锡）有限公司 Mems传感器、半导体封装器件及方法
CN106328545A (zh) * 2015-07-02 2017-01-11 万国半导体(开曼)股份有限公司 超薄芯片的双面暴露封装结构及其制造方法
CN105489508A (zh) * 2015-12-24 2016-04-13 江苏长电科技股份有限公司 一种防止芯片偏移的夹芯封装工艺方法

Also Published As

Publication number Publication date
CN111403296A (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
CN102347225B (zh) 用于端子的侧镀的激光加工
CN105185752B (zh) 半导体器件及其制造方法
EP2439784A1 (en) Solar battery cell with wiring sheet, solar battery module, and method for producing solar battery cell with wiring sheet
TWI520241B (zh) 引線接合墊系統及方法
US20110303945A1 (en) Semiconductor arrangement and method of producing a semiconductor arrangement
TWI624883B (zh) 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置
CN104851867B (zh) 应用在功率半导体元器件中的铝合金引线框架
CN111403296B (zh) 一种半导体封装件及其制作方法
US20070087587A1 (en) Method for manufacturing circuit board for semiconductor package
US20220181239A1 (en) Semiconductor package having side wall plating
US20220172961A1 (en) Semiconductor package having side wall plating
CN112885804B (zh) 贴片式光伏旁路模块及其封装工艺
CN103811453A (zh) 扁平包装无铅微电子封装上的可湿性引线端
US8723032B2 (en) Conductor grid for electronic housings and manufacturing method
TW543173B (en) Lead frame, semiconductor device using the same and method of producing the semiconductor device
JP4003705B2 (ja) 半田付け用端子の製造方法
CN205881892U (zh) 一种智能功率模块
CN110520987A (zh) 半导体器件和半导体器件的制造方法
CN215680678U (zh) 一种高功率csp封装结构
JP2010225892A (ja) 半導体装置及びその製造方法、並びに電子機器
CN217444374U (zh) 可改善热应力分布的半导体封装结构
TWI833739B (zh) 半導體封裝及製造其之方法
CN220652012U (zh) 一种基于dbc绝缘散热的to-247-5l封装结构
CN213845260U (zh) 一种半导体散热结构
TWI455217B (zh) 應用在功率半導體元器件中的鋁合金引線框架

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant