CN215680678U - 一种高功率csp封装结构 - Google Patents

一种高功率csp封装结构 Download PDF

Info

Publication number
CN215680678U
CN215680678U CN202122050112.6U CN202122050112U CN215680678U CN 215680678 U CN215680678 U CN 215680678U CN 202122050112 U CN202122050112 U CN 202122050112U CN 215680678 U CN215680678 U CN 215680678U
Authority
CN
China
Prior art keywords
substrate
chip
packaging structure
front surface
back electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122050112.6U
Other languages
English (en)
Inventor
吴平丽
黄健
孙闫涛
顾昀浦
宋跃桦
刘静
张楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiejie Microelectronics Shanghai Technology Co ltd
Original Assignee
Jiejie Microelectronics Shanghai Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiejie Microelectronics Shanghai Technology Co ltd filed Critical Jiejie Microelectronics Shanghai Technology Co ltd
Priority to CN202122050112.6U priority Critical patent/CN215680678U/zh
Application granted granted Critical
Publication of CN215680678U publication Critical patent/CN215680678U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种高功率CSP封装结构,包括基板和芯片,基板为导电基板,基板的正面具有经蚀刻形成的芯片焊接区,芯片设置在芯片焊接区内,芯片的背面电极与芯片焊接区的底面电性连接,芯片的侧周与基板之间的间隙内填充满塑封材料;正面电极突出于基板的正面之外;基板的正面和背面还分别设置有导电材料,导电材料通过基板与背面电极电性连接。本实用新型通过基板把芯片的背面电极导通至基板正面,可以满足不同的PIN脚设计需求,本封装结构与传统的打线焊接封装结构相比,大大减小了封装结构的体积;同时,芯片的多个表面被基板所保护,具有更高的机械强度,并且基板具有很好的导热性,也大大提高了器件的散热效果。

Description

一种高功率CSP封装结构
技术领域
本实用新型涉及半导体封装技术领域,具体为一种高功率CSP封装结构。
背景技术
随着计算机、通讯、汽车电子、航空航天工业和其他消费类系统领域的发展,对半导体芯片的尺寸和功耗的要求不断提高、即需要更小、更薄、更轻、高可靠、多功能、低功耗和低成本的芯片。
传统封装形式通过引线键合工艺,封装效率较低,芯片与封装体的面积比值远小于1:1,从而影响到电子产品的最终外形尺寸,传统封装形式已无法适应于电子产品小型化发展的要求。
实用新型内容
本实用新型的目的在于提供一种高功率CSP封装结构,通过基板把芯片的背面电极导通至基板正面,可以满足不同的PIN脚设计需求,本封装结构与传统的打线焊接封装结构相比,大大减小了封装结构的体积;同时,芯片的多个表面被基板所保护,具有更高的机械强度,并且基板具有很好的导热性,也大大提高了器件的散热效果。
为实现上述目的,本实用新型提供了一种高功率CSP封装结构,包括基板和芯片,所述芯片的正面具有正面电极,所述芯片的背面具有背面电极;
所述基板为导电基板,所述基板的正面具有经蚀刻形成的芯片焊接区,所述芯片设置在所述芯片焊接区内,所述芯片的背面电极与所述芯片焊接区的底面电性连接,所述芯片的侧周与所述基板之间的间隙内填充满塑封材料;
所述正面电极突出于所述基板的正面之外;
所述基板的正面和背面还分别设置有导电材料,所述导电材料通过所述基板与所述背面电极电性连接。
优选的,所述基板的表面还具有经蚀刻形成的切割道区域,所述切割道区域用于将芯片单独切割分离。
优选的,所述切割道区域内填充满所述塑封材料。
优选的,所述切割道区域的外露面上设置有所述导电材料。
与现有技术相比,本实用新型具有如下有益效果:
(1)通过基板把芯片的背面电极导通至基板正面,可以满足不同的PIN脚设计需求,本封装结构与传统的打线焊接封装结构相比,大大减小了封装结构的体积。
(2)芯片的多个表面被基板所保护,具有更高的机械强度。
(3)基板具有很好的导热性,也大大提高了器件的散热效果。
附图说明
图1为本实用新型的基板的剖视图;
图2为本实用新型的第一实施例的芯片的剖视图;
图3为本实用新型的第一实施例的封装结构的剖视图;
图4A至4E为本实用新型第一实施例的封装过程的工艺流程图;
图5为本实用新型的第二实施例的封装结构的剖视图;
图6A至图6C为本实用新型第二实施例的封装过程的工艺流程图。
图中:1、芯片;11、正面电极;12、背面电极;2、基板;21、芯片焊接区;22、切割道区域;23、间隙;3、塑封材料;4、导电材料。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或操作与另一个实体或操作区分开来,而不一定要求或暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
第一实施例
图3示出了本实施例的高功率CSP封装结构的剖面图,包括基板2和芯片1,芯片1的正面具至少一个正面电极11,芯片1的背面具有背面电极12。本实施例以三端器件为例,如图2所示,本实施例的芯片1具有两个正面电极11和一个背面电极12,需要说明的是,本发明不仅仅适用于三端器件,同样适用于具有至少一个正面电极11和一个背面电极12的其他器件,如二端器件;也同样适用于具有多个背面电极12且这些背面电极12需要短接在一起的其他器件。
如图1所示,基板2为导电基板,基板2的正面具有经蚀刻形成的芯片焊接区21,芯片1设置在芯片焊接区21内,芯片1的背面电极12与芯片焊接区21的底面电性连接,芯片1的侧周与基板2之间的间隙23内填充满塑封材料3,塑封材料3为绝缘材料,在芯片1的侧周与基板2之间的间隙23内填充满塑封材料3使得芯片1的侧周与基板2绝缘,保证只有得芯片1底部的背面电极12与基板2电性连接。
芯片1的正面电极11突出于基板2的正面之外,基板2的正面和背面还分别设置有导电材料4,导电材料4通过基板2与背面电极12电性连接,在本实施例中,导电材料4为锡,通过电镀方式将导电材料4形成于基板2的正面和背面。
基板2的表面还具有经蚀刻形成的切割道区域22,切割道区域22用于将芯片1单独切割分离。在本实施例中,切割道区域22内填充满塑封材料3。
图4A至图4E示出了本实施例的封装过程的工艺流程图。
如图4A所示,提供一较长的基板2,较佳地,基板2为铜基板,铜基板具有很好的导热性,能够大大提高器件的散热效果。在基板2的表面蚀刻出芯片焊接区21和切割道区域22。其中,通常芯片焊接区21的宽度要宽于切割道区域22。本领域技术人员能够根据芯片1和焊接材料的厚度来设置芯片焊接区21的宽度和深度。
如图4B所示,先对芯片1的背面覆盖一层导电胶,再将芯片1焊接至芯片焊接区21内,在上芯的过程中,通过轨道加热使得芯片1的背面胶层与基板2焊接,然后对导电胶进行烘烤固化。在其他实施例中,也可以点胶导热材料,通过优化点胶设计确保胶层的平整。芯片1的背面与基板2焊接完成后,芯片1的侧周与基板2之间形成间隙23。
如图4C所示,对上述间隙23区域和切割道区域22进行塑封,使间隙23和切割道区域22填充满塑封材料3,塑封材料3的表面与基板1的表面齐平。
如图4D所示,在基板2的正面和背面分别电镀上锡,使得上锡部分通过基板2与背面电极12电性连接。
如图4E所示,对切割道区域22进行切割,形成本实施例的封装结构。
第二实施例
本实施例与第一实施例的区别在于:切割道区域22内不填充塑封材料3,如图5所示,在切割道区域22的外露面上设置有导电材料4,本实施例的封装结构的切割道区域22形成了引脚部分,使得切割道区域22更加容易用于焊接。
本实施例的封装过程与第一实施例的区别在于:将芯片1焊接在芯片焊接区21后,仅在间隙23区域内填充满塑封材料3,切割道区域22不填充塑封材料3,如图6A所示。
之后,如图6B所示,在基板2的正面和背面分别电镀上锡,使得上锡部分通过基板2与背面电极12电性连接,同时在切割道区域22的外露面上电镀上锡,使得切割道区域22更加容易用于焊接。
最后,如图6C所示,对切割道区域22进行切割,形成本实施例的封装结构。
对于本领域技术人员而言,显然本实用新型不限于上述示范性实施例的细节,而且在不背离本实用新型的精神或基本特征的情况下,能够以其他的具体形式实现本实用新型。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本实用新型的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (4)

1.一种高功率CSP封装结构,包括基板和芯片,其特征在于:
所述芯片的正面具有正面电极,所述芯片的背面具有背面电极;
所述基板为导电基板,所述基板的正面具有经蚀刻形成的芯片焊接区,所述芯片设置在所述芯片焊接区内,所述芯片的背面电极与所述芯片焊接区的底面电性连接,所述芯片的侧周与所述基板之间的间隙内填充满塑封材料;
所述正面电极突出于所述基板的正面之外;
所述基板的正面和背面还分别设置有导电材料,所述导电材料通过所述基板与所述背面电极电性连接。
2.根据权利要求1所述的高功率CSP封装结构,其特征在于,所述基板的表面还具有经蚀刻形成的切割道区域,所述切割道区域用于将芯片单独切割分离。
3.根据权利要求2所述的高功率CSP封装结构,其特征在于,所述切割道区域内填充满所述塑封材料。
4.根据权利要求2所述的高功率CSP封装结构,其特征在于,所述切割道区域的外露面上设置有所述导电材料。
CN202122050112.6U 2021-08-29 2021-08-29 一种高功率csp封装结构 Active CN215680678U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122050112.6U CN215680678U (zh) 2021-08-29 2021-08-29 一种高功率csp封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122050112.6U CN215680678U (zh) 2021-08-29 2021-08-29 一种高功率csp封装结构

Publications (1)

Publication Number Publication Date
CN215680678U true CN215680678U (zh) 2022-01-28

Family

ID=79957003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122050112.6U Active CN215680678U (zh) 2021-08-29 2021-08-29 一种高功率csp封装结构

Country Status (1)

Country Link
CN (1) CN215680678U (zh)

Similar Documents

Publication Publication Date Title
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US6566164B1 (en) Exposed copper strap in a semiconductor package
US8344499B2 (en) Chip-exposed semiconductor device
US20090042337A1 (en) Method of Manufacturing an Integrated Circuit Module
US20230238315A1 (en) Semiconductor packaged structure and manufacturing method thereof, and semiconductor device
WO2015182284A1 (ja) 半導体装置
JP2019186326A (ja) 半導体装置およびその製造方法
CN202487568U (zh) 半导体模块
CN102915978A (zh) 半导体封装结构
CN100413029C (zh) 电路装置的制造方法
CN215680678U (zh) 一种高功率csp封装结构
CN103094234B (zh) 一种扩展引脚的扇出型面板级bga封装件及其制作工艺
CN102403236B (zh) 芯片外露的半导体器件及其生产方法
US20230238294A1 (en) Semiconductor package including a chip-substrate composite semiconductor device
CN205177812U (zh) 侧壁及背面带有绝缘保护的芯片封装结构
CN209880583U (zh) 半导体封装结构
CN202917468U (zh) 半导体封装结构
KR102016019B1 (ko) 고열전도성 반도체 패키지
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN101494260B (zh) 发光二极管元件
CN213242536U (zh) 一种数码产品芯片封装底座
CN220065691U (zh) 引线框架及功率模块的封装结构
CN115579346B (zh) 功率模块的连接结构、封装结构以及制作工艺
CN217334056U (zh) 一种半导体电路模块
US7309918B2 (en) Chip package structure

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant